JP5116294B2 - 半導体構造およびその製造方法(垂直soiトレンチsonosセル) - Google Patents
半導体構造およびその製造方法(垂直soiトレンチsonosセル) Download PDFInfo
- Publication number
- JP5116294B2 JP5116294B2 JP2006317746A JP2006317746A JP5116294B2 JP 5116294 B2 JP5116294 B2 JP 5116294B2 JP 2006317746 A JP2006317746 A JP 2006317746A JP 2006317746 A JP2006317746 A JP 2006317746A JP 5116294 B2 JP5116294 B2 JP 5116294B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- vertical trench
- trench
- semiconductor layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 210000004027 cell Anatomy 0.000 claims description 87
- 230000015654 memory Effects 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 210000000352 storage cell Anatomy 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 7
- 239000011231 conductive filler Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 101
- 239000000463 material Substances 0.000 description 27
- 238000005137 deposition process Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000012545 processing Methods 0.000 description 20
- 238000000137 annealing Methods 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000007667 floating Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000593 degrading effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- -1 ion ions Chemical class 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
C.T.Swift, G.L.Chindalore, K.Harber,T.S.Harp, A.Hoefler, C.M.Hong, P.A.Ingersoll, C.B.Li, E.J.Prinz, J.A.Yater; 「Anembedded 90nm SONOS nonvolatile memory utilizing hot electron programming anduniform tunnel erase」, IEDM Tech. Dig., pp.927-930, December 2002
上部半導体層を下部半導体層から隔てる埋込み絶縁層を含むセミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも1つの垂直トレンチSONOS記憶セルを設けるステップであって、前記垂直トレンチSONOS記憶セルは、前記垂直トレンチの下に位置するソース拡散および前記垂直トレンチの外部側壁に位置する選択ゲート・チャネルを含むものであるステップと、
前記垂直トレンチの上の前記埋込み絶縁層の中にSi含有導電性充填材埋め凹部を設けるステップと、
上部外方拡散領域および下部外方拡散領域を設けるように前記Si含有導電性充填材埋め凹部からドーパントを垂直方向に外方拡散するステップであって、前記下部外方拡散領域は前記選択ゲート・チャネルと接触しているステップと、
前記上部外方拡散領域に近接しかつ接触している前記上部半導体層中にシリサイド化ドープ領域を形成するステップと、を含む。
埋込み絶縁層で互いに隔てられた上部半導体層と下部半導体層を含むセミコンダクタ・オン・インシュレータ基板と、
前記セミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも1つの垂直トレンチSONOS記憶セルと、を備え、
前記少なくとも1つの垂直トレンチSONOS記憶セルは、前記垂直トレンチの下に位置するソース拡散と、前記垂直トレンチの一方の側に位置する選択ゲート・チャネルと、前記選択ゲート・チャネルの上に接触して位置している外方拡散/Si含有ブリッジと、前記ブリッジの上部に近接しかつ接触して位置しているシリサイド化ドープ領域とを含み、前記ブリッジは、前記上部半導体層、前記埋込み絶縁層および前記下部半導体層の中に存在している。
埋込み絶縁層で互いに隔てられた上部半導体層と下部半導体層を含むセミコンダクタ・オン・インシュレータ基板と、
前記セミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも一対の垂直トレンチSONOS記憶セルと、
各対の記憶セルを隔てる深いトレンチ分離領域と、を含み、
各垂直トレンチSONOS記憶セルは、前記垂直トレンチの下に位置するソース拡散と、前記垂直トレンチの一方の側に位置する選択ゲート・チャネルと、前記選択ゲート・チャネルの上に接触して位置している外方拡散/Si含有ブリッジと、前記ブリッジの上部に近接しかつ接触して位置しているシリサイド化ドープ領域と、を含み、前記ブリッジは、前記上部半導体層、前記埋込み絶縁層および前記下部半導体層の中に存在している。
12A 下部半導体層
12B 埋込み絶縁層
12C 上部半導体層
18 垂直トレンチ
20 ソース拡散
22 選択ゲート・チャネル
24 酸化物・窒化物・酸化物(ONO)誘電体スタック(ゲート誘電体)
26 第1のSi含有導電性材料(ゲート電極)
28 第2のSi含有導電性材料
30 第3のSi含有導電性材料(ブリッジ)
32 パターン形成レジスト
36 外方拡散領域(ブリッジ)
38 窒化物ライナ
40 浅いトレンチ分離領域
42 シリサイド化ドープ領域
44 窒化物障壁
46 パターン形成レベル間誘電体
48 ビット線コンタクト・ビア
50 メモリ・ゲート・コンタクト・ビア
52 ビット線コンタクト
54 メモリ・ゲート・コンタクト
60 導電性特徴
70 酸化物ハードマスク
72 パターン形成レジスト
74 開口
74’ 深い開口
76 深いトレンチ分離領域
BL ビット線
Claims (19)
- 埋込み絶縁層で互いに隔てられた上部半導体層と下部半導体層を含むセミコンダクタ・オン・インシュレータ(SOI)基板と、
前記セミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも1つの垂直トレンチSONOS記憶セルと、を備える半導体構造であって、
前記少なくとも1つの垂直トレンチSONOS記憶セルが、前記垂直トレンチの下に位置するソース拡散と、前記垂直トレンチの一方の側に位置する選択ゲート・ チャネルと、前記選択ゲート・チャネルの上に接触して位置している外方拡散/Si含有ブリッジと、前記ブリッジの上部に接触して位置しているシリサイド化ドープ領域とを含み、
前記ブリッジが、前記上部半導体層、前記埋込み絶縁層および前記下部半導体層の中に存在し、
前記少なくとも1つの垂直トレンチSONOS記憶セルが、前記垂直トレンチの中に位置する酸化物/窒化物/酸化物ゲート誘電体およびSi含有ゲート電極をさらに備え、前記ゲート誘電体および前記Si含有ゲート電極が前記埋込み絶縁層の下に位置している、
半導体構造。 - 複数の前記垂直トレンチ記憶セルを備え、隣接した垂直トレンチSONOS記憶セルの各対が浅いトレンチ分離領域で隔てられている、請求項1に記載の半導体構造。
- 複数の前記垂直トレンチSONOS記憶セルを備え、隣接した垂直トレンチSONOS記憶セルの各対が浅いトレンチ分離領域および深いトレンチ分離領域で隔てられている、請求項1に記載の半導体構造。
- 前記シリサイド化ドープ領域の上に接触して位置しているビット線コンタクトをさらに備える、請求項1に記載の半導体構造。
- 前記少なくとも1つの垂直トレンチ記憶セルの上に接触して位置しているメモリ・ゲート・コンタクトをさらに備える、請求項1に記載の半導体構造。
- 前記ビット線コンタクトの上に接触して位置しているビット線をさらに備えている、請求項4に記載の半導体構造。
- 前記メモリ・ゲート・コンタクトの上に接触して位置しているレベル間誘電体の中に埋め込まれた導電性領域をさらに備えている、請求項5に記載の半導体構造。
- 前記ソース拡散、前記ブリッジおよび前記シリサイド化ドープ領域全てが、n型ドーパントを含み、そして前記選択ゲート・チャネルがp型ドーパントを含む、請求項1に記載の半導体構造。
- 埋込み絶縁層で互いに隔てられた上部半導体層と下部半導体層を含むセミコンダクタ・オン・インシュレータ(SOI)基板と、
前記セミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも一対の垂直トレンチSONOS記憶セルと、
各対の記憶セルを隔てる深いトレンチ分離領域と、を備える半導体構造であって、
各垂直トレンチSONOS記憶セルが、前記垂直トレンチの下に位置するソース拡散と、前記垂直トレンチの一方の側に位置する選択ゲート・チャネルと、前記選択ゲート・チャネルの上に接触して位置している外方拡散/Si含有ブリッジと、前記ブリッジの上部に近接しかつ接触して位置しているシリサイド化ドープ領域とを含み、
前記ブリッジが、前記上部半導体層、前記埋込み絶縁層および前記下部半導体層の中に存在し、
前記少なくとも一対の垂直トレンチSONOS記憶セルが、前記垂直トレンチの中に位置する酸化物/窒化物/酸化物ゲート誘電体およびSi含有ゲート電極をさらに備え、前記ゲート誘電体および前記Si含有ゲート電極が前記埋込み絶縁層の下に位置している、
半導体構造。 - 前記深いトレンチ分離領域の深さが、各記憶セルの前記ソース拡散の深さよりも深い、請求項9に記載の半導体構造。
- 半導体構造を製造する方法であって、
上部半導体層を下部半導体層から隔てる埋込み絶縁層を含むセミコンダクタ・オン・インシュレータ基板の中に位置する少なくとも1つの垂直トレンチSONOS記憶セルを設けるステップであって、前記垂直トレンチSONOS記憶セルが、前記垂直トレンチの下に位置するソース拡散、前記垂直トレンチの外部側壁に位置する選択ゲート・チャネル、前記垂直トレンチの中に位置する酸化物/窒化物/酸化物ゲート誘電体およびSi含有ゲート電極を含み、前記ゲート誘電体および前記Si含有ゲート電極が前記埋込み絶縁層の下に位置している、前記垂直トレンチSONOS記憶セルを設けるステップと、
前記垂直トレンチの上の前記埋込み絶縁層の中にSi含有導電性充填材埋め凹部を設けるステップと、
上部外方拡散領域および下部外方拡散領域を設けるように前記Si含有導電性充填材埋め凹部からドーパントを垂直方向に外方拡散するステップであって、前記下部外方拡散領域が前記選択ゲート・チャネルと接触しているステップと、
前記上部外方拡散領域に近接しかつ接触している前記上部半導体層中にシリサイド化ドープ領域を形成するステップと、を含む方法。 - 前記ソース拡散が、イオン打込みによって形成され、そして前記選択チャネルが、傾斜イオン打込みプロセスを利用して形成される、請求項11に記載の方法。
- 前記埋込み絶縁層を選択的に除去する横方向エッチング・ステップを利用しかつSi含有導電性材料を充填することによって、前記埋込み絶縁層の中にSi含有導電性充填材埋め凹部を設ける、請求項11に記載の方法。
- 前記外方拡散が、浅いトレンチ分離領域の形成中に行なわれる、請求項11に記載の方法。
- 垂直トレンチ記憶セルの隣接した対の間に深いトレンチ分離領域を形成するステップをさらに含み、前記深いトレンチ分離が前記浅いトレンチ分離領域を分割している、請求項14に記載の方法。
- 前記シリサイド化ドープ領域の上に接触して位置しているビット線コンタクトを形成するステップをさらに含む、請求項11に記載の方法。
- 前記少なくとも1つの垂直トレンチ記憶セルの上に接触して位置しているメモリ・ゲート・コンタクトを形成するステップさらに含む、請求項11に記載の方法。
- 前記ビット線コンタクトの上に接触して位置しているビット線を形成するステップをさらに含む、請求項16に記載の方法。
- 前記メモリ・ゲート・コンタクトの上に接触して位置しているレベル間誘電体の中に埋め込まれた導電性領域を形成するステップをさらに含む、請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/164513 | 2005-11-28 | ||
US11/164,513 US7514323B2 (en) | 2005-11-28 | 2005-11-28 | Vertical SOI trench SONOS cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150317A JP2007150317A (ja) | 2007-06-14 |
JP5116294B2 true JP5116294B2 (ja) | 2013-01-09 |
Family
ID=38088053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006317746A Expired - Fee Related JP5116294B2 (ja) | 2005-11-28 | 2006-11-24 | 半導体構造およびその製造方法(垂直soiトレンチsonosセル) |
Country Status (3)
Country | Link |
---|---|
US (2) | US7514323B2 (ja) |
JP (1) | JP5116294B2 (ja) |
CN (1) | CN100517732C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101837771B1 (ko) | 2011-06-30 | 2018-03-13 | 에스케이하이닉스 주식회사 | 게이트 올 어라운드 방식의 2중 채널 형성 방법 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149721A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
US8828855B2 (en) * | 2007-04-30 | 2014-09-09 | Texas Instruments Incorporated | Transistor performance using a two-step damage anneal |
US8093128B2 (en) * | 2007-05-25 | 2012-01-10 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8871595B2 (en) | 2007-05-25 | 2014-10-28 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
KR100880228B1 (ko) | 2007-10-17 | 2009-01-28 | 주식회사 동부하이텍 | Sonos 반도체 소자의 제조방법 |
US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
US7919387B2 (en) * | 2008-03-17 | 2011-04-05 | International Business Machines Corporation | Structure and method for manufacturing memory |
US8071453B1 (en) | 2009-04-24 | 2011-12-06 | Cypress Semiconductor Corporation | Method of ONO integration into MOS flow |
US9102522B2 (en) | 2009-04-24 | 2015-08-11 | Cypress Semiconductor Corporation | Method of ONO integration into logic CMOS flow |
JP2011134981A (ja) * | 2009-12-25 | 2011-07-07 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP5663278B2 (ja) * | 2010-11-19 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012174982A (ja) * | 2011-02-23 | 2012-09-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
CN102810631B (zh) * | 2011-05-31 | 2014-09-24 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制造方法 |
JP2013055213A (ja) * | 2011-09-05 | 2013-03-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
JP6465791B2 (ja) * | 2012-03-31 | 2019-02-06 | サイプレス セミコンダクター コーポレーション | 非揮発性電荷トラップメモリ装置及びロジックcmos装置の統合 |
US8796098B1 (en) * | 2013-02-26 | 2014-08-05 | Cypress Semiconductor Corporation | Embedded SONOS based memory cells |
JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
US9018064B2 (en) * | 2013-07-10 | 2015-04-28 | Varian Semiconductor Equipment Associates, Inc. | Method of doping a polycrystalline transistor channel for vertical NAND devices |
KR102152272B1 (ko) | 2013-11-29 | 2020-09-04 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
US8916432B1 (en) | 2014-01-21 | 2014-12-23 | Cypress Semiconductor Corporation | Methods to integrate SONOS into CMOS flow |
TWI555120B (zh) * | 2014-10-14 | 2016-10-21 | 力晶科技股份有限公司 | 半導體元件及其製作方法 |
CN106796877B (zh) * | 2014-10-23 | 2021-03-09 | 住友电气工业株式会社 | 碳化硅衬底和用于制造所述碳化硅衬底的方法 |
US10403634B2 (en) * | 2017-06-12 | 2019-09-03 | Samsung Electronics Co., Ltd | Semiconductor memory device and method of manufacturing the same |
JP2019102520A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN107993976B (zh) * | 2017-12-07 | 2020-07-14 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
US10177163B1 (en) | 2018-02-13 | 2019-01-08 | Globalfoundries Inc. | SOI-based floating gate memory cell |
US11049968B2 (en) * | 2018-03-07 | 2021-06-29 | X-Fab Semiconductor Foundries Gmbh | Semiconductor device and method of manufacturing a semiconductor device |
US11049932B2 (en) * | 2018-12-20 | 2021-06-29 | Globalfoundries U.S. Inc. | Semiconductor isolation structures comprising shallow trench and deep trench isolation |
CN112447582B (zh) * | 2019-08-29 | 2022-06-10 | 长鑫存储技术有限公司 | 在衬底中形成沟槽隔离结构的方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387534A (en) * | 1994-05-05 | 1995-02-07 | Micron Semiconductor, Inc. | Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
EP0899790A3 (de) * | 1997-08-27 | 2006-02-08 | Infineon Technologies AG | DRAM-Zellanordnung und Verfahren zu deren Herstellung |
DE10041749A1 (de) * | 2000-08-27 | 2002-03-14 | Infineon Technologies Ag | Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung |
US6777737B2 (en) * | 2001-10-30 | 2004-08-17 | International Business Machines Corporation | Vertical DRAM punchthrough stop self-aligned to storage trench |
JP2003332469A (ja) * | 2002-05-10 | 2003-11-21 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
US6787419B2 (en) * | 2003-01-14 | 2004-09-07 | Ememory Technology Inc. | Method of forming an embedded memory including forming three silicon or polysilicon layers |
US7009237B2 (en) * | 2004-05-06 | 2006-03-07 | International Business Machines Corporation | Out of the box vertical transistor for eDRAM on SOI |
US7816728B2 (en) * | 2005-04-12 | 2010-10-19 | International Business Machines Corporation | Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications |
US20070045697A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Body-contacted semiconductor structures and methods of fabricating such body-contacted semiconductor structures |
US7294543B2 (en) * | 2006-03-22 | 2007-11-13 | International Business Machines Corporation | DRAM (Dynamic Random Access Memory) cells |
-
2005
- 2005-11-28 US US11/164,513 patent/US7514323B2/en active Active
-
2006
- 2006-11-08 CN CNB2006101444804A patent/CN100517732C/zh not_active Expired - Fee Related
- 2006-11-24 JP JP2006317746A patent/JP5116294B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-25 US US12/410,935 patent/US8008713B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101837771B1 (ko) | 2011-06-30 | 2018-03-13 | 에스케이하이닉스 주식회사 | 게이트 올 어라운드 방식의 2중 채널 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7514323B2 (en) | 2009-04-07 |
CN1976045A (zh) | 2007-06-06 |
US8008713B2 (en) | 2011-08-30 |
US20090224308A1 (en) | 2009-09-10 |
US20070122971A1 (en) | 2007-05-31 |
JP2007150317A (ja) | 2007-06-14 |
CN100517732C (zh) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116294B2 (ja) | 半導体構造およびその製造方法(垂直soiトレンチsonosセル) | |
JP5241485B2 (ja) | Soc用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスsonosメモリ・セルの構造及びこれを製造する方法 | |
JP4659527B2 (ja) | 半導体装置の製造方法 | |
US8120095B2 (en) | High-density, trench-based non-volatile random access SONOS memory SOC applications | |
US9171855B2 (en) | Three-dimensional non-volatile memory | |
JP2009272513A (ja) | 不揮発性半導体記憶装置 | |
JP2007281092A (ja) | 半導体装置およびその製造方法 | |
JP2010183022A (ja) | 半導体装置およびその製造方法 | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
JP2007258497A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2006117851A1 (ja) | 半導体装置およびその製造方法 | |
JP6640632B2 (ja) | 半導体装置の製造方法 | |
JP2009272565A (ja) | 半導体記憶装置、及びその製造方法 | |
EP3823023A1 (en) | Semiconductor device | |
TW202145533A (zh) | 記憶體裝置及其製造方法 | |
US9269828B2 (en) | Lateral charge storage region formation for semiconductor wordline | |
US7893485B2 (en) | Vertical SOI trench SONOS cell | |
KR20180099468A (ko) | Nor형 플래시 메모리 및 그 제조 방법 | |
JP2010212506A (ja) | 半導体記憶装置及びその製造方法 | |
JP2007506275A (ja) | 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置 | |
JP2004253474A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011035319A (ja) | 半導体装置及びその製造方法 | |
JP2009076609A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |