KR100880228B1 - Ｓｏｎｏｓ 반도체 소자의 제조방법 - Google Patents
Ｓｏｎｏｓ 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100880228B1 KR100880228B1 KR1020070104444A KR20070104444A KR100880228B1 KR 100880228 B1 KR100880228 B1 KR 100880228B1 KR 1020070104444 A KR1020070104444 A KR 1020070104444A KR 20070104444 A KR20070104444 A KR 20070104444A KR 100880228 B1 KR100880228 B1 KR 100880228B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- voltage region
- high voltage
- semiconductor substrate
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000004140 cleaning Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 제조공정을 줄여 생산성을 향상시킬 수 있는 SONOS 반도체 소자의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 전하를 저장하는 메모리 영역과 초고전압 영역(Ultra V), 고전압 영역(High V) 및 저전압 영역(Low V)으로 구성된 로직 영역을 포함하는 SONOS 반도체 소자의 제조방법에 있어서, 반도체 기판 전면에 산화막(Oxide layer), 질화막(Nitride layer), 산화막(Oxide layer)을 차례로 형성하여 ONO층을 형성하는 단계와, 상기 메모리 영역과 상기 고전압 영역(High V) 상에 제 1 포토 레지스트를 형성하는 단계와, 상기 제 1 포토 레지스트를 제 1 마스크로 이용한 제 1 식각 공정을 실시하여 상기 메모리 영역과 상기 고전압 영역(High V)을 제외한 부분의 상기 ONO층을 제거하는 단계와, 상기 반도체 기판 상의 상기 제 1 포토 레지스트를 제거하는 단계와, 상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 제 1 게이트 산화막을 형성하는 단계와, 상기 로직 영역과 상기 초고전압 영역(Ultra V) 상에 제 2 포토 레지스트를 형성하는 단계와, 상기 제 2 포토 레지스트 및 고전압 영역(High V) 상의 질화막을 제 2 마스크로 이용한 제 2 식각 공정을 실시하여 상기 메모리 영역과 상기 초고전압 영역(Ultra V)을 제외한 영역(High V, Low V) 상의 상기 제 1 게이트 산화막(SiO2) 및 ONO층의 산화막(Oxide layer)을 제거하는 단계와, 상기 반도체 기판 상에 제 3 식 각 공정을 실시하여 상기 고전압 영역(High V) 상의 질화막을 제거하는 단계와, 상기 반도체 기판 상의 상기 제 2 포토 레지스트를 제거하는 단계와, 상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 상기 저전압 영역(Low V)을 포함한 반도체 기판 상에 제 2 게이트 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역 상에 ONO층을 형성하는 공정과 로직 영역 상에 게이트 산화막을 형성하는 공정시 로직 영역 상의 질화막을 하드 마스크로 이용하여 종래 대비 마스크의 수를 줄여 제조효율을 향상시킬 수 있다. 이를 통해, SONOS 반도체 소자의 제조비용을 절감시킬 수 있다.
SONOS, 질화막 하드 마스크, 포토 레지스트
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 제조공정을 줄여 생산성을 향상시킬 수 있는 SONOS 반도체 소자의 제조방법에 관한 것이다.
반도체 메모리 중에서 최근에 가장 많이 연구되고 있는 소자가 비휘발성 메모리인 SONOS 소자이다.
SONOS(Silicon / Oxide / Nitride / Oxide / Silicon) 소자와 플래시(Flash) 메모리 소자의 차이점은 구조적인 측면에서, 플래시 메모리 소자는 플로팅 게이트(Floating gate)를 적용하여 전하를 저장하는 반면, SONOS 소자는 질화막에 전하를 저장하게 된다.
이러한, SONOS 반도체 소자는 전하를 저장하는 메모리 영역과 주변 회를 구성하는 로직 영역으로 구성된다.
메모리 영역은 전하 트랩이 가능한 질화막(Nitride)을 포함한 ONO(Oxide / Nitride / Oxide)층 상에 형성되고, 로직 영역은 게이트 유전체인 실리콘 산화 막(SiO2) 상에 형성된다.
도 1a 내지 도 1f는 종래 기술에 따른 SONOS 반도체 소자의 제조방법을 나타내는 공정 단면도이다.
이하, 1a 내지 도 1f를 참조하여 종래 기술에 따른 SONOS 반도체 소자의 제조방법에 대하여 설명하기로 한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(Si)(10) 상에 메모리 영역(A)과 로직 영역(B)을 구분시키기 위해 소자 분리막(12a)을 형성한다.
또한, 로직 영역(B)을 복수의 영역으로 구분시키기 위해 복수의 소자 분리막(12b, 12c)를 형성한다. 로직 영역(B)은 초고전압 영역(Ultra V), 고전압 영역(High V) 및 저전압 영역(Low V)으로 구성된다.
이어서, 도 1b에 도시된 바와 같이, 반도체 기판(Si)(10) 전면에 산화막(Oxide layer)(22), 질화막(Nitride layer)(24), 산화막(Oxide layer)(26)을 차례로 형성하여 ONO층(20)을 형성한다.
이후, 반도체 기판(10) 상에 포토 레지스트 물질을 도포한 후 포토 리쏘그래피 공정을 실시하여 도 1c에 도시된 바와 같이, 반도체 기판(10) 상에 제 1 포토 레지스트(30)를 형성한다.
이후, 제 1 포토 레지스트(30)를 마스크로 이용한 식각 공정을 실시하여 메모리 영역(A)을 제외한 로직 영역(B) 상의 ONO층(20)을 제거한다. 즉, 식각 공정을 통해, 메모리 영역(A)에만 ONO층(20)이 형성된다.
이후, 식각 및 세정 공정을 실시하여 반도체 기판(10) 상의 제 1 포토 레지스트(30)를 제거한다.
이어서, 반도체 기판(10) 전면에 실리콘 산화물(SiO2)을 도포하여 제 1 게이트 산화막을 형성한다.
이후, 제 1 게이트 산화막 상에 포토 레지스트 물질을 도포한 후 포토 리쏘그래피 공정을 실시하여 도 1d에 도시된 바와 같이, 로직 영역(A)과 로직 영역(B)의 초고전압 영역(Ultra V) 상에 제 2 포토 레지스트(32)를 형성한다.
이후, 제 2 포토 레지스트(32)를 마스크로 이용한 식각 공정을 실시하여 메모리 영역(A)과 초고전압 영역(Ultra V)을 제외한 영역 상의 제 1 게이트 산화막(SiO2)(40)를 제거한다. 즉, 식각 공정을 통해, 메모리 영역(A)과 초고전압 영역(Ultra V)에만 제 1 게이트 산화막(SiO2)(40)이 형성된다.
이후, 식각 및 세정 공정을 실시하여 반도체 기판(10) 상의 제 2 포토 레지스트(32)를 제거한다.
이어서, 반도체 기판(10) 전면에 실리콘 산화물(SiO2)을 도포하여 제 2 게이트 산화막을 형성한다.
이후, 제 2 게이트 산화막 상에 포토 레지스트 물질을 도포한 후 포토 리쏘그래피 공정을 실시하여 도 1e에 도시된 바와 같이, 로직 영역(A)과 로직 영역(B)의 초고전압 영역(Ultra V) 및 고전압 영역(High V) 상에 제 3 포토 레지스트(34)를 형성한다.
이후, 제 3 포토 레지스트(34)를 마스크로 이용한 식각 공정을 실시하여 메모리 영역(A)과 초고전압 영역(Ultra V) 및 고전압 영역(High V)을 제외한 영역 상의 제 2 게이트 산화막(SiO2)(42)를 제거한다. 즉, 식각 공정을 통해, 메모리 영역(A)과 로직 영역(B)의 초고전압 영역(Ultra V) 및 고전압 영역(High V)에만 제 2 게이트 산화막(SiO2)(42)이 형성된다.
이후, 식각 및 세정 공정을 실시하여 반도체 기판(10) 상의 제 3 포토 레지스트(34)를 제거한다.
이어서, 도 1f에 도시된 바와 같이, 반도체 기판(10) 전면에 실리콘 산화물(SiO2)을 도포하여 로직 영역(B)의 저전압 영역(Low V)을 포함한 반도체 기판(10) 전면 상에 제 3 게이트 산화막(44)을 형성한다.
이러한, 종래 기술에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역(A) 상에 ONO층(20)을 형성하는 공정과 로직 영역(B) 상에 게이트 산화막(40, 42, 44)을 형성하는 공정시 3번의 마스크 공정을 실시하게 된다. 즉, 로직 영역(B)의 초고전압 영역(Ultra V), 고전압 영역(High V), 저전압 영역(Low V) 각각에 게이트 산화막(40, 42, 44)을 형성하기 위하여 3번의 마스크 공정을 실시하게 된다.
종래 기술에 따른 SONOS 반도체 소자의 제조방법은 앞에서 설명한 바와 같이, 3번의 마스크를 이용함으로 제조공정에 많은 시간이 소요되어 제조효율이 낮은 단점이 있다.
또한, 많은 공정이 소요됨으로 인해 제조에 많은 비용이 소요되는 단점이 있 다.
종래 기술에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역 상에 ONO층을 형성하는 공정과 로직 영역 상에 게이트 산화막을 형성하는 공정시 3번의 마스크 공정을 실시하게 된다.
종래 기술에 따른 SONOS 반도체 소자의 제조방법은 3번의 마스크를 이용함으로 인해, 제조공정에 많은 시간이 소요되어 제조효율이 낮은 단점이 있다.
또한, 많은 공정이 소요됨으로 인해 제조에 많은 비용이 소요되는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 마스크 수를 줄여 제조효율을 향상시킴과 아울러, 제조비용을 절감시킬 수 있는 제조방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 전하를 저장하는 메모리 영역과 초고전압 영역(Ultra V), 고전압 영역(High V) 및 저전압 영역(Low V)으로 구성된 로직 영역을 포함하는 SONOS 반도체 소자의 제조방법에 있어서, 반도체 기판 전면에 산화막(Oxide layer), 질화막(Nitride layer), 산화막(Oxide layer)을 차례로 형성하여 ONO층을 형성하는 단계와, 상기 메모리 영역과 상기 고전압 영역(High V) 상에 제 1 포토 레지스트를 형성하는 단계와, 상기 제 1 포토 레지스트를 제 1 마스크로 이용한 제 1 식각 공 정을 실시하여 상기 메모리 영역과 상기 고전압 영역(High V)을 제외한 부분의 상기 ONO층을 제거하는 단계와, 상기 반도체 기판 상의 상기 제 1 포토 레지스트를 제거하는 단계와, 상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 제 1 게이트 산화막을 형성하는 단계와, 상기 로직 영역과 상기 초고전압 영역(Ultra V) 상에 제 2 포토 레지스트를 형성하는 단계와, 상기 제 2 포토 레지스트 및 고전압 영역(High V) 상의 질화막을 제 2 마스크로 이용한 제 2 식각 공정을 실시하여 상기 메모리 영역과 상기 초고전압 영역(Ultra V)을 제외한 영역(High V, Low V) 상의 상기 제 1 게이트 산화막(SiO2) 및 ONO층의 산화막(Oxide layer)을 제거하는 단계와, 상기 반도체 기판 상에 제 3 식각 공정을 실시하여 상기 고전압 영역(High V) 상의 질화막을 제거하는 단계와, 상기 반도체 기판 상의 상기 제 2 포토 레지스트를 제거하는 단계와, 상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 상기 저전압 영역(Low V)을 포함한 반도체 기판 상에 제 2 게이트 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 복수의 소자 분리막을 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation)로 형성하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법의 상기 제 2 식각 공정은 인산(phosphoric acid, P2O5)을 식각액으로 이용한 습식 식각 공정인 것을 특징으로 한다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법의 상기 제 3 식각 공정은 불산 (HF : HydroFluoric acid)을 식각액으로 이용한 습식 식각 공정인 것을 특징으로 한다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역 상에 ONO층을 형성하는 공정과 로직 영역 상에 게이트 산화막을 형성하는 공정시 로직 영역 상의 질화막을 하드 마스크로 이용하여 종래 대비 마스크의 수를 줄여 제조효율을 향상시킬 수 있다. 이를 통해, SONOS 반도체 소자의 제조비용을 절감시킬 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2a 내지 2h는 본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법을 나타내는 공정 단면도이다.
본 발명의 실시 예에 따른 제조방법에 의해 제조되는 SONOS 반도체 소자는 전하를 저장하는 메모리 영역과 주변 회를 구성하는 로직 영역으로 구성된다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(Si)(110) 상에 메모리 영역(A)과 로직 영역(B)을 구분시키기 위해 소자 분리막(112a)을 형성한다.
또한, 로직 영역(B)을 복수의 영역으로 구분시키기 위해 복수의 소자 분리 막(112b, 112c)를 형성한다.
여기서, 로직 영역(B)은 초고전압 영역(Ultra V), 고전압 영역(High V) 및 저전압 영역(Low V)으로 구성된다.
여기서, 복수의 소자 분리막(112a, 112b, 112c)은 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation)로 형성된다.
이어서, 도 2b에 도시된 바와 같이, 반도체 기판(Si)(110) 전면에 산화막(Oxide layer)(122), 질화막(Nitride layer)(124), 산화막(Oxide layer)(126)을 차례로 형성하여 ONO층(120)을 형성한다.
이후, 반도체 기판(110) 상에 포토 레지스트 물질을 도포한 후 포토 리쏘그래피 공정을 실시하여 도 2c에 도시된 바와 같이, 메모리 영역(A)과 로직 영역(B)의 고전압 영역(High V) 상에 제 1 포토 레지스트(130)를 형성한다.
이어서, 도 2d에 도시된 바와 같이, 제 1 포토 레지스트(130)를 마스크로 이용한 식각 공정을 실시하여 메모리 영역(A)과 로직 영역(B)의 고전압 영역(High V)을 제외한 부분의 ONO층(120)을 제거한다.
즉, 제 1 포토 레지스트(130)를 마스크로 이용한 식각 공정을 통해, 메모리 영역(A)과 고전압 영역(High V) 상에만 ONO층(120)이 형성된다.
이후, 식각 및 세정 공정을 실시하여 반도체 기판(110) 상의 제 1 포토 레지스트(130)를 제거한다.
이어서, 도 2e에 도시된 바와 같이, 반도체 기판(110) 전면에 실리콘 산화 물(SiO2)을 도포하여 제 1 게이트 산화막(140)을 형성한다.
이어서, 제 1 게이트 산화막(140) 상에 포토 레지스트 물질을 도포한 후 포토 리쏘그래피 공정을 실시하여 도 1f에 도시된 바와 같이, 로직 영역(A)과 로직 영역(B)의 초고전압 영역(Ultra V) 상에 제 2 포토 레지스트(132)를 형성한다.
이후, 제 2 포토 레지스트(132)를 마스크로 이용하고, 인산(phosphoric acid, P2O5)을 식각액으로 이용한 식각 공정을 실시하여 메모리 영역(A)과 초고전압 영역(Ultra V)을 제외한 영역(High V, Low V) 상의 제 1 게이트 산화막(SiO2)(140) 및 ONO층(120)의 산화막(Oxide layer)(126)을 제거한다.
여기서, 인산(phosphoric acid, P2O5)은 질화막(124)에 반응하지 않으므로, 고전압 영역(High V) 상의 질화막(124)이 하드 마스크 역할을 수행하게 된다.
이로써, 로직 영역(B)의 저전압 영역(Low V) 상에 형성되어 있던 제 1 게이트 산화막(SiO2)이 제거된다. 또한, 로직 영역(B)의 고전압 영역(High V) 상에 형성되어 있던 제 1 게이트 산화막(SiO2) 및 ONO층(120)의 산화막(Oxide layer)(126)이 제거된다.
즉, 메모리 영역(A)과 로직 영역(B)의 초고전압 영역(Ultra V) 및 고전압 영역(High V) 상에 적어도 하나의 산화막(SiO2)이 형성된다.
이후, 반도체 기판(110) 상에 불산 (HF : HydroFluoric acid)을 식각액으로 이용한 식각 공정을 실시하여 도 2g에 도시된 바와 같이, 로직 영역(B)의 고전압 영역(High V) 상의 질화막(124)을 제거한다.
이후, 식각 및 세정 공정을 실시하여 반도체 기판(110) 상의 제 2 포토 레지스트(132)를 제거한다.
이어서, 도 2h에 도시된 바와 같이, 반도체 기판(110) 전면에 실리콘 산화물(SiO2)을 도포하여 로직 영역(B)의 저전압 영역(Low V)을 포함한 반도체 기판(110) 전면 상에 제 2 게이트 산화막(142)을 형성한다.
이러한, 본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역(A) 상에 ONO층(120)을 형성하는 공정과 로직 영역(B) 상에 게이트 산화막(140, 142)을 형성하는 공정시 포토 레지스트를 이용한 2번의 마스크 공정을 실시하게 된다.
본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법은 메모리 영역(A) 상에 ONO층(120)을 형성하는 공정과 로직 영역(B) 상에 게이트 산화막(140, 142)을 형성하는 공정시 로직 영역 상의 질화막을 하드 마스크로 이용하여 종래 대비 마스크의 수를 종래보다 줄여 제조효율을 향상시킬 수 있다. 이를 통해, SONOS 반도체 소자의 제조비용을 절감시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설 명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 SONOS 반도체 소자의 제조방법을 나타내는 공정 단면도.
도 2a 내지 2h는 본 발명의 실시 예에 따른 SONOS 반도체 소자의 제조방법을 나타내는 공정 단면도.
<도면 주요 부분에 대한 부호의 설명>
1, 100 : 반도체 소자 10, 110 : 반도체 기판
12a, 12b, 12c, 112a, 112b, 112c : 소자 분리막(STI)
20, 120 : ONO층 22, 26, 122, 126 : 산화막
24, 124 : 질화막 30, 32, 130, 132 : 포토 레지스트
40, 42, 44, 140, 142 : 게이트 산화막
Claims (4)
- 전하를 저장하는 메모리 영역과 초고전압 영역(Ultra V), 고전압 영역(High V) 및 저전압 영역(Low V)으로 구성된 로직 영역을 포함하는 SONOS 반도체 소자의 제조방법에 있어서,반도체 기판 전면에 산화막(Oxide layer), 질화막(Nitride layer), 산화막(Oxide layer)을 차례로 형성하여 ONO층을 형성하는 단계와,상기 메모리 영역과 상기 고전압 영역(High V) 상에 제 1 포토 레지스트를 형성하는 단계와,상기 제 1 포토 레지스트를 제 1 마스크로 이용한 제 1 식각 공정을 실시하여 상기 메모리 영역과 상기 고전압 영역(High V)을 제외한 부분의 상기 ONO층을 제거하는 단계와,상기 반도체 기판 상의 상기 제 1 포토 레지스트를 제거하는 단계와,상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 제 1 게이트 산화막을 형성하는 단계와,상기 로직 영역과 상기 초고전압 영역(Ultra V) 상에 제 2 포토 레지스트를 형성하는 단계와,상기 제 2 포토 레지스트 및 고전압 영역(High V) 상의 질화막을 제 2 마스크로 이용한 제 2 식각 공정을 실시하여 상기 메모리 영역과 상기 초고전압 영역(Ultra V)을 제외한 영역(High V, Low V) 상의 상기 제 1 게이트 산화막(SiO2) 및 ONO층의 산화막(Oxide layer)을 제거하는 단계와,상기 반도체 기판 상에 제 3 식각 공정을 실시하여 상기 고전압 영역(High V) 상의 질화막을 제거하는 단계와,상기 반도체 기판 상의 상기 제 2 포토 레지스트를 제거하는 단계와,상기 반도체 기판 전면에 실리콘 산화물(SiO2)을 도포하여 상기 저전압 영역(Low V)을 포함한 반도체 기판 상에 제 2 게이트 산화막을 형성하는 단계를 포함하며,상기 제 2 식각 공정은 인산(phosphoric acid, P2O5)을 식각액으로 이용한 습식 식각 공정인 것을 특징으로 하는 SONOS 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 로직 영역을 구분하는 복수의 소자 분리막은 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation)로 형성되는 것을 특징으로 하는 SONOS 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 제 3 식각 공정은 불산(HF : HydroFluoric acid)을 식각액으로 이용한 습식 식각 공정인 것을 특징으로 하는 SONOS 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104444A KR100880228B1 (ko) | 2007-10-17 | 2007-10-17 | Ｓｏｎｏｓ 반도체 소자의 제조방법 |
| US12/252,455 US7972929B2 (en) | 2007-10-17 | 2008-10-16 | Method for manufacturing semicondcutor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104444A KR100880228B1 (ko) | 2007-10-17 | 2007-10-17 | Ｓｏｎｏｓ 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100880228B1 true KR100880228B1 (ko) | 2009-01-28 |
Family
ID=40483090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070104444A KR100880228B1 (ko) | 2007-10-17 | 2007-10-17 | Ｓｏｎｏｓ 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7972929B2 (ko) |
| KR (1) | KR100880228B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8614124B2 (en) | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US9102522B2 (en) | 2009-04-24 | 2015-08-11 | Cypress Semiconductor Corporation | Method of ONO integration into logic CMOS flow |
| US8071453B1 (en) | 2009-04-24 | 2011-12-06 | Cypress Semiconductor Corporation | Method of ONO integration into MOS flow |
| JP6328607B2 (ja) * | 2012-03-29 | 2018-05-23 | サイプレス セミコンダクター コーポレーション | ロジックｃｍｏｓフローへのｏｎｏ統合の方法 |
| US8796098B1 (en) * | 2013-02-26 | 2014-08-05 | Cypress Semiconductor Corporation | Embedded SONOS based memory cells |
| KR102008738B1 (ko) | 2013-03-15 | 2019-08-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN106129011A (zh) * | 2016-09-27 | 2016-11-16 | 上海华力微电子有限公司 | 一种改善sonos结构嵌入式闪存性能的方法 |
| CN106298680A (zh) * | 2016-10-24 | 2017-01-04 | 上海华力微电子有限公司 | Sonos结构嵌入式闪存的制造方法 |
| US10325919B1 (en) * | 2018-06-22 | 2019-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mask design for embedded memory |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082324A (ko) * | 1998-12-04 | 2001-08-29 | 토토라노 제이. 빈센트 | Ｎａｎｄ 플래시 메모리 제품을 위한 반도체 제조 공정 |
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| KR20050058849A (ko) * | 2003-12-12 | 2005-06-17 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| US20070122971A1 (en) | 2005-11-28 | 2007-05-31 | International Business Machines Corporation | Vertical soi trench sonos cell |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4068746B2 (ja) * | 1998-12-25 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2002064157A (ja) * | 2000-06-09 | 2002-02-28 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
| US6399443B1 (en) * | 2001-05-07 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd | Method for manufacturing dual voltage flash integrated circuit |
| JP4859290B2 (ja) * | 2001-06-21 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体集積回路装置の製造方法 |
| KR100578131B1 (ko) * | 2003-10-28 | 2006-05-10 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
| US7084035B2 (en) * | 2004-04-13 | 2006-08-01 | Ricoh Company, Ltd. | Semiconductor device placing high, medium, and low voltage transistors on the same substrate |
-
2007
- 2007-10-17 KR KR1020070104444A patent/KR100880228B1/ko not_active IP Right Cessation
-
2008
- 2008-10-16 US US12/252,455 patent/US7972929B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| KR20010082324A (ko) * | 1998-12-04 | 2001-08-29 | 토토라노 제이. 빈센트 | Ｎａｎｄ 플래시 메모리 제품을 위한 반도체 제조 공정 |
| KR20050058849A (ko) * | 2003-12-12 | 2005-06-17 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| US20070122971A1 (en) | 2005-11-28 | 2007-05-31 | International Business Machines Corporation | Vertical soi trench sonos cell |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090104780A1 (en) | 2009-04-23 |
| US7972929B2 (en) | 2011-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100880228B1 (ko) | Ｓｏｎｏｓ 반도체 소자의 제조방법 | |
| TWI608543B (zh) | 半導體裝置與其製造方法 | |
| TWI437667B (zh) | 非揮發性記憶體與邏輯電路之整合方法 | |
| US7297598B2 (en) | Process for erase improvement in a non-volatile memory device | |
| KR20100013980A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| KR100673228B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| JP2008141153A (ja) | 半導体メモリ素子およびその製造方法 | |
| KR100607330B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN105097702B (zh) | 闪存制造方法 | |
| TWI499005B (zh) | 3d記憶體製造方法及結構 | |
| CN110620115B (zh) | 1.5t sonos闪存的制造方法 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| US20070281423A1 (en) | Method for manufacuring semiconductor device | |
| US10177165B1 (en) | Method for fabricating merging semiconductor integrated circuit | |
| JP2009021550A (ja) | 半導体装置の製造方法 | |
| KR20040070650A (ko) | 비휘발성 메모리 장치 제조 방법 | |
| TWI548039B (zh) | 半導體裝置的製作方法 | |
| TWI555120B (zh) | 半導體元件及其製作方法 | |
| CN110416221B (zh) | 半导体器件的形成方法 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| TWI639227B (zh) | 一種記憶體元件及其製作方法 | |
| KR100551327B1 (ko) | 플래쉬 셀의 제조방법 | |
| KR100854905B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| TWI533440B (zh) | Ｓｏｎｏｓ式非揮發性記憶胞及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |