CN106298680A - Sonos结构嵌入式闪存的制造方法 - Google Patents

Sonos结构嵌入式闪存的制造方法 Download PDF

Info

Publication number
CN106298680A
CN106298680A CN201610924741.8A CN201610924741A CN106298680A CN 106298680 A CN106298680 A CN 106298680A CN 201610924741 A CN201610924741 A CN 201610924741A CN 106298680 A CN106298680 A CN 106298680A
Authority
CN
China
Prior art keywords
layer
flash memory
manufacture method
embedded flash
structure embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610924741.8A
Other languages
English (en)
Inventor
戴树刚
唐小亮
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610924741.8A priority Critical patent/CN106298680A/zh
Publication of CN106298680A publication Critical patent/CN106298680A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种SONOS结构嵌入式闪存的制造方法，包括：第一步骤：在完成阱注入之后，在整个硅衬底上形成叠层，该叠层包括上层氮化物层和下层氧化物层；其中，整个硅衬底包括核心器件区、外围器件区和存储器件区；第二步骤：利用掩模刻蚀掉存储器件区以外的其他区域覆盖的叠层；第三步骤：在整个硅衬底表面形成第一栅氧层的下部部分；第四步骤：利用掩模刻蚀掉存储器件区顶部的所述下部部分；第五步骤：在核心器件区和外围器件区形成第一栅氧层的上部部分，同时在存储器件区形成顶部氧化层。

Description

SONOS结构嵌入式闪存的制造方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种SONOS结构嵌入式闪存的制造方法。
背景技术
快闪存储器(Flash Memory)以其非挥发性(Non-Volatile)的特点在移动电话、数码相机等消费类电子产品和便携式系统中得到广泛的应用。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)型快闪存储器以其工艺简单、操作电压低、数据可靠性高及易于集成到标准CMOS工艺中等优点而被看成是普通浮栅(Floating Gate)型快闪存储器的替代产品。
典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译，空穴的注入来进行数据的擦除。
在SONOS中，电荷是存储在一个ONO(Oxide-Nitride-Oxide，二氧化硅/氮化硅/二氧化硅)介质层中的俘获中心里，因而被称为电荷俘获器件。
目前在CMOS器件工艺中集成SONOS器件，制造嵌入式闪存时通常会增加以下工艺步骤：1.在完成阱注入之后，在整个硅衬底(包括核心器件区，外围器件区，存储器件区)上形成ONO薄膜(包括底部的隧穿氧化层(tunnel oxide)，中间的氮化硅电荷俘获层，顶部的隔离氧化层)；2.掩模刻蚀掉存储器件区以外的其他区域覆盖的ONO薄膜；3.形成第一栅氧层(厚栅氧)，通常采用炉管湿氧或干氧工艺(可以氧化硅衬底，但是无法氧化氮化硅)，在外围器件区和核心器件区露出的硅衬底上氧化形成较厚的二氧化硅，同时不影响存储器件区的ONO薄膜。
目前这种工艺方法在SONOS器件尺寸缩小，最主要是器件宽度缩小时，会遇到器件性能退化，擦写电压窗口减小的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善SONOS器件在尺寸微缩情况下的性能退化问题的SONOS结构嵌入式闪存制造方法。
为了实现上述技术目的，根据本发明，提供了一种SONOS结构嵌入式闪存的制造方法，包括：
第一步骤：在完成阱注入之后，在整个硅衬底上形成叠层，该叠层包括上层氮化物层和下层氧化物层；其中，整个硅衬底包括核心器件区、外围器件区和存储器件区；
第二步骤：利用掩模刻蚀掉存储器件区以外的其他区域覆盖的叠层；
第三步骤：在整个硅衬底表面形成第一栅氧层的下部部分；
第四步骤：利用掩模刻蚀掉存储器件区顶部的所述下部部分；
第五步骤：在核心器件区和外围器件区形成第一栅氧层的上部部分，同时在存储器件区形成顶部氧化层。
优选地，在第一步骤，直接形成氧化物层和氮化物层的叠层。
优选地，在第一步骤，先形成氧化物层-氮化物层-氧化物层的三层叠层，再把顶部的氧化物层作为牺牲层去除掉。
优选地，在第三步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化中的一种方法同时氧化硅衬底和氮化硅，从而在整个硅衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
优选地，在第三步骤，采用化学沉积方法在整个衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
优选地，化学沉积方法包括原子层沉积氧化和高温氧化HTO。
优选地，在第五步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化中的一种方法在整个衬底表面形成一层二氧化硅。
优选地，在第五步骤，采用化学沉积方法在整个衬底表面形成一层二氧化硅。
本发明通过调整工艺步骤，分两步形成外围第一栅氧层，并使用特定的工艺条件，改善了在原来工艺方案下会出现的SONOS器件随器件宽度缩小，擦写电压窗口减小的问题。使用本发明所述技术方案后，对于器件宽度约为0.1微米的SONOS嵌入式闪存器件，擦写电压窗口由小于1V扩大到大于2V。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的第五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图5示意性地示出了根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法的各个步骤。
如图1至图5所示，根据本发明优选实施例的SONOS结构嵌入式闪存的制造方法包括：
第一步骤：在完成阱注入之后，在整个硅衬底上形成叠层，该叠层包括上层氮化物层10和下层氧化物层20；其中，整个硅衬底包括核心器件区100、外围器件区200和存储器件区300；
在第一步骤，可以是直接形成氧化物层和氮化物层的叠层，也可以是先形成氧化物层-氮化物层-氧化物层的三层叠层，再把顶部的氧化物层作为牺牲层去除掉。
第二步骤：利用掩模刻蚀掉存储器件区以外的其他区域覆盖的叠层，即刻蚀掉核心器件区和外围器件区覆盖的叠层；
第三步骤：在整个硅衬底表面形成第一栅氧层的下部部分30；
具体地，在第三步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化同时氧化硅衬底和氮化硅，从而在整个硅衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
或者，具体地，在第三步骤，采用原子层沉积氧化、高温氧化HTO等化学沉积方法在整个衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
第四步骤：利用掩模刻蚀掉存储器件区30顶部的二氧化硅膜层(即，刻蚀掉存储器件区30顶部的所述下部部分30)；
第五步骤：在核心器件区和外围器件区形成第一栅氧层的上部部分40，同时在存储器件区形成顶部氧化层50，使得外围器件区的栅氧厚度和存储器件区的顶部隔离氧化层厚度分别达到要求。
例如，在第五步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化等氧化工艺在整个衬底表面形成一层二氧化硅。
或者在第五步骤，采用原子层沉积氧化、高温氧化HTO等化学沉积方法在整个衬底表面形成一层二氧化硅。
本发明通过调整工艺步骤，分两步形成外围第一栅氧层，并使用特定的工艺条件，改善了在原来工艺方案下会出现的SONOS器件随器件宽度缩小，擦写电压窗口减小的问题。使用本发明所述技术方案后，对于器件宽度约为0.1微米的SONOS嵌入式闪存器件，擦写电压窗口由小于1V扩大到大于2V。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (8)

1.一种SONOS结构嵌入式闪存的制造方法，其特征在于包括：
第一步骤：在完成阱注入之后，在整个硅衬底上形成叠层，该叠层包括上层氮化物层和下层氧化物层；其中，整个硅衬底包括核心器件区、外围器件区和存储器件区；
第二步骤：利用掩模刻蚀掉存储器件区以外的其他区域覆盖的叠层；
第三步骤：在整个硅衬底表面形成第一栅氧层的下部部分；
第四步骤：利用掩模刻蚀掉存储器件区顶部的所述下部部分；
第五步骤：在核心器件区和外围器件区形成第一栅氧层的上部部分，同时在存储器件区形成顶部氧化层。
2.根据权利要求1所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第一步骤，直接形成氧化物层和氮化物层的叠层。
3.根据权利要求1或2所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第一步骤，先形成氧化物层-氮化物层-氧化物层的三层叠层，再把顶部的氧化物层作为牺牲层去除掉。
4.根据权利要求1或2所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第三步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化中的一种方法同时氧化硅衬底和氮化硅，从而在整个硅衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
5.根据权利要求1或2所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第三步骤，采用化学沉积方法在整个衬底表面形成一层二氧化硅，作为第一栅氧层的下部部分。
6.根据权利要求5所述的SONOS结构嵌入式闪存的制造方法，其特征在于，化学沉积方法包括原子层沉积氧化和高温氧化HTO。
7.根据权利要求1或2所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第五步骤，采用原位水汽生成ISSG、低压基氧化LPRO、等离子体氧化中的一种方法在整个衬底表面形成一层二氧化硅。
8.根据权利要求1或2所述的SONOS结构嵌入式闪存的制造方法，其特征在于，在第五步骤，采用化学沉积方法在整个衬底表面形成一层二氧化硅。
CN201610924741.8A 2016-10-24 2016-10-24 Sonos结构嵌入式闪存的制造方法 Pending CN106298680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610924741.8A CN106298680A (zh) 2016-10-24 2016-10-24 Sonos结构嵌入式闪存的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610924741.8A CN106298680A (zh) 2016-10-24 2016-10-24 Sonos结构嵌入式闪存的制造方法

Publications (1)

Publication Number Publication Date
CN106298680A true CN106298680A (zh) 2017-01-04

Family

ID=57719492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610924741.8A Pending CN106298680A (zh) 2016-10-24 2016-10-24 Sonos结构嵌入式闪存的制造方法

Country Status (1)

Country Link
CN (1) CN106298680A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620115A (zh) * 2019-05-23 2019-12-27 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
US20090104780A1 (en) * 2007-10-17 2009-04-23 In-Kun Lee Method for manufacturing semicondcutor device
CN102403273A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 在sonos制造工艺中生长厚栅极氧化层的方法
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
US20090104780A1 (en) * 2007-10-17 2009-04-23 In-Kun Lee Method for manufacturing semicondcutor device
CN102403273A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 在sonos制造工艺中生长厚栅极氧化层的方法
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620115A (zh) * 2019-05-23 2019-12-27 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法
CN110620115B (zh) * 2019-05-23 2022-03-18 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法
US11476269B2 (en) 2019-05-23 2022-10-18 Shanghai Huali Integrated Circuit Corporation Method for manufacturing 1.5T SONOS flash memory

Similar Documents

Publication Publication Date Title
US9583640B1 (en) Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
CN102956560B (zh) 半导体结构及其制造方法
US9111866B2 (en) Method of forming split-gate cell for non-volative memory devices
CN105448930A (zh) 非挥发性内存总成及其制作方法
US9711513B2 (en) Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN108091562B (zh) Sonos存储器的ono刻蚀方法
JP2009231373A (ja) 不揮発性半導体記憶装置
US20130168755A1 (en) Single poly eeprom and method for fabricating the same
CN106298680A (zh) Sonos结构嵌入式闪存的制造方法
KR20100087571A (ko) 비휘발성 메모리 장치 및 그의 제조 방법
CN106298963A (zh) Sonos器件结构及形成该器件的方法
KR100609067B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US8409945B2 (en) Method of fabricating a charge trapping non-volatile memory cell
US7749838B2 (en) Fabricating method of non-volatile memory cell
KR100880230B1 (ko) 반도체 소자 및 그의 제조 방법
US8754465B2 (en) Semiconductor device with fixed charge layers
US20060281257A1 (en) Stack gate structure of flash memory device and fabrication method for the same
US8859364B2 (en) Manufacturing method of non-volatile memory
US8772108B1 (en) Multi-time programmable non-volatile memory
TWI532149B (zh) 半導體裝置及其製作方法
CN102709290B (zh) 存储器及其形成方法
KR101070755B1 (ko) 멀티 펑션 비휘발성 메모리 소자 및 그의 제조 방법
CN101599431B (zh) 掩模刻蚀制程中减少多晶硅损失的方法
CN102938404A (zh) 一种智能电能表专用eeprom存储芯片
CN110391289A (zh) 一种半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104