CN106129011A - 一种改善sonos结构嵌入式闪存性能的方法 - Google Patents

一种改善sonos结构嵌入式闪存性能的方法 Download PDF

Info

Publication number
CN106129011A
CN106129011A CN201610854734.5A CN201610854734A CN106129011A CN 106129011 A CN106129011 A CN 106129011A CN 201610854734 A CN201610854734 A CN 201610854734A CN 106129011 A CN106129011 A CN 106129011A
Authority
CN
China
Prior art keywords
layer
silicon
district
silicon dioxide
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610854734.5A
Other languages
English (en)
Inventor
戴树刚
唐小亮
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610854734.5A priority Critical patent/CN106129011A/zh
Publication of CN106129011A publication Critical patent/CN106129011A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种改善SONOS结构嵌入式闪存性能的方法，包括在定义有核心器件区、外围器件区、存储器件区的整个硅衬底表面依次形成隧穿氧化层、氮化硅电荷俘获层，去除存储器件区以外区域覆盖的隧穿氧化层、氮化硅电荷俘获层，仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层，在整个硅衬底表面形成一层第二二氧化硅层，以在核心器件区、外围器件区形成由第一、第二二氧化硅层构成的栅氧层薄膜，在存储器件区形成由隧穿氧化层、氮化硅电荷俘获层以及第二二氧化硅层构成的ONO薄膜，可解决SONOS器件尺寸缩小时产生的性能退化以及擦写窗口减小问题。

Description

一种改善SONOS结构嵌入式闪存性能的方法
技术领域
本发明涉及半导体制造技术领域，更具体地，涉及SONOS结构中嵌入式闪存的一种改进的制造方法，可以改善SONOS器件在尺寸微缩情况下的性能退化问题。
背景技术
请参阅图1a-图1c，图1a-图1c是现有的一种SONOS结构嵌入式闪存的制造工艺步骤图。目前在CMOS器件工艺中集成SONOS(硅-氧化物-氮化物-氧化物-硅，一种非易失性存储器)器件，制造嵌入式闪存时通常会增加以下工艺步骤：
1)如图1a所示，硅衬底10上定义有SONOS器件的核心器件区Ⅰ、外围器件区Ⅱ、存储器件区Ⅲ。在硅衬底中完成阱注入之后，在包括核心器件区、外围器件区、存储器件区在内的整个硅衬底10上形成ONO(氧化物-氮化物-氧化物)薄膜14，其包括位于ONO薄膜底部的隧穿氧化层(tunnel oxide)11、中间的氮化硅电荷俘获层12以及顶部的隔离氧化层13。
2)如图1b所示，利用掩模刻蚀掉存储器件区以外其他区域覆盖的ONO薄膜。
3)如图1c所示，形成栅氧层(厚栅氧)15。通常采用炉管湿氧或干氧工艺，利用其可以氧化硅衬底、但是无法氧化ONO薄膜的特性，在核心器件区Ⅰ和外围器件区Ⅱ露出的硅衬底上氧化形成较厚的二氧化硅栅氧层15，同时又不会影响存储器件区的ONO薄膜14。
然而，上述现有的工艺方法在SONOS器件尺寸缩小、特别是当器件宽度缩小时，会遇到器件性能退化，以及擦写电压窗口减小的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种改善SONOS结构嵌入式闪存性能的方法，以解决SONOS器件尺寸缩小时产生的性能退化以及擦写窗口减小问题。
为实现上述目的，本发明的技术方案如下：
一种改善SONOS结构嵌入式闪存性能的方法，包括以下步骤：
步骤S01：提供一定义有SONOS器件核心器件区、外围器件区、存储器件区的硅衬底，在整个硅衬底表面依次形成隧穿氧化层、氮化硅电荷俘获层；
步骤S02：去除存储器件区以外的硅衬底表面覆盖的隧穿氧化层、氮化硅电荷俘获层；
步骤S03：仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层；
步骤S04：在整个硅衬底表面形成一层第二二氧化硅层，以在核心器件区、外围器件区形成由所述第一、第二二氧化硅层构成的栅氧层薄膜，在存储器件区形成由所述隧穿氧化层、氮化硅电荷俘获层以及第二二氧化硅层构成的ONO薄膜。
优选地，步骤S01中，在整个硅衬底表面先依次形成隧穿氧化层、氮化硅电荷俘获层以及隔离氧化层，然后，将隔离氧化层作为牺牲层去除。
优选地，步骤S02中，利用一掩模，将存储器件区以外其他区域覆盖的隧穿氧化层、氮化硅电荷俘获层刻蚀去除。
优选地，步骤S03中，采用快速热氧化工艺形成第一二氧化硅层。
优选地，步骤S03中，采用炉管氧化工艺形成第一二氧化硅层。
优选地，所述炉管氧化工艺为炉管高温湿氧工艺或者炉管高温干氧工艺。
优选地，步骤S04中，采用原位水蒸汽氧化工艺、低压自由基氧化工艺或者等离子体氧化工艺形成第二二氧化硅层。
优选地，步骤S04中，采用原子层沉积氧化工艺或者高温氧化工艺形成第二二氧化硅层。
优选地，所述第二二氧化硅层为分步形成。
优选地，步骤S01中，先在所述硅衬底中完成阱注入，然后再形成隧穿氧化层、氮化硅电荷俘获层。
从上述技术方案可以看出，本发明将SONOS器件核心器件区和外围器件区的栅氧层由现有的一步形成方式改进为分步形成方式，先采用只能在硅衬底表面形成二氧化硅的工艺，在核心器件区和外围器件区形成部分厚度的栅氧层，然后再采用可以同时在二氧化硅和氮化硅表面形成二氧化硅的工艺，在核心器件区和外围器件区形成完整的栅氧层，并在存储器件区形成ONO薄膜的二氧化硅顶部隔离氧化层，使核心器件区和外围器件区的栅氧层厚度和存储器件区的顶部隔离氧化层厚度可分别达到要求，从而解决了SONOS器件尺寸缩小时产生的性能退化以及擦写窗口减小问题。
附图说明
图1a-图1c是现有的一种SONOS结构嵌入式闪存的制造工艺步骤图；
图2是本发明的一种改善SONOS结构嵌入式闪存性能的方法流程图；
图3a-图3d是本发明一较佳实施例中根据图2的方法形成SONOS结构嵌入式闪存的制造工艺步骤图；
图4是器件宽度与擦写窗口的关系曲线图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明的一种改善SONOS结构嵌入式闪存性能的方法流程图；同时，请参阅图3a-图3d，图3a-图3d是本发明一较佳实施例中根据图2的方法形成SONOS结构嵌入式闪存的制造工艺步骤图。如图2所示，本发明的一种改善SONOS结构嵌入式闪存性能的方法，包括以下步骤：
执行步骤S01：提供一定义有SONOS器件核心器件区、外围器件区、存储器件区的硅衬底，在整个硅衬底表面依次形成隧穿氧化层、氮化硅电荷俘获层。
请参阅图3a。在用于制造SONOS器件的硅衬底20上定义有SONOS器件的核心器件区Ⅰ、外围器件区Ⅱ和存储器件区Ⅲ。其中，存储器件区Ⅲ用于制作嵌入式闪存。SONOS器件相关知识可参考现有技术加以理解，本发明不再赘述(下同)。
可采用常规CMOS注入工艺，先在硅衬底20中完成对阱区的离子注入(阱注入)。然后，再以常规ONO(氧化物-氮化物-氧化物)薄膜形成工艺，在整个硅衬底20表面沉积形成隧穿氧化层21、氮化硅电荷俘获层22。ONO薄膜包括位于ONO薄膜底部的隧穿氧化层(tunneloxide)、中间的氮化硅电荷俘获层以及顶部的隔离氧化层。其中，上述形成的隧穿氧化层21、氮化硅电荷俘获层22构成ONO薄膜中的ON(氧化物-氮化物)薄膜23。
作为一可选的实施方式，可以是在硅衬底表面直接只形成隧穿氧化层、氮化硅电荷俘获层(ON薄膜)；也可以是在硅衬底表面先形成隧穿氧化层、氮化硅电荷俘获层、隔离氧化层(ONO薄膜)，然后再把顶部的隔离氧化层作为牺牲层去除掉，也同样可形成只有隧穿氧化层、氮化硅电荷俘获层的ON薄膜。
在图1a-图1c的现有SONOS结构嵌入式闪存制造中，ONO薄膜是完整存在的，隔离氧化层不被去除。
执行步骤S02：去除存储器件区以外的硅衬底表面覆盖的隧穿氧化层、氮化硅电荷俘获层。
请参阅图3b。可采用常规CMOS掩模工艺，利用一个至少覆盖核心器件区及外围器件区的掩模(未显示)，将存储器件区以外其他区域(包括核心器件区，外围器件区)覆盖的隧穿氧化层、氮化硅电荷俘获层刻蚀掉。
此时，仅在存储器件区保留有隧穿氧化层21、氮化硅电荷俘获层22，其构成ONO薄膜中的ON薄膜23，并可用于在存储器件区继续形成完整的ONO薄膜结构。
执行步骤S03：仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层。
请参阅图3c。本发明将SONOS器件核心器件区和外围器件区的栅氧层(材料通常为二氧化硅)由现有的一步形成方式改进为分步形成方式。为了仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层24，可采用只能在硅衬底表面形成二氧化硅的工艺。例如，可采用快速热氧化(RTO，Rapid Thermal Oxidation)工艺，以至少在核心器件区、外围器件区的硅衬底表面形成一层第一二氧化硅层24，即形成部分厚度的栅氧层。
还可以采用炉管氧化工艺，来形成第一二氧化硅层24。例如，可采用炉管高温短时间湿氧工艺或者炉管高温短时间干氧工艺形成第一二氧化硅层24。本发明不限于此。
执行步骤S04：在整个硅衬底表面形成一层第二二氧化硅层，以在核心器件区、外围器件区形成由所述第一、第二二氧化硅层构成的栅氧层薄膜，在存储器件区形成由所述隧穿氧化层、氮化硅电荷俘获层以及第二二氧化硅层构成的ONO薄膜。
请参阅图3d。为了在整个硅衬底表面形成一层第二二氧化硅层25，可采用可以同时在二氧化硅(第一二氧化硅层)和氮化硅(氮化硅电荷俘获层)表面形成二氧化硅的工艺。例如，可采用原位水蒸汽氧化(ISSG，In situ steam generation)工艺形成第二二氧化硅层25。或者也可以采用低压自由基氧化(LPRO，low pressure radical oxidation)工艺以及采用等离子体氧化(plasma oxidation)等工艺来形成构成栅氧层剩余部分的第二二氧化硅层25。
还可以采用原子层沉积氧化(ALD oxide)工艺或者高温氧化(HTO)工艺形成第二二氧化硅层25。本发明不限于此。
上述第二二氧化硅层25也可采用分步方式累积形成。
通过上述步骤，在SONOS器件的核心器件区Ⅰ和外围器件区Ⅱ形成了由第一、第二二氧化硅层24、25构成的完整的栅氧层26，并在存储器件区Ⅲ形成了由隧穿氧化层21、氮化硅电荷俘获层22以及第二二氧化硅层25构成的完整ONO薄膜27。其中，位于存储器件区Ⅲ的第二二氧化硅层25是作为ONO薄膜27中的顶部隔离氧化层来发挥作用的。这样，位于核心器件区和外围器件区的栅氧层厚度与位于存储器件区的顶部隔离氧化层厚度不但都可以达到各自的工艺设计要求，而且，应用本发明的上述方法也避免了在SONOS器件尺寸缩小时产生的擦写窗口减小问题，从而避免了器件性能的退化。
请参阅图4，图4是器件宽度与擦写窗口的关系曲线图。图中横坐标代表器件宽度，单位为微米，纵坐标代表擦写窗口，单位为伏特，曲线A代表由本发明上述新的工艺方案形成的器件宽度与擦写窗口关系曲线，曲线B代表由现有技术的原有方案形成的器件宽度与擦写窗口关系曲线。如图4所示，当SONOS器件宽度微缩到0.2微米以下时，采用本发明上述新的工艺方案在器件擦写窗口方面显示出明显优于现有技术原有方案的显著效果。
综上所述，本发明将SONOS器件核心器件区和外围器件区的栅氧层由现有的一步形成方式改进为分步形成方式，先采用只能在硅衬底表面形成二氧化硅的工艺，在核心器件区和外围器件区形成部分厚度的栅氧层，然后再采用可以同时在二氧化硅和氮化硅表面形成二氧化硅的工艺，在核心器件区和外围器件区形成完整的栅氧层，并在存储器件区形成ONO薄膜的二氧化硅顶部隔离氧化层，使核心器件区和外围器件区的栅氧层厚度和存储器件区的顶部隔离氧化层厚度可分别达到要求，从而解决了SONOS器件尺寸缩小时产生的性能退化以及擦写窗口减小问题。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种改善SONOS结构嵌入式闪存性能的方法，其特征在于，包括以下步骤：
步骤S01：提供一定义有SONOS器件核心器件区、外围器件区、存储器件区的硅衬底，在整个硅衬底表面依次形成隧穿氧化层、氮化硅电荷俘获层；
步骤S02：去除存储器件区以外的硅衬底表面覆盖的隧穿氧化层、氮化硅电荷俘获层；
步骤S03：仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层；
步骤S04：在整个硅衬底表面形成一层第二二氧化硅层，以在核心器件区、外围器件区形成由所述第一、第二二氧化硅层构成的栅氧层薄膜，在存储器件区形成由所述隧穿氧化层、氮化硅电荷俘获层以及第二二氧化硅层构成的ONO薄膜。
2.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S01中，在整个硅衬底表面先依次形成隧穿氧化层、氮化硅电荷俘获层以及隔离氧化层，然后，将隔离氧化层作为牺牲层去除。
3.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S02中，利用一掩模，将存储器件区以外其他区域覆盖的隧穿氧化层、氮化硅电荷俘获层刻蚀去除。
4.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S03中，采用快速热氧化工艺形成第一二氧化硅层。
5.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S03中，采用炉管氧化工艺形成第一二氧化硅层。
6.根据权利要求5所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，所述炉管氧化工艺为炉管高温湿氧工艺或者炉管高温干氧工艺。
7.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S04中，采用原位水蒸汽氧化工艺、低压自由基氧化工艺或者等离子体氧化工艺形成第二二氧化硅层。
8.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S04中，采用原子层沉积氧化工艺或者高温氧化工艺形成第二二氧化硅层。
9.根据权利要求1、7或8所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，所述第二二氧化硅层为分步形成。
10.根据权利要求1所述的改善SONOS结构嵌入式闪存性能的方法，其特征在于，步骤S01中，先在所述硅衬底中完成阱注入，然后再形成隧穿氧化层、氮化硅电荷俘获层。
CN201610854734.5A 2016-09-27 2016-09-27 一种改善sonos结构嵌入式闪存性能的方法 Pending CN106129011A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610854734.5A CN106129011A (zh) 2016-09-27 2016-09-27 一种改善sonos结构嵌入式闪存性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610854734.5A CN106129011A (zh) 2016-09-27 2016-09-27 一种改善sonos结构嵌入式闪存性能的方法

Publications (1)

Publication Number Publication Date
CN106129011A true CN106129011A (zh) 2016-11-16

Family

ID=57271497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610854734.5A Pending CN106129011A (zh) 2016-09-27 2016-09-27 一种改善sonos结构嵌入式闪存性能的方法

Country Status (1)

Country Link
CN (1) CN106129011A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958908A (zh) * 2017-11-21 2018-04-24 上海华力微电子有限公司 Sonos器件的形成方法
CN107978606A (zh) * 2017-11-20 2018-05-01 上海华力微电子有限公司 一种嵌入式闪存工艺集成方法
CN108122747A (zh) * 2017-12-21 2018-06-05 上海华力微电子有限公司 一种光刻套刻精度差的优化方法
CN109616475A (zh) * 2018-12-12 2019-04-12 上海华力微电子有限公司 去除侧壁ono结构中阻挡氧化层残留的工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
US20090104780A1 (en) * 2007-10-17 2009-04-23 In-Kun Lee Method for manufacturing semicondcutor device
CN102403273A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 在sonos制造工艺中生长厚栅极氧化层的方法
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
US20090104780A1 (en) * 2007-10-17 2009-04-23 In-Kun Lee Method for manufacturing semicondcutor device
CN102403273A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 在sonos制造工艺中生长厚栅极氧化层的方法
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978606A (zh) * 2017-11-20 2018-05-01 上海华力微电子有限公司 一种嵌入式闪存工艺集成方法
CN107958908A (zh) * 2017-11-21 2018-04-24 上海华力微电子有限公司 Sonos器件的形成方法
CN107958908B (zh) * 2017-11-21 2020-04-10 上海华力微电子有限公司 Sonos器件的形成方法
CN108122747A (zh) * 2017-12-21 2018-06-05 上海华力微电子有限公司 一种光刻套刻精度差的优化方法
CN109616475A (zh) * 2018-12-12 2019-04-12 上海华力微电子有限公司 去除侧壁ono结构中阻挡氧化层残留的工艺方法

Similar Documents

Publication Publication Date Title
JP5793246B2 (ja) 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル
CN106129011A (zh) 一种改善sonos结构嵌入式闪存性能的方法
JP2013214552A (ja) 半導体装置とその製造方法
KR101892682B1 (ko) 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스
US10229926B2 (en) Flash memory device and manufacturing method thereof
CN104779195A (zh) 一种浅沟槽隔离结构的制备方法
JP2009231373A (ja) 不揮発性半導体記憶装置
CN107958908B (zh) Sonos器件的形成方法
CN105789129A (zh) 改善栅极侧墙形貌的方法及半导体器件制造方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
KR100948294B1 (ko) 반도체 소자의 제조방법
CN101882579B (zh) Ono介电层切断方法
CN104851800B (zh) 一种半导体器件的制造方法
CN102610508A (zh) 浮栅的制作方法
CN101447423B (zh) 半导体器件的制造方法
JP4836730B2 (ja) 半導体装置、およびその製造方法
KR100597646B1 (ko) 플래쉬 메모리의 플로팅 게이트 제조 방법
US6544848B1 (en) Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
TW200411813A (en) Fabrication of compact cell
KR100652351B1 (ko) 플래시 소자 제조 방법
CN105826267B (zh) 半导体元件及其制作方法
TWI677967B (zh) 非揮發性記憶體及其製造方法
CN106298680A (zh) Sonos结构嵌入式闪存的制造方法
CN102064101B (zh) 采用p型多晶硅电极来抑制栅电极注入的方法
CN109461735B (zh) 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116