CN101882579B - Ono介电层切断方法 - Google Patents
Ono介电层切断方法 Download PDFInfo
- Publication number
- CN101882579B CN101882579B CN2009100506949A CN200910050694A CN101882579B CN 101882579 B CN101882579 B CN 101882579B CN 2009100506949 A CN2009100506949 A CN 2009100506949A CN 200910050694 A CN200910050694 A CN 200910050694A CN 101882579 B CN101882579 B CN 101882579B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- oxide layer
- dielectric layer
- ono dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭露了一种ONO介电层切断方法,包括:提供包括隔离沟槽氧化层和主动区域的衬底;在所述衬底上依次沉积底氧化层、氮化物层、顶氧化层,以形成ONO介电层;在所述顶氧化层上形成缓冲层;去除部分所述缓冲层、顶氧化层和氮化物层,以露出所述隔离沟槽氧化层顶部的底氧化层;去除所述隔离沟槽氧化层顶部的底氧化层;去除所述隔离沟槽氧化层侧壁的氮化物层;去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层,以切断所述ONO介电层。本发明降低了切断工艺控制的难度,具有很强的操作性,提高了闪存元件的良率。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种ONO介电层切断方法。
背景技术
一般而言,闪存是一种能够电重写数据的PROM(可编程ROM),其分为NOR型结构和NAND型结构。在NOR型结构的闪存中,存储单元在位线和地线之间并联排列,在NAND型结构的闪存中,存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度,但是却具有较高的写入速度,因此NAND型闪存适合用于存储数据,其优点在于小型化。闪存根据存储单元的结构可分为叠置栅极型和分离栅极型,并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物-硅(SONOS)器件。其中,SONOS型闪存具有比浮置栅极型闪存更优的可靠性,并能够以较低电压执行编程和擦除操作。在SONOS型闪存中,常见的介电层结构为底氧化物-氮化物-顶氧化物(ONO)结构。
在传统的SONOS型闪存元件制造过程中,其中隔离沟槽(shallow trenchisolation,简称STI)可形成在衬底中,所述隔离沟槽是一开始就形成并填满氧化物,即形成隔离沟槽氧化层,然后在所述衬底上形成ONO介电层,接着,去除在隔离沟槽氧化层上的ONO介电层和主动区域(active area)上方的顶氧化层,而在衬底的主动区域上保留ONO介电层中的底氧化层和氮化层。之后,在晶片上选择性地形成多晶硅栅极,而其他典型光刻工艺如往常般持续进行。
详细的,请参考图1A至图1E,其为现有的ONO介电层切断方法的各步骤相应结构的剖面示意图。
参考图1A,首先提供一包括隔离沟槽氧化层110和主动区域120的衬底,其中,隔离沟槽氧化层110的顶面高度高于主动区域120的顶面高度。
参考图1B,在所述衬底上依次形成底氧化层131、氮化物层132和顶氧化层133,以形成ONO介电层130。
其中,作为第一介电层的底氧化层131,可以通过热氧化方式形成在所述衬底上,作为电荷储存层的氮化物层132可通过原子层沉积方式形成在底氧化层131上,接着,作为第二介电层的顶氧化物层133可以通过热氧化方式形成在氮化物层132上。其中,底氧化层131以及之后所形成的顶氧化物层133的介电常数大约在3.8至3.9之间。
其中,底氧化层131以及顶氧化物层133的材料可以为氧化硅。根据热电子射入现象(hot injection phenomenon,HEI),一些电子会经过在底层的底氧化层131,且当底氧化层131特别薄的时候,电子会储存在作为电荷储存层的氮化物层132。采用较薄的ONO介电层结构,既能保证较高的临界电场强度,又能获得较薄的等效氧化层厚度,提高耦合率,降低编程电压,因此,通常ONO介电层130的厚度非常薄。
参考图1C,形成ONO介电层130后,在顶氧化层133上形成一定厚度的底部抗反射涂层(BARC)140。
参考图1D,接着进行BARC回刻蚀过程,刻蚀掉部分的底部抗反射涂层140,并去除隔离沟槽氧化层110顶部和侧壁的顶氧化层133和氮化物层132。
参考图1E,最后去除剩余的底部抗反射涂层140,并通过湿法刻蚀方式,去除主动区域120上的顶氧化层133和隔离沟槽氧化层110上的底氧化层131,以完成ONO介电层切断工艺。
然而,由于ONO介电层130的厚度非常薄,且BARC回刻蚀过程通过等离子体反应刻蚀方式来完成,而BARC与氧化层、氮化物层的蚀刻速率几乎相同,使得刻蚀过程中不同材料的选择比非常差,即使刻蚀时间有一秒钟的变化,刻蚀效果也将产生极大的差异。
并且在刻蚀过程中,氮化物层刻蚀的一致性非常差,在隔离沟槽氧化层110的某些区域上可能出现欠刻蚀(underetch),即氮化物层残留在隔离沟槽氧化层110上,而在主动区域120上方的某些区域内出现过刻蚀(overetch),应保留的氮化物层却被刻蚀掉,工艺控制非常困难。
ONO介电层直接决定闪存元件的操作特性及可靠性,根据热电子射入现象,电子需要储存在氮化物层内,如果在隔离沟槽氧化层上残留氮化物层,或主动区域上方的氮化物层被刻蚀掉,这将导致闪存元件的电荷保持性能差,耐久性不理想,进而降低闪存元件良率。
因此,提供一种ONO介电层切断方法,降低切断工艺控制的难度,提高闪存元件的良率,是十分必要的。
发明内容
本发明提供一种ONO介电层切断方法,以解决现有的切断工艺控制非常困难,氮化物层刻蚀的一致性非常差的问题,降低工艺控制的难度,提高闪存元件的良率。
为解决上述技术问题,本发明提供一种ONO介电层切断方法,包括如下步骤:提供包括隔离沟槽氧化层和主动区域的衬底,所述隔离沟槽氧化层的顶面高度高于所述主动区域的顶面高度;在所述衬底上依次沉积底氧化层、氮化物层和顶氧化层,形成ONO介电层;在所述顶氧化层上形成缓冲层;去除部分所述缓冲层、顶氧化层和氮化物层,以露出所述隔离沟槽氧化层顶部的底氧化层;去除所述隔离沟槽氧化层顶部的底氧化层;去除所述隔离沟槽氧化层侧壁的氮化物层;去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层,以切断所述ONO介电层。
可选的,在形成所述ONO介电层前,还包括:利用稀氢氟酸溶液清洗所述衬底的表面。
可选的,所述缓冲层为氧化硅层。
可选的,所述缓冲层通过化学气相沉积方式形成。
可选的,通过化学机械研磨的方式去除部分所述缓冲层、顶氧化层和氮化物层。
可选的,利用稀氢氟酸溶液去除所述隔离沟槽氧化层顶部的底氧化层。
可选的,利用磷酸溶液去除所述隔离沟槽氧化层侧壁的氮化物层。
可选的,利用稀氢氟酸溶液去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层。
可选的,所述底氧化层通过热氧化方式形成。
可选的,所述底氧化层的厚度为40~60埃。
可选的,所述氮化物层通过原子层沉积方式形成。
可选的,所述氮化物层的厚度为110~130埃。
可选的,所述顶氧化层通过热氧化方式形成。
可选的,所述顶氧化层的厚度为40~60埃。
与现有技术相比,本发明所提供的ONO介电层切断方法,包括在顶氧化层上形成缓冲层,并利用化学机械研磨的方式去除部分所述缓冲层、底氧化层和氮化物层,然后去除所述隔离沟槽氧化层顶部的底氧化层,接下来利用湿法刻蚀的方式去除所述隔离沟槽氧化层侧壁的氮化物层,可降低工艺控制的难度,具有很强的操作性,提高了闪存元件的良率。
附图说明
图1A~1E为现有的ONO介电层切断方法的各步骤相应结构的剖面示意图;
图2为本发明实施例提出的ONO介电层切断方法流程图;
图3A~3G为本发明实施例提出的ONO介电层切断方法的各步骤相应结构的剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应认为只是局限在所述的实施例。
另外,在附图中,为了清楚起见,层和区域的厚度被夸大了。还应了解,当提到一层在另一层或衬底“上”时,该层可以直接在另一层或衬底上,或也可以有中间层。还应当了解,当提到一层在另一层“下”时,该层可以直接在另一层下面,或可以有一或多个中间层。另外,还应理解,当提到一层在两个层“之间”时,它可以只是在两个层之间的层,或也可以有一或多个中间层。
在背景技术中已经提及,在传统的SONOS型闪存制造过程中,其中隔离沟槽(shallow trench isolation,简称STI)可形成在衬底中,所述隔离沟槽是一开始就形成并填满氧化物,以形成隔离沟槽氧化层,然后在衬底上形成ONO介电层。接着,去除在隔离沟槽氧化层上的ONO介电层和主动区域上方的顶氧化层,而在衬底的主动区域上,保留ONO介电层中的底氧化层和氮化层,以形成ONO介电层。之后,在衬底上选择性地形成多晶硅栅极。然而,由于ONO介电层的厚度非常薄,且BARC回刻蚀过程通过等离子体反应刻蚀方式来完成,而BARC与氧化层、氮化物层的蚀刻速率几乎相同,使得刻蚀过程中不同材料的选择比较差,并且在刻蚀过程中,氮化物层刻蚀的一致性非常差,在隔离沟槽氧化层的某些区域上可能残留氮化物层,而在主动区域上方的某些区域内的氮化物层却被刻蚀掉,工艺控制非常困难。
本发明的核心思想在于,提供一种ONO介电层切断方法,包括在顶氧化层上形成缓冲层,并利用化学机械研磨的方式去除部分所述缓冲层、底氧化层和氮化物层,然后去除所述隔离沟槽氧化层顶部的底氧化层,接下来利用湿法刻蚀的方式去除所述隔离沟槽氧化层侧壁的氮化物层,可降低工艺控制的难度,提高闪存元件的良率。
由于本发明主要涉及闪存制造过程中的ONO介电层切断工艺,即去除在隔离沟槽氧化层上的ONO介电层和主动区域上方的顶氧化层,以进行后续的形成多晶硅栅极工序,所以对在衬底表面或者中间形成隔离沟槽氧化层结构的过程不予介绍,但是本领域技术人员对此应是知晓的。
请参考图2,其为本发明实施例提出的ONO介电层切断方法流程图,结合该图,该方法包括步骤:
步骤21,提供包括隔离沟槽氧化层和主动区域的衬底,所述隔离沟槽氧化层的顶面高度高于所述主动区域的顶面高度;
步骤22,在所述衬底上依次沉积底氧化层、氮化物层、顶氧化层,以形成ONO介电层;
步骤23,在所述顶氧化层上形成缓冲层;
步骤24,去除部分所述缓冲层、顶氧化层和氮化物层,以露出所述隔离沟槽氧化层顶部的底氧化层;
步骤25,去除所述隔离沟槽氧化层顶部的底氧化层;
步骤26,去除所述隔离沟槽氧化层侧壁的氮化物层;
步骤27,去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层氧化物,以切断所述ONO介电层。
下面将结合剖面示意图对本发明提出的ONO介电层切断方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
图3A~3F为本发明实施例提出的ONO介电层切断方法的各步骤相应结构的剖面示意图。
参照图3A,首先提供一包括隔离沟槽氧化层310和主动区域320的衬底,其中,隔离沟槽氧化层310的顶面高度高于主动区域320的顶面高度,隔离沟槽氧化层310的材料可以为氧化硅。
参照图3B,在所述衬底上依次沉积底氧化层331、氮化物层332和顶氧化层333,以形成ONO介电层330。
具体的说,作为第一介电层的底氧化层331,可以通过热氧化方式形成在所述衬底上,作为电荷储存层的氮化物层332可通过原子层沉积方式形成在底氧化层331上,作为第二介电层的顶氧化物层333可以通过热高温氧化方式形成在氮化物层332上。其中,底氧化层331以及之后所形成的顶氧化物层333的介电常数大约在3.8至3.9之间。
其中,底氧化层331以及顶氧化物层333的材料可以为氧化硅,氮化物层332的材料可以为氮化硅。根据热电子射入现象(hot injection phenomenon,HEI),一些电子会经过在底层的底氧化层331,且当底氧化层331特别薄的时候,电子会储存在作为电荷储存层的氮化物层332。
此外,ONO介电层330的厚度根据实际的闪存元件的需要设定,采用较薄的ONO介电层结构,可保证较高的临界电场强度,又能获得较薄的等效氧化层厚度,提高耦合率,降低编程电压,因此,通常ONO介电层330的厚度非常薄,例如,底氧化层331的厚度为40~60埃,氮化物层332的厚度为110~130埃,顶氧化层333的厚度为40~60埃。
进一步的,在形成ONO介电层330前,需要一个湿法清洗工艺(depositionpre-clean)。清洗工艺通常需要藉由使用稀氢氟酸(DHF)的湿法氧化物蚀刻,以去除所述衬底表面的自然氧化层、以及颗粒、金属离子或其它杂质。
本发明的关键步骤是,在顶氧化层上形成缓冲层,利用化学机械研磨的方式去除部分所述缓冲层、底氧化层和氮化物层,以露出所述隔离沟槽氧化层顶部的底氧化层,然后去除所述隔离沟槽氧化层顶部的底氧化层,并利用湿法刻蚀的方式去除所述隔离沟槽氧化层侧壁的氮化物层。
参考图3C,在顶氧化层333上形成缓冲层340,优选的,缓冲层340为氧化硅层,即与顶氧化层333、底氧化层331、隔离沟槽氧化层310的材料相同,以便于后续刻蚀工艺处理。
其中,缓冲层340可以通过化学气相沉积方式形成。缓冲层340的厚度根据实际的闪存元件需要设定,本领域技术人员可以通过实验获得具体的工艺参数,在此不予限定。
参考图3D,形成缓冲层340后,以所述缓冲层340为掩蔽,去除部分所述缓冲层、顶氧化层333和氮化物层332,以露出隔离沟槽氧化层310顶部的底氧化层331。
较佳的,可通过化学机械研磨的方式去除缓冲层340、底氧化层331和氮化物层332的一部分,以露出隔离沟槽氧化层310顶部的底氧化层331。在化学机械研磨的过程中,化学机械研磨设备可通过对不同材料的反射率监测,控制研磨厚度,当研磨掉隔离沟槽氧化层310顶部的氮化物层332时,设备即停止化学机械研磨操作,以露出隔离沟槽氧化层310顶部的底氧化层333。
参照图3E,进行氮化物蚀刻前预清洗步骤,以去除隔离沟槽氧化层310顶部的底氧化层333,通常可以利用稀氢氟酸溶液来完成此步骤。
通过此步骤,可保证完全去除隔离沟槽氧化层310顶部的底氧化层333,确保隔离沟槽氧化层310侧壁的氮化物层332充分暴露出来,以进行后续的刻蚀隔离沟槽氧化层侧壁的氮化物层工艺,且由于湿法刻蚀工艺具有较佳的选择比,还可以保证所述衬底表面的缓冲层340的厚度的一致性。
此外,若由于工艺误差等原因,通过化学机械研磨方式,未完全去除隔离沟槽氧化层310顶部的顶氧化层333和氮化物层332,通过此步骤也可保证完全去除残留在隔离沟槽氧化层310顶部的顶氧化层333,使得残留在隔离沟槽氧化层310顶部的氮化物层332暴露出来,通过后续的步骤被完全去除。
参照图3F,接下来去除隔离沟槽氧化层310侧壁的氮化物层332,优选的,利用磷酸溶液来完成此步骤。
在此步骤中,通过湿法刻蚀的方式去除所述隔离沟槽氧化层310侧壁的氮化物层332,代替了原来的反应离子刻蚀步骤,由于磷酸溶液对于氮化物层的刻蚀速率非常快,却几乎不刻蚀氧化层,因此磷酸溶液对于这两种材料具有较高的选择比,可保证去除隔离沟槽氧化层310侧壁的氮化物层332,不会有残留,也不会对底氧化层331和顶氧化层333产生腐蚀,工艺过程容易控制,刻蚀时间即使有一些变化,仍可获得较佳的刻蚀效果,具有很强的操作性。此外,若有残留在隔离沟槽氧化层310顶部的氮化物层332,通过此步骤也可被完全去除,可确保形成具有高电荷保持性能、耐久性理想的闪存元件。
当然,本发明并不对具体的磷酸溶液的温度和刻蚀时间进行限定,因为根据不同的刻蚀情况,需要不同温度的磷酸溶液,并需要不同的刻蚀时间,本领域技术人员通过试验即可获得经验数值。
参照图3G,在去除隔离沟槽氧化层310侧壁的氮化物层332后,去除剩余的缓冲层340、顶氧化层333、隔离沟槽氧化层310侧壁的底氧化层331和部分隔离沟槽氧化层310,以切断所述ONO介电层330。较佳的,可利用稀氢氟酸溶液完成此步骤,以完成ONO介电层切断工艺。
综上所述,本发明所提供的ONO介电层切断方法,工艺过程容易控制,具有很强的操作性,可提高闪存元件的良率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种ONO介电层切断方法,包括:
提供包括隔离沟槽氧化层和主动区域的衬底,所述隔离沟槽氧化层的顶面高度高于所述主动区域的顶面高度;
在所述衬底上依次沉积底氧化层、氮化物层和顶氧化层,形成ONO介电层;
在所述顶氧化层上形成缓冲层;
通过化学机械研磨的方式去除部分所述缓冲层、顶氧化层和氮化物层,以露出所述隔离沟槽氧化层顶部的底氧化层;
去除所述隔离沟槽氧化层顶部的底氧化层;
利用磷酸溶液去除所述隔离沟槽氧化层侧壁的氮化物层;
去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层,以切断所述ONO介电层。
2.如权利要求1所述的ONO介电层切断方法,其特征在于,在形成所述ONO介电层前,还包括:
利用稀氢氟酸溶液清洗所述衬底的表面。
3.如权利要求1所述的ONO介电层切断方法,其特征在于,所述缓冲层为氧化硅层。
4.如权利要求1所述的ONO介电层切断方法,其特征在于,所述缓冲层通过化学气相沉积方式形成。
5.如权利要求1所述的ONO介电层切断方法,其特征在于,利用稀氢氟酸溶液去除所述隔离沟槽氧化层顶部的底氧化层。
6.如权利要求1所述的ONO介电层切断方法,其特征在于,利用稀氢氟酸溶液去除所述缓冲层、所述顶氧化层、所述隔离沟槽氧化层侧壁的底氧化层和部分所述隔离沟槽氧化层。
7.如权利要求1所述的ONO介电层切断方法,其特征在于,所述底氧化层通过热氧化方式形成。
8.如权利要求1所述的ONO介电层切断方法,其特征在于,所述底氧化层的厚度为40~60埃。
9.如权利要求1所述的ONO介电层切断方法,其特征在于,所述氮化物层通过原子层沉积方式形成。
10.如权利要求1所述的ONO介电层切断方法,其特征在于,所述氮化物层的厚度为110~130埃。
11.如权利要求1所述的ONO介电层切断方法,其特征在于,所述顶氧化层通过热氧化方式形成。
12.如权利要求1所述的ONO介电层切断方法,其特征在于,所述顶氧化层的厚度为40~60埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100506949A CN101882579B (zh) | 2009-05-06 | 2009-05-06 | Ono介电层切断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100506949A CN101882579B (zh) | 2009-05-06 | 2009-05-06 | Ono介电层切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101882579A CN101882579A (zh) | 2010-11-10 |
CN101882579B true CN101882579B (zh) | 2011-11-30 |
Family
ID=43054547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100506949A Expired - Fee Related CN101882579B (zh) | 2009-05-06 | 2009-05-06 | Ono介电层切断方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101882579B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738220B (zh) * | 2011-04-12 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | Ono结构及其制造方法 |
CN103489768A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | Ono结构的栅极侧墙的制作方法 |
CN104465353B (zh) * | 2014-11-28 | 2018-01-26 | 上海华力微电子有限公司 | Ono介质层的制备方法 |
KR102239765B1 (ko) * | 2016-09-20 | 2021-04-12 | 도쿄엘렉트론가부시키가이샤 | 셀프얼라인 멀티패터닝 기술을 위한 스페이서 형성 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060008594A (ko) * | 2004-07-21 | 2006-01-27 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조 방법 |
CN101017799A (zh) * | 2006-02-07 | 2007-08-15 | 海力士半导体有限公司 | 快闪存储器件的制造方法 |
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
-
2009
- 2009-05-06 CN CN2009100506949A patent/CN101882579B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060008594A (ko) * | 2004-07-21 | 2006-01-27 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조 방법 |
CN101017799A (zh) * | 2006-02-07 | 2007-08-15 | 海力士半导体有限公司 | 快闪存储器件的制造方法 |
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101882579A (zh) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100674971B1 (ko) | U자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
US6326263B1 (en) | Method of fabricating a flash memory cell | |
CN106206451B (zh) | 分栅式闪存器件制造方法 | |
US20060286713A1 (en) | Methods of fabricating semiconductor devices including trench device isolation layers having protective insulating layers and related devices | |
JP6504178B2 (ja) | 3次元nandメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
CN106206598B (zh) | 分栅式闪存器件制造方法 | |
CN104752363A (zh) | 快闪存储器的形成方法 | |
CN101447435A (zh) | 分栅式闪存的制造方法 | |
WO2005122281A2 (en) | Gate stack of nanocrystal memory and method for forming same | |
CN109378314B (zh) | 一种闪存器件的制造方法 | |
CN101017799A (zh) | 快闪存储器件的制造方法 | |
CN106206596B (zh) | 分栅式闪存器件制造方法 | |
CN101882579B (zh) | Ono介电层切断方法 | |
CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
TW201030893A (en) | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same | |
US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
CN102097383B (zh) | 双位快闪存储器的制作方法 | |
CN107887390B (zh) | 一种改善闪存单元的工艺集成方法 | |
CN102610508A (zh) | 浮栅的制作方法 | |
US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
CN211350659U (zh) | 多次可编程存储器的单元结构 | |
US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
CN107437547B (zh) | 一种半导体器件的制作方法 | |
CN101447423A (zh) | 半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111130 Termination date: 20200506 |
|
CF01 | Termination of patent right due to non-payment of annual fee |