CN109616475A - 去除侧壁ono结构中阻挡氧化层残留的工艺方法 - Google Patents
去除侧壁ono结构中阻挡氧化层残留的工艺方法 Download PDFInfo
- Publication number
- CN109616475A CN109616475A CN201811516115.0A CN201811516115A CN109616475A CN 109616475 A CN109616475 A CN 109616475A CN 201811516115 A CN201811516115 A CN 201811516115A CN 109616475 A CN109616475 A CN 109616475A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- barrier oxide
- side wall
- storage region
- ono structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000008569 process Effects 0.000 title claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 49
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000011248 coating agent Substances 0.000 claims abstract description 21
- 238000000576 coating method Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 230000026267 regulation of growth Effects 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000005457 optimization Methods 0.000 abstract description 4
- 238000010276 construction Methods 0.000 description 8
- 238000003475 lamination Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000012010 growth Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，包括：步骤S1，提供半导体基底，其表面形成有隧穿氧化层和氮化硅层；步骤S2，生长第一阻挡氧化层；步骤S3，涂抗反射涂层和光刻胶；步骤S4，显影打开非SONOS存储区域；步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；步骤S8，生长第二阻挡氧化层。本发明的阻挡氧化层采用两次工艺生长而成，通过工艺优化有效解决了非SONOS存储区域ONO结构刻蚀过程中侧壁阻挡氧化层残留问题，可以扩大刻蚀窗口，有效避免侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性。
Description
技术领域
本发明属于微电子及半导体集成电路制造领域，具体涉及一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法。
背景技术
现有的SONOS(Polysilicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化)闪存器件件因具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。
SONOS闪存器件的存储单元是由控制多晶硅栅和沟道衬底之间的ONO叠层结构组成，其中ONO结构由两层二氧化硅层(底部和顶部)和中间氮化硅层的三明治结构构成，三个层次自上而下分别作为隧穿氧化层、氮化硅层和阻挡氧化层。
在SONOS闪存器件的存储单元形成过程中，非SONOS存储区域的ONO叠层结构必须要去除，具体流程如图1A至图1F所示，主要如下：
步骤1，提供半导体基底100，所述半导体基底100表面已形成ON叠层，如图1A所示，半导体基底100上的ON叠层包括隧穿氧化层101和氮化硅层102；
步骤2，在所述ON叠层表面采用ISSG生长阻挡氧化层103，如图1B所示，所述阻挡氧化层103和氮化硅层102、隧穿氧化层101共同构成ONO叠层结构；
步骤3，在所述阻挡氧化层103表面涂抗反射涂层104和光刻胶105，并打开非SONOS存储区域，如图1C所示；
步骤4，利用干法刻蚀去除非SONOS存储区域的ONO叠层结构中顶部的阻挡氧化层103，如图1D所示；
步骤5，去除SONOS存储区域的ONO叠层结构上的光刻胶105和抗反射涂层104，如图1E所示；
步骤6，湿法刻蚀去除非SONOS存储区域的氮化硅层102，如图1F所示。
由于电性和可靠性等要求，SONOS存储单元的ONO叠层结构中阻挡氧化层103的厚度为45埃～50埃，同时SONOS存储单元以外的非SONOS区域内浅槽隔离的氧化物顶面与有源区顶面(即半导体基底100顶面)之间的距离Stepheight为250埃～300埃，在非SONOS存储区域的阻挡氧化层103去除过程中，由于干法刻蚀为各项异性刻蚀，且Stepheight远大于阻挡氧化层103的厚度(Stepheight是阻挡氧化层103厚度的6倍)，故刻蚀侧壁上阻挡氧化层103时无法刻蚀干净，容易导致侧壁的阻挡氧化层103有残留，如图2所示，即使降低刻蚀偏压使侧壁进行横向刻蚀，阻挡氧化层103的厚度较厚也会导致一次刻蚀下来发生ONO侧钻问题，这会影响器件的电性和可靠性，给量产造成损失。
发明内容
本发明要解决的技术问题是提供一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，可以解决ONO结构刻蚀过程中侧壁的阻挡氧化层有残留的问题。
为解决上述技术问题，本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，包括如下步骤：
步骤S1，提供半导体基底，所述半导体基底依次形成有隧穿氧化层和氮化硅层；
步骤S2，生长第一阻挡氧化层，所述第一阻挡氧化层与氮化硅层、隧穿氧化层构成ONO结构；
步骤S3，在所述ONO结构上涂抗反射涂层，并在所述抗反射涂层上涂光刻胶；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；
步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；
步骤S8，生长第二阻挡氧化层。
进一步的，在步骤S2中，第一阻挡氧化层的厚度为20埃～30埃。
进一步的，在步骤S2中，第一阻挡氧化层的生成方法是ISSG工艺。
进一步的，在步骤S5中，干法刻蚀第一阻挡氧化层的过程中降低刻蚀偏压，去除侧壁的第一阻挡氧化层。
进一步的，在步骤S7中，刻蚀氮化硅层的刻蚀液为H3PO4。
进一步的，在步骤S8中，第二阻挡氧化层的厚度为45埃～50埃。
进一步的，在步骤S8中，第二阻挡氧化层的生成方法是ISSG工艺。
进一步的，在步骤S8中，SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层、氮化硅层、第一阻挡氧化层和第二阻挡氧化层，非SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层和第二阻挡氧化层。
与现有技术相比，本发明的有益之处在于：
1、本发明的阻挡氧化层采用两次工艺生长而成，在保证SONOS存储区域的ONO结构中阻挡氧化层的最终膜层与现有一次ISSG生长的阻挡氧化层一致的情况下，降低了非SONOS存储区域中阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中侧壁产生的阻挡氧化层残留问题，该方法一方面可以扩大刻蚀窗口，另一方面可以有效避免侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性；
2、本发明的方法可以应用到现有工艺流程中，兼容性强，对已有工艺流程、条件、器件结构影响很小。
附图说明
图1A至图1F为现有各工艺流程中SONOS存储单元所在硅片的器件剖面示意图；
图2为采用现有工艺刻蚀后非SONOS存储区域阻挡氧化层刻蚀残留的TEM图；
图3A至图3G为本发明各工艺流程的器件剖面示意图；
图4为本发明的工艺方法流程图。
具体实施方式
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰语变更。
第一实施例
本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，如图4所示，具体包括如下步骤：
步骤S1，提供半导体基底200，所述半导体基底200依次形成有隧穿氧化层201和氮化硅层202；
步骤S2，生长第一阻挡氧化层203，所述第一阻挡氧化层203与氮化硅层202、隧穿氧化层201构成ONO结构；
步骤S3，在所述ONO结构上涂抗反射涂层204，并在所述抗反射涂层204上涂光刻胶205；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层203；
步骤S6，去除SONOS存储区域的光刻胶205和抗反射涂层204；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层202；
步骤S8，生长第二阻挡氧化层206。
采用本实施例的工艺方法，半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203+第二阻挡氧化层206)，非SONOS存储区域自下而上为隧穿氧化层201和第二阻挡氧化层206。阻挡氧化层通过两次工艺生长而成，在保证SONOS存储区域的ONO结构的最终膜层与现有一次生长的阻挡氧化层一致的情况下，可以使第一次生长的第一阻挡氧化层203的厚度较薄，从而降低非SONOS存储区域中第一阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中产生的侧壁阻挡氧化层残留问题。
第二实施例
本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，如图4所示，具体包括如下步骤：
步骤S1，提供半导体基底200，所述半导体基底200表面形成有ON叠层结构；
如图3A所示，半导体基底200依次形成有隧穿氧化层201和氮化硅层202；
步骤S2，生长第一阻挡氧化层203，所述第一阻挡氧化层203与氮化硅层202、隧穿氧化层201构成ONO结构；
如图3B所示，在ON叠层结构采用第一次ISSG工艺生长第一阻挡氧化层203，所述第一阻挡氧化层203的厚度为20埃～30埃；
步骤S3，在所述ONO结构上涂抗反射涂层204，并在所述抗反射涂层204上涂光刻胶205；
步骤S4，显影打开非SONOS存储区域，如图3C所示；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层203；
如图3D所示，利用干法刻蚀工艺去除非SONOS存储区域中ONO结构顶部的第一阻挡氧化层203，在刻蚀第一阻挡氧化层203的过程中同时降低刻蚀偏压，从而刻蚀掉侧壁的第一阻挡氧化层203，同时不会产生ONO侧钻问题，纵向刻蚀将第一阻挡氧化层203刻蚀掉；
步骤S6，去除SONOS存储区域的光刻胶205和抗反射涂层204；
如图3E所示，去除SONOS存储区域中ONO结构上的光刻胶205和抗反射涂层204，此时半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203)，非SONOS存储区域为ON叠层(隧穿氧化层201-氮化硅层202)；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层202；
如图3F所示，本实施例中采用湿法刻蚀去除非SONOS存储区域的氮化硅层202，采用的刻蚀液为H3PO4，其对氮化硅具有高的刻蚀选择比；
步骤S8，生长第二阻挡氧化层206；
如图3G所示，在硅片表面进行第二次ISSG工艺生长第二阻挡氧化层206，第二阻挡氧化层的厚度为45埃～50埃，使SONOS存储区域中第一次ISSG生长的第一阻挡氧化层203和第二次ISSG生长的第二阻挡氧化层206的总厚度与现有一次ISSG生长的阻挡氧化层103厚度保持一致，此时半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203+第二阻挡氧化层206)，非SONOS存储区域自下而上为隧穿氧化层201和第二阻挡氧化层206。
与现有工艺中采用一步ISSG生长ONO结构的阻挡氧化层相比，本发明的阻挡氧化层采用两次工艺生长而成，在保证SONOS存储区域的ONO结构的最终膜层与现有一次ISSG生长的阻挡氧化层一致的情况下，可以使第一次ISSG生长的氧化层厚度较薄，从而降低非SONOS存储区域中阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中产生的侧壁阻挡氧化层残留问题，该方法一方面可以扩大刻蚀窗口，另一方面可以有效避免横向侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性，而且可以应用到现有工艺流程中，兼容性强，对已有工艺流程、条件、器件结构影响很小。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (8)
1.一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，包括如下步骤：
步骤S1，提供半导体基底，所述半导体基底依次形成有隧穿氧化层和氮化硅层；
步骤S2，生长第一阻挡氧化层，所述第一阻挡氧化层与氮化硅层、隧穿氧化层构成ONO结构；
步骤S3，在所述ONO结构上涂抗反射涂层，并在所述抗反射涂层上涂光刻胶；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；
步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；
步骤S8，生长第二阻挡氧化层。
2.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S2中，第一阻挡氧化层的厚度为20埃～30埃。
3.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S2中，第一阻挡氧化层的生成方法是ISSG工艺。
4.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S5中，干法刻蚀第一阻挡氧化层的过程中降低刻蚀偏压，去除侧壁的第一阻挡氧化层。
5.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S7中，刻蚀氮化硅层的刻蚀液为H3PO4。
6.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，第二阻挡氧化层的厚度为45埃～50埃。
7.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，第二阻挡氧化层的生成方法是ISSG工艺。
8.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层、氮化硅层、第一阻挡氧化层和第二阻挡氧化层，非SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层和第二阻挡氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811516115.0A CN109616475B (zh) | 2018-12-12 | 2018-12-12 | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811516115.0A CN109616475B (zh) | 2018-12-12 | 2018-12-12 | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109616475A true CN109616475A (zh) | 2019-04-12 |
| CN109616475B CN109616475B (zh) | 2020-09-01 |
Family
ID=66008856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811516115.0A Active CN109616475B (zh) | 2018-12-12 | 2018-12-12 | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109616475B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050037577A1 (en) * | 2003-08-14 | 2005-02-17 | Kim Ki-Chul | Method of fabricating local sonos type gate structure and method of fabricating nonvolatile memory cell having the same |
| US20090325371A1 (en) * | 2008-06-30 | 2009-12-31 | Samsung Electronics Co., Ltd. | Methods of Forming Integrated Circuit Devices Having Stacked Gate Electrodes |
| CN101625999A (zh) * | 2009-08-14 | 2010-01-13 | 上海集成电路研发中心有限公司 | Sonos存储器的制作方法 |
| CN101740520A (zh) * | 2008-11-20 | 2010-06-16 | 上海华虹Nec电子有限公司 | 自对准叠加双层多晶硅栅结构的制备方法 |
| CN106129011A (zh) * | 2016-09-27 | 2016-11-16 | 上海华力微电子有限公司 | 一种改善sonos结构嵌入式闪存性能的方法 |
| CN107958908A (zh) * | 2017-11-21 | 2018-04-24 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
| CN108091562A (zh) * | 2017-12-21 | 2018-05-29 | 上海华力微电子有限公司 | Sonos存储器的ono刻蚀方法 |
| CN108172582A (zh) * | 2017-12-27 | 2018-06-15 | 上海华虹宏力半导体制造有限公司 | 一种sonos存储器的制造方法 |
-
2018
- 2018-12-12 CN CN201811516115.0A patent/CN109616475B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050037577A1 (en) * | 2003-08-14 | 2005-02-17 | Kim Ki-Chul | Method of fabricating local sonos type gate structure and method of fabricating nonvolatile memory cell having the same |
| US20090325371A1 (en) * | 2008-06-30 | 2009-12-31 | Samsung Electronics Co., Ltd. | Methods of Forming Integrated Circuit Devices Having Stacked Gate Electrodes |
| CN101740520A (zh) * | 2008-11-20 | 2010-06-16 | 上海华虹Nec电子有限公司 | 自对准叠加双层多晶硅栅结构的制备方法 |
| CN101625999A (zh) * | 2009-08-14 | 2010-01-13 | 上海集成电路研发中心有限公司 | Sonos存储器的制作方法 |
| CN106129011A (zh) * | 2016-09-27 | 2016-11-16 | 上海华力微电子有限公司 | 一种改善sonos结构嵌入式闪存性能的方法 |
| CN107958908A (zh) * | 2017-11-21 | 2018-04-24 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
| CN108091562A (zh) * | 2017-12-21 | 2018-05-29 | 上海华力微电子有限公司 | Sonos存储器的ono刻蚀方法 |
| CN108172582A (zh) * | 2017-12-27 | 2018-06-15 | 上海华虹宏力半导体制造有限公司 | 一种sonos存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109616475B (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563674B2 (en) | Method of manufacturing NAND flash memory device | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| US8835278B2 (en) | Method for forming a buried dielectric layer underneath a semiconductor fin | |
| JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| US20120122294A1 (en) | Method of manufacturing semiconductor device | |
| CN102024848A (zh) | 用于功率器件的沟槽结构及其制造方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| US11961740B2 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| CN113035883A (zh) | 三维存储器及其制造方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| TWI751509B (zh) | 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法 | |
| US20050085048A1 (en) | Method of fabricating shallow trench isolation with improved smiling effect | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| US20060141711A1 (en) | Method of manufacturing flash memory device | |
| CN109616475A (zh) | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 | |
| US20060205152A1 (en) | Method of fabricating flash memory device | |
| CN111029252B (zh) | 半导体器件及其制造方法 | |
| CN106952911B (zh) | 鳍式半导体器件的形成方法 | |
| CN107968040A (zh) | 一种提高硅外延生长均匀性的工艺 | |
| CN106328656A (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN107507772B (zh) | 一种沟道孔底部刻蚀方法 | |
| KR100673154B1 (ko) | 플래쉬 메모리 소자의 소자 분리막 형성 방법 | |
| US20090081847A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| KR100342861B1 (ko) | 반도체장치의소자분리막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |