JP2011134981A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2011134981A
JP2011134981A JP2009294979A JP2009294979A JP2011134981A JP 2011134981 A JP2011134981 A JP 2011134981A JP 2009294979 A JP2009294979 A JP 2009294979A JP 2009294979 A JP2009294979 A JP 2009294979A JP 2011134981 A JP2011134981 A JP 2011134981A
Authority
JP
Japan
Prior art keywords
trench
layer
insulating film
element isolation
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009294979A
Other languages
English (en)
Inventor
Takashi Hiroshima
崇 廣島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009294979A priority Critical patent/JP2011134981A/ja
Priority to US12/974,864 priority patent/US8410537B2/en
Priority to CN2010106074640A priority patent/CN102130135B/zh
Publication of JP2011134981A publication Critical patent/JP2011134981A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】Ｎ＋型ソース層とフローティングゲートとのカップリング比を高くしてプログラム特性を改善すると共にメモリーセルの面積の縮小化を図る。
【解決手段】Ｎ＋型ソース層４の両側にトレンチ３を形成する。トレンチ３の側壁は２つの素子分離層ＳＴＩ２の端面と平行なトレンチ側壁２ａ、トレンチ側壁２ｂと、ＳＴＩ２に垂直な面からなるトレンチ側壁３ａ、及びトレンチ側壁３ａと平行でないトレンチ側壁３ｂから構成される。かかる構成のトレンチ３の上部からトレンチ側壁３ａに平行で、且つＰ型ウエル層１に垂直又は角度をもった砒素イオン等のイオン注入を行い、トレンチ３底面からトレンチ側壁３ｂに延在するフローティングゲートＦＧ６と広い面積で対峙するＮ＋型ソース層４を形成する。
【選択図】図２

Description

本発明は、スプリットゲート型不揮発性半導体記憶装置に関し、特にソース層とフローティングゲート間の高いカップリング比を実現する不揮発性半導体記憶装置及びその製造方法に係るものである。
不揮発性半導体記憶装置の需要は、携帯電子製品の市場の急拡大により、大きく伸張している。デジタルカメラ、電子手帳、電子応答機械、プログラマブルＩＣ等は不揮発性半導体記憶装置にデータを記録する。これらに使用される不揮発性半導体記憶装置には種々のタイプがあるがスプリットゲート型不揮発性半導体記憶装置もその中に含まれる。
従来のスプリットゲート型不揮発性半導体記憶装置のメモリーセル１００の構造について図１２に基づいて説明する。不図示の素子分離層１０８（図１１（Ａ））で分離されたＰ型ウエル層１０１の表面にＮ＋型ソース層１０２、Ｎ＋型ドレイン層１０３が形成されている。また、Ｎ＋型ソース層１０２上からＮ＋型ドレイン層１０３上に延在するゲート絶縁膜１０４、ゲート絶縁膜１０４上にはＦＧ（フローティングゲート）１０５、ＦＧ１０５上にはトンネル絶縁膜１０６を介してＣＧ（コントロールゲート）１０７が形成されている。なお、図１１（Ａ）はメモリーセルの平面図であり１０３ａはドレインコンタクトである。
係る構造のメモリ−セルのデータ書き込み、消去、読み出し動作について簡単に説明する。先ず、データ書き込み法について説明する。Ｎ＋型ソース層１０２にＮ＋型ドレイン層１０３の電位より高い電位を印加して、ＣＧ１０７にＮ＋型ドレイン層の電位より高い電位を印加する。これによりゲート絶縁膜１０４直下のＰ型ウエル層１０１表面が反転してＮ型チャネル層が形成され、Ｎ＋型ドレイン層１０３からＮ＋型ソース層１０２に向かって電子電流が流れる。
この場合、電子電流を構成する電子はＮ＋型ソース層１０２とＰ型ウエル層１０１との境界にできるＰＮ接合中の高電界により加速され高エネルギーのホットエレクトロンになる。ホットエレクトロンの一部はＮ＋型ソース層１０２と容量結合して高電位になっているＦＧ１０５に吸収されることによりデータの書き込みは終了する。
データの消去法は次の通りである。Ｎ＋型ソース層１０２、Ｎ＋型ドレイン層１０３を０ＶとしてＣＧ１０７に高電圧を印加すると、ＦＧ１０５に吸収されていた電子がトンネル絶縁膜１０６の薄い部分（ＦＧ１０５の尖り部分とＣＧ１０７との挟持部分）をファウラー・ノルドハイム・トンネル電流としてＣＧ１０７に吸い出されＦＧ１０５に吸収されていた電子が消失し、書き込まれたデータが消去される。
データの読み出しは次の通りである。Ｎ＋型ソース層１０２の電位を０Ｖとし、Ｎ＋型ドレイン層の電位を１Ｖ程度にし、ＣＧ１０７に３Ｖ程度の電位を与えゲート絶縁膜１０４直下のＰ型ウエル層１０１の表面に反転層からなるＮ型チャネル層が形成されるか否かでデータの有無を判断する。ＦＧ１０５に電子が吸収されている場合は閾値電圧Ｖｔが高くなりＮ型チャネル層が形成されずＮ＋型ソース層１０２とＮ＋型ドレイン層１０３間に電流が流れない。
従来のスプリットゲート型不揮発性半導体記憶装置については、以下の特許文献１及び特許文献２に記載されている。
特開２０００−１７３２７８号公報 特開２００８−１４０４３１号公報
上記特許文献１、２において良好な書き込み性能を確保するためにはできるだけ多くのホットエレクトロンをＦＧ１０５中に吸収する必要がある。吸収する電子数はＦＧ１０５の電位が高いほど多くなる。浮遊ゲートであるＦＧ１０５の電位は、該ＦＧ１０５と容量結合している高電位のＮ＋型ソース層１０２から与えられる。
即ち、Ｎ＋型ソース層１０２とＣＧ１０７との電位差を、Ｎ＋型ソース層１０２とＦＧ１０５間の静電容量とＦＧ１０５とＣＧ１０７間の静電容量で分割するもので、Ｎ＋型ソース層１０２とＦＧ１０５間の静電容量が大きいほどＦＧ１０５の電位は高電位となる。
Ｎ＋型ソース層１０２とＦＧ１０５間の静電容量を大きくするためには、Ｎ＋型ソース層１０２とＦＧ１０５が重複する面積をできるだけ大きくする必要、言い換えればＮ＋型ソース層１０２とＦＧ１０５のカップリング比を高くする必要がある。
その結果、メモリ−セルが大きくならざるを得ず、スプリットゲート型不揮発性半導体記憶装置の微細化の障害になっていた。Ｐ型ウエル層１０１上のメモリーセル占有面積の内、Ｎ＋型ソース層１０２とＦＧ１０５が重複する面積を以下にして小さくする事ができるかが課題となる。
本発明の不揮発性半導体記憶装置は、第１導電型の半導体層に形成された複数の素子分離層と、前記素子分離層間に第１の側壁が素子分離層と直交する平面で、第２の側壁が前記素子分離層と直交しない平面として形成されたトレンチと、前記トレンチ内の前記第２の側壁及び前記トレンチの底面に形成された第２導電型のソース層と、前記トレンチ内に第１の絶縁膜を介して形成されたフローティングゲートと、前記フローティングゲートと第２の絶縁膜を介して一部重畳し、前記半導体層上を第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交して形成されたコントロールゲートと、を備えることを特徴とする。
また、本発明の不揮発性半導体記憶装置は、第１導電型の半導体層に形成された複数の素子分離層と、前記半導体層上に第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交して形成されたコントロールゲートと、前記半導体層内に形成された、第１の側壁が前記コントロールゲートの一端面と連続する平面で、第２の側壁が第１の側壁と平行でない平面からなるトレンチと、前記第２の側壁及び前記トレンチの底面に形成された第２導電型のソース層と、前記コントロールゲートと第２の絶縁膜を介して一部重畳し、前記トレンチ内に第１の絶縁膜を介し延在して形成されたフローティングゲートと、を備えることを特徴とする。
また、本発明の不揮発性半導体記憶装置は、前記半導体層がシリコン層であり、前記第１の側壁の面方位が（１００）面であることを特徴とする。
また、本発明の不揮発性半導体記憶装置は、前記トレンチ内の第１の絶縁膜が前記第２の側壁及びトレンチの底面において前記第１の側壁より厚く形成されることを特徴とする。
さらに、本発明の不揮発性半導体記憶装置は、前記トレンチが、前記素子分離層の端面と平行する平面からなる第３、第４の側壁を有し、該トレンチの上から見た場合、前記第１、第２、第３及び第４の側壁で台形形状を形成することを特徴とする。
本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体層に複数の素子分離層を形成する工程と、前記素子分離層間に第１の側壁が素子分離層と直交する平面で、第２の側壁が前記素子分離層と直交しない平面からなるトレンチを形成する工程と、前記第２の側壁及び前記トレンチの底面には斜め方向または垂直方向であって前記第１の側壁には平行に入射する不純物イオンをイオン注入して、該第２の側壁及び前記トレンチの底面に第２導電型のソース層を形成する工程と、前記ソース層形成後に前記トレンチ内に第１の絶縁膜を介してフローティングゲートを形成する工程と、前記フローティングゲートと第２の絶縁膜を介して一部重畳し、前記半導体層上を第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交するコントロールゲートを形成する工程と、を備えることを特徴とする。
また、本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体層に複数の素子分離層を形成する工程と、前記半導体層上に第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交するコントロールゲートを形成する工程と、前記コントロールゲート形成後に、前記半導体層内に、第１の側壁が前記コントロールゲートの一端面と連続する平面で、第２の側壁が第１の側壁と平行でない平面からなるトレンチを形成する工程と、前記第２の側壁及び前記トレンチの底面には斜め方向または垂直方向であって前記第１の側壁には平行に入射する不純物イオンをイオン注入して、該第２の側壁及び前記トレンチの底面に第２導電型のソース層を形成する工程と、前記コントロールゲートと第２の絶縁膜を介して一部重畳し、前記トレンチ内に第１の絶縁膜を介して延在するフローティングゲートを形成する工程と、を備えることを特徴とする。
本発明の不揮発性半導体記憶装置及びその製造方法によれば、Ｎ＋型ソース層とＦＧのカップリング比を高くしつつ、メモリ−セルの占有面積が縮小された不揮発性半導体記憶装置及びその製造方法を実現する事ができる。
本発明の第１の実施形態におけるスプリットゲート型不揮発性半導体記憶装置及びその製造方法を示す平面図である。 本発明の第１の実施形態におけるスプリットゲート型不揮発性半導体記憶装置及びその製造方法を示す断面図である。 本発明の第１の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置及びその製造方法を示す平面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置及びその製造方法を示す平面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 本発明の第２の実施形態におけるスプリットゲート型不揮発性半導体記憶装置の製造方法を示す断面図である。 従来構造と第１の実施形態におけるメモリーセルの大きさを比較する平面図である。 従来のメモリーセルの構造を示す断面図である。
〔第１の実施形態〕
本発明の第１の実施形態について図１〜図３に基づいて説明する。なお、本発明の実施形態において、半導体材料はシリコン基板を使用した。図１は本実施形態におけるスプリットゲート型不揮発性半導体記憶装置の平面図である。図２（Ａ）は図１のA−A線における断面図である。また、図２（Ｂ）は図１を更に微細化した実施形態における同様のＡ−Ａ線における断面図である。図２（Ａ）と図２（Ｂ）の具体的な構造上の差は、図２（Ａ）ではＣＧ８の下のチャネル層がＰ型ウエル層１の表面に形成されるのに対して、図２（Ｂ）ではＣＧ８ａの下のチャネル層がＰ型ウエル層１の表面からトレンチ３の第１の側壁３ａ上まで延在している点である。
図２（Ｂ）ではこのようにＣＧ８ａの一部をトレンチ３内に形成することにより、図２（Ａ）の場合に比して横方向の寸法の更なる縮小を図っている。メモリーセルが縮小された様子を図１１に示す。図１１（Ａ）に従来のメモリーセルの配置を示し、図１１（Ｂ）に本実施形態に係る図２（Ａ）に係るメモリーセルの配置を示す。横方向に約８０％強まで縮小されている。図２（Ｂ）の場合は図示していないが約７５％強まで縮小される。
それでは、図１のメモリーセルの構成について説明する。複数の素子分離層（ＳＴＩ２）（シャロー・トレンチ・アイソレーション）により分離された複数のメモリーセルが形成され、Ｎ＋型ソース層４の左右に台形形状のトレンチ３が非対称に形成されている。トレント３内にはフローティングゲート（ＦＧ）６が形成され、ＦＧ６の一部と重畳して、該ＦＧ６上からＳＴＩ２上に向かってコントロールゲート（ＣＧ）８が延在している。ＣＧ８を挟んでＮ＋型ソース層４の反対側のドレインコンタクト９ａの下に、図２（Ａ）に示すように、Ｎ＋型ドレイン層９が形成されている。
本実施形態の最大の特徴がこのトレンチ３の平面図における形状である。一般にトレンチゲート型ＤＭＯＳパワートランジスタ等において半導体基板にトレンチを形成する場合、平面図における形状は矩形、円形や楕円形等と左右対称に形成される場合が多い。それに対して本実施形態では、図１に示すように、トレンチ３の平面図は、２つのＳＴＩ２と境界端面が一致し、該境界端面と平行する面からなる２つのトレンチ側壁、ＳＴＩ２に垂直に交叉する面からなるトレンチ側壁３ａ及びトレンチ側壁３ａと平行でない面からなるトレンチ側壁３ｂによって構成される。即ち、本実施形態ではトレンチ３の平面図における形状は、台形形状として形成される。
図２（Ａ）に示すように、係る台形形状からなるトレンチ３内のトレンチ側壁３ｂ及びトレンチ３底面に砒素イオン等をイオン注入してＮ＋型ソース層４を形成する。この場合、図３（Ａ）に示すように、注入されるイオンの入射方向Ｉ２をチャネル層となるトレンチ側壁３ａと平行方向で、かつＰ型ウエル層１と垂直方向または斜め方向にすることにより、トレンチ側壁３ａには砒素イオン等が注入されず、トレンチ側壁３ｂ及びトレンチ３底面にのみ砒素イオンを注入することができる。
一般にトレンチゲート型ＤＭＯＳパワートランジスタ等では、トレンチ底面にＮ＋型ドレイン層を埋め込んだ場合、それを電気的に半導体基板の表面に引き出すため、トレンチ内にポリシリコン等を埋め込んで引き出すという複雑な工程を踏んでいる。これに対して、本実施形態では図２（Ａ）に示すように、トレンチ３底面からトレンチ側壁３ｂを延在しＰ型ウエル層１の表面にいたるＮ＋型ソース層４を、不純物イオンの注入角度を変化させながら砒素イオン等をイオン注入することにより簡単にＰ型ウエル層１内に形成することができる。図２（Ｂ）に示すように、より微細化が進んだ場合には両側のトレンチ３底面から両側のトレンチ側壁３ｂに挟まれたＰ型ウエル層１全体にＮ＋型ソース層４を形成することができる。
この結果、トレンチ内３の所望の深さまで形成されたＦＧ６、ＦＧ６ａを、トレンチ側壁３ａ及びトレンチ３底面に形成されたＮ＋型ソース層４と完全に重畳させることが可能になる。またトレンチ３内にＦＧ６を形成することにより、前述したように図２（Ａ）の場合、メモリーセル面積を従来のメモリーセルの面積の８０％強まで縮小することができる。図２（Ｂ）の場合は更にトレンチ３を深くしてＣＧ８ａ直下のチャネル層の一部をトレンチ内に形成したため前述の如くメモリーセル面積を従来の７５％強まで縮小できる。
その結果、本実施形態に係るメモリーセルは従来のメモリーセルに比べて、平面図で示すメモリーセル面積を８０％前後まで小さくできると共に、Ｎ＋型ソース層４とＦＧ６のカップリング比を、ＳＴＩ２に沿ったトレンチ側壁部分を除いて、８０％近くまで改善することができ、本実施形態の不揮発性半導体記憶装置の書き込み特性を大幅に改善することができる。
本実施形態の発明の更なる特徴について以下に説明する。その１つ目の特徴はデータ保持能力（Ｄａｔａ Ｒｅｔｅｎｔｉｏｎ特性）の向上である。上述の如く、図２（Ａ）に示すＦＧ６とゲート絶縁膜５ｂを介して対峙するＮ＋型ソース層４は、トレンチ側壁３ｂやトレンチ３底面に対する高濃度砒素イオン等のイオン注入によって形成される。この場合、トレンチ側壁３ｂやトレンチ３底面のＰ型ウエル層１はイオン注入による損傷を受けることになる。
このあとトレンチ３内を含むＰ型ウエル層１の全面にゲート絶縁膜５を形成するが、イオン注入による損傷を受けたトレンチ側壁３ｂ上やトレンチ３底面上には、イオン注入がされないトレンチ３ａ上部分に比べ増速酸化現象により厚いゲート絶縁膜５ｂが形成される。この厚いゲート絶縁膜５ｂの存在によりＦＧ６に蓄積された電子がＮ＋型ソース層４にリークするのを防止する事ができ、Ｄａｔａ Ｒｅｔｅｎｔｉｏｎ 特性の向上が図られる。
なお、ゲート絶縁膜５ｂが厚すぎると、逆にＮ＋型ソース層４とＦＧ６の間の静電容量が小さくなりプログラム特性が悪化するので留意する必要がある。この場合は、プログラム特性とＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性のバランスが取れるように、ゲート絶縁膜５ｂの全てを熱酸化で形成するのではなく、ＣＶＤ法による絶縁膜との組み合わせで形成する等の工夫が必要となる。トレンチ３内にキャップ酸化膜を形成してからイオン注入を行い、イオン注入後にキャップ酸化膜を除去して、新たにゲート絶縁膜５を形成してもよい。
この場合、キャップ酸化膜の膜厚によりトレンチ側壁３ｂやトレンチ３底面が受けるイオン注入による損傷を調整する事ができ、トレンチ側壁３ａのゲート絶縁膜５とトレンチ側壁３ｂ、トレンチ３底面のゲート絶縁膜５ａの膜厚の差を調整する事ができる。従って、Ｄａｔａ Ｒｅｔｅｎｔｉｏｎ特性とプログラム特性のバランスを取ることも可能になる。
本発明のもう１つの特徴について以下に説明する。それは、メモリーセル内のチャネル層を流れる電子電流に対するチャネル層の電気抵抗の低減を図るものである。電子電流が流れる結晶面の面方位により、電子の移動度が異なるという特性を利用するものである。導電率σと電子濃度ｎと移動度μとの間には、電子の電荷量をｅとした場合σ＝ｅｎμの関係があるので移動度μが大きくなれば導電率σが大きくなるからである。
例えば、オリフラ面方位が（１００）、Ｐ型ウエル層１の面方位が（１００）のシリコン基板の場合、トレンチ側壁３ａがオリフラに対して垂直面になればその面方位は（１００）となり、トレンチ側壁３ａがオリフラに対して４５°傾斜する面になればその面は（１１０）面となる。電子の移動度は（１００）面の方が（１１０）面より大きい傾向がある。
そこで、トレンチ３の側壁の内、チャネル層が形成される予定のトレンチ側壁３ａをオリフラに対して垂直な面（１００）とすることにより、垂直以外の面にした場合に比べてチャネル層の抵抗を低減する事ができる。従って、メモリーセルがオンしたときのメモリーセル全体の電子電流に対する電気抵抗を低減する事ができ、電源の利用効率等を高める事ができる。
この場合、本実施形態では、Ｎ＋型ソース層４が形成される予定のトレンチ側壁３ｂをトレンチ側壁３ａと平行しない面としている。例えばトレンチ側壁３ａと４５°の角度をもってトレンチ側壁３ｂを形成した場合は、トレンチ側壁３ｂの結晶面は（１１０）面となる。この状態のトレンチ側壁を熱酸化した場合、（１００）面のトレンチ側壁３ａより（１１０）面のトレンチ側壁３ｂの方に厚く酸化膜が形成される。従って、ＦＧ６からＮ＋型ソース層４に逃げる電子数を減少させる事が可能となりＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性が向上する。
また、チャネル層が形成されるトレンチ３ａ側壁の面方位を所定の面方位になるよう形成し、Ｎ＋型ソース層４が形成されるトレンチ側壁３ｂの面方位を、酸化速度の点で上記トレンチ３ａとの間で、前述のイオン注入損傷による増速酸化を考慮して決定する。この結果、トレンチ側壁３ｂ上に形成されるゲート絶縁膜５ｂの膜厚をトレンチ側壁３ａ上に形成されるゲート絶縁膜５の膜厚より厚くし、プログラム特性とＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性のバランスを取る事ができる。
なお上述の場合、トレンチ３底面の面方位は、（１００）になりトレンチ側壁３ａと同じ酸化膜厚となるので、トレンチ３底面でのＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性改善が問題となる。しかし、前述のようにトレンチ３底面はイオン注入による損傷のため増速酸化されるのでトレンチ３底面上のゲート絶縁膜５ｂは厚くなりＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性は改善される。また、絶縁耐圧向上等の理由からトレンチ３の上端部やトレンチ底面の角部はライトエッチングによりテーパーを形成する。このライトエッチングにより、トレンチ３底面は平面でなく円弧状の面となるため、トレンチ側壁３ａとは面方位も変わり、その点でもトレンチ３底面の酸化膜厚は、トレンチ側壁３ａより厚くなる。
なお、本実施形態ではトレンチ３の平面図における形状を台形形状で説明したが、台形に限るものではなく、技術的思想が同一である限り他の形状を採用できることは言うまでも無い。例えば、同じ台形形状でも図１と異なり、Ｎ＋型ソース層４の左右のトレンチ３を同じ方向にすれば、イオン注入の角度を一定方向にできるし、トレンチ側壁３ｂの形状を三角形や円弧状の形状等にしても良い。
次に、第１の実施形態のスプリットゲート型不揮発性半導体記憶装置の製造方法について図１〜図３に基づいて説明する。先ず、図２（Ａ）に示すようにＰ型ウエル層１を有する半導体基板を所定の工程を経て準備する。次に、図１に示すように、Ｐ型ウエル層２を複数のメモリーセル形成領域に分離するＳＴＩ２を形成する。ＳＴＩ２は以下の工程を経て形成される。即ち、Ｐ型ウエル層１内に不図示の浅いトレンチを形成し、不図示の窒化膜等をマスクにして、トレンチ内を埋め込み且つ表面は略平坦な面となる不図示の酸化膜を形成する事で実現される。
次に、図１に示すように２辺がＳＴＩ２の端部と一致し、他の１辺がＳＴＩ２と直交し、もう１つの辺がＳＴＩ２と斜めに交わる平面図における形状が台形形状のトレンチ３を所定の異方性ドライエッチング等により形成する。トレンチ３の断面形状が図２（Ａ）に示される。次に、図２（Ａ）等に示すように、トレンチ側壁３ｂやトレンチ３底面にＮ＋型ソース層４を形成するため砒素イオン等のイオン注入を行う。
この砒素イオン等のイオン注入の方向をどのように決めたのかが本実施形態の最大の特徴になる。その様子を模式的に表示する図３を用いて説明する。図３（Ａ）はトレンチ３の上側からトレンチ内をのぞいた平面図を示している。トレンチの側壁は前述の如くＳＴＩ２の端面と一致するトレンチ側壁２ａ、トレンチ側壁２ｂと、ＳＴＩ２に直交するトレンチ側壁３ａとトレンチ側壁３ａとは平行とならないトレンチ側壁３ｂによって平面図における形状が台形形状に形成される。
ＳＴＩ２の端面と一致する平面からなるトレンチ側壁２ａ、トレンチ側壁２ｂについてはＳＴＩ２用のトレンチの深さがメモリーセル用トレンチ３より深いため、それらのトレンチ側壁にはＰ型ウエル層１は存在せず、素子分離用絶縁膜が露出するだけであり、本実施形態の効果であるＮ＋型ソース層４とＦＧ６のカップリング比を議論する場合は無視しても良い。
図３（Ａ）で示す砒素イオン等のイオン注入を示す矢印Ｉ２は、砒素イオン等がトレンチ側壁３ａと平行に入射し、トレンチ３底面のＰ型ウエル層１とは垂直又はある角度をもって、トレンチ側壁３ｂに対してはある角度をもって入射する様子をトレンチ３の上部から投影したものである。ある角度とは、例えば、砒素イオン等のチャネリングを防ぐために一般的に採用されているＰ型ウエル層１に対し垂直な線に対して７°程度の角度でも良い。トレンチ側壁３ａには砒素イオン等が入射せず、トレンチ側壁３ｂやトレンチ３底面には入射する様子が示されている。
図３（Ｂ）に各側壁等に砒素イオン等が入射する具体的な様子を示す。図３（Ｂ）の左側の図はトレンチ側壁３ａに対して砒素イオン等の入射矢印Ｉ２が平行になるのでトレンチ側璧３ａ内には砒素イオンが注入されることは無い事を示している。トレンチ３底部にのみ砒素イオン等が入射し当該部分にＮ＋型ソース層４が形成される。
それに対して図３（Ｂ）の右側の図はトレンチ側壁３ｂ及びトレンチ３底面に対して砒素イオン等の入射矢印Ｉ２がある角度をもっている様子が示される。その結果、トレンチ側壁３ｂ及びトレンチ３底面に砒素イオン等が注入され、当該部分にＮ＋型ソース層４が形成される。前述の如く、砒素イオン等の入射方向を示す矢印Ｉ２がトレンチ側壁３ａと平行で、トレンチ３底面のＰ型ウエル層１とは垂直又はある角度をもち、トレンチ側壁３ｂに対してはある角度をもつことが本実施形態の最大の特徴となる。
トレンチ３の上部から見た平面形状が図１に示すようなＮ＋型ソース層４を挟んで逆向きに配置した台形形状になっているような場合は、図３（Ａ）に示すように上下対称方向から注入しなければならない。また、角部に十分に砒素イオン等を注入するためには垂直方向からの注入も必要になる。さもなければ各トレンチ側壁部分等がそれぞれの部位にイオン注入する場合の障害となるからである。その点で、注入イオンのビームをＰ型ウエル層１に対して垂直方向で、かつある角度範囲でスイングできるイオン注入装置を使えばイオン注入工程の作業が容易になる。
次に図２（Ａ）に示すように、トレンチ３内を含むＰ型ウエル層１の表面全面に熱酸化によりゲート絶縁膜５を形成する。この場合、トレンチ側壁３ａ上には所定のゲート絶縁膜５が形成されるがイオン注入による損傷を受けたトレンチ側壁３ｂ及びトレンチ３底面には、増速酸化によりトレンチ側壁３ａ上の膜厚より厚いゲート絶縁膜５ｂが形成される。Ｐ型ウエル層１上には、この時点ではトレンチ側壁３ａ上と同じ厚さのゲート絶縁膜５が形成される。
次に、図２（Ａ）に示すように、トレンチ３内を含むＰ型ウエル層１表面の全面を被覆する所定の不純物がドープされたポリシリコン膜を堆積し、所定の異方性ドライエッチング等でポリシリコンをエッチバックして、トレンチ３内に埋め込まれたＦＧ６を形成する。このようにして形成されたＦＧ６はトレンチ３底面及びトレンチ側壁３ｂに形成されたＮ＋型ソース層４とゲート絶縁膜５ａを介して全面的に対峙しており、高いＮ＋型ソース層４とＦＧ６のカップリング比を実現している。
次に、ＦＧ６上に所定の熱酸化又はＣＶＤ法によりトンネル絶縁膜７を形成する。この場合Ｐ型ウエル層１上には先に形成したゲート絶縁膜５と重畳したゲート絶縁膜５ａが形成される。次にＦＧ６を含むＰ型ウエル層１の全面に所定の不純物がドープされたポリシリコン膜を堆積し、所定のフォトエッチング工程を経ることにより一部トンネル絶縁膜７を介してＦＧ６上と重畳し、ゲート絶縁膜５ａを介してＰ型ウエル層１上に延在するＣＧ８を形成する。
次に、ＣＧ８にセルフアラインする形でリンイオン等をイオン注入してＬＤＤ層（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成してからＣＶＤ法により形成されたスペーサーを利用して砒素イオン等をイオン注入してＮ＋型ドレイン層９を形成する。この後、不図示の層間絶縁膜を形成し、コンタクトホールを形成し、各電極を形成してから、最後にパッシーべーション膜を形成することによりスプリットゲート型不揮発性半導体記憶装置が完成する。なお、図２（Ａ）、図２（Ｂ）に示すＷＬはＣＧ８からなるワードラインを、ＢＬはＮ＋型ドレイン層９と接続するビットラインを示している。
〔第２の実施形態〕
次に本発明の第２の実施形態について図４及び図５に基づいて説明する。図４は本実施形態におけるスプリット型不揮発性半導体記憶装置の平面図であり、図５は図４のＢ−Ｂ線によるメモリーセル部の断面図である。第１の実施形態との相違点は図４、図５に示すように、微細化を図るため、トレンチ３の形成に当たりトレンチ側壁３ａをＣＧ８ｂの１側面とセルフアラインするもので、トレンチ側面３ａとＣＧ８ｂの１側面が同一平面となるように構成される点である。また、Ｎ＋型ドレイン層９もＣＧ８ｂ等にセルフアラインしている。それ以外の構成は第１の実施形態と同様である。
図４に、トレンチ形成用マスク３ｃが表示されている。２つの平行に形成されたＳＴＩ２上に２つの開口端部、それに直交するＣＧ８ｂ上に１つの開口端部を置き、４つ目の開口端部が２つの素子分離層ＳＴＩ２間を斜めに横切る開口部を有するトレンチ形成用マスク３ｃを使用して、セルフアラインによりＣＧ８ｂの１側面から連続するトレンチ側壁３ａを有するトレンチ３が形成される。
これによりメモリーセルの占有面積を更に小さくでき、従来のメモリーセルの面積の７０％前後の大きさに微細化できるのが本実施形態の特徴である。Ｎ＋型ソース層４とＦＧ８ｂの間のトレンチ側壁３ｂ上のゲート絶縁膜５ｂがチャネル側のトレンチ側壁３ａ上のゲート絶縁膜５の膜厚より厚くなりＤａｔａ Ｒｅｔｅｎｔｉｏｎ特性が良くなることやＮ＋型ソース層４とＦＧ６ｂとのカップリング比が高くメモリ特性が向上する等の効果は第１の実施形態の場合と同様である。
それでは本実施形態に係るスプリット型不揮発性半導体記憶装置の製造方法について図６〜図１０に基づいて説明する。Ｐ型ウエル層１に素子分離層ＳＴＩ２を複数形成するまでは第１の実施形態と同様である。次に、図６に示すように、ゲート絶縁膜５をＰ型ウエル層１上全面に形成してからその上にポリシリコン層をＣＶＤ法により堆積する。次にポリシリコン層上全面に厚い酸化膜１０を堆積してから所定のフォトエッチング工程を経由して、その表面に絶縁膜１０を冠したＣＧ８ｂを形成する。
次に、図４で前述した様にトレンチ用マスク３ｃを形成して、図７に示すように、ゲート絶縁膜５及びＰ型ウエル層１を異方性ドライエッチングによりエッチングしＰ型ウエル層１内にトレンチ３を形成する。図４で説明したように、トレンチ用マスク３ｃは一部がＣＧ８ｂ上の絶縁膜１０上に、また一部が素子分離層ＳＴＩ２上にかかりそれらの部分の絶縁膜が露出しているが、それらの膜厚はゲート絶縁膜５の膜厚より格段に厚い為、ＣＧ８ｂ上の絶縁膜１０や素子分離層ＳＴＩ２を構成する絶縁膜はその一部がエッチングされるだけで、トレンチ３形成時のマスクとして十分寄与する。この場合、トレンチ側壁３ａがＣＧ８ｂの１側面とセルフアラインして同一平面として形成される。
次に図８に示すように、第１の実施形態と同様に、トレンチ側壁３ａに対して平行で、トレンチ側壁３ｂにある角度をもち、トレンチ３底面に垂直またはある角度をもって、砒素イオン等をイオン注入し、トレンチ側壁３ｂ内及びトレンチ３底面にＮ＋型ソース層４を形成する。イオン注入の方法は第１の実施形態と同様である。
この際、両側のトレンチ３に挟まれたＰ型ウエル層１の表面にも砒素イオン等がイオン注入され、当該部分にもＮ＋型ソース層４が形成される。同時にＣＧ８ｂのトレンチ３形成領域と反対側のＰ型ウエル層１内にも、不図示のＬＤＤ層及び不図示のスペーサーをマスクとして砒素イオン等が注入されたＮ＋型ドレイン層９が形成される。
次に図９に示すように、トレンチ３の内壁にゲート絶縁膜５を形成する。この場合も第
１の実施形態の場合と同様、トレンチ側壁３ｂやトレンチ３底面にはトレンチ側壁３ａ上のゲート絶縁膜５より膜厚の厚いゲート絶縁膜５ｂが形成される。同時にＣＧ８ｂ上にも絶縁膜が成長するが、ＣＧ８ｂのトレンチ側壁３ａと同一の平面となる側面にも絶縁膜が形成され、図１０に示すトンネル絶縁膜７となる。ＣＧ８ｂは不純物がドープされたポリシリコンで形成される為トンネル絶縁膜７はゲート絶縁膜５より厚く形成される。
次にトレンチ３内を含むＰ型ウエル層上全面にポリシリコン層をＣＶＤ法により堆積し、その後所定の異方性ドライエッチングによりポリシリコン層を全面エッチバックして、一部がトンネル絶縁膜７を介してＣＧ８ｂと重畳し、且つトレンチ３内にゲート絶縁膜５等を介して延在するＦＧ６ｂを形成する。
この後、層間絶縁膜の堆積、コンタクトホールの形成、メタル配線の形成、最後にパッシベーション膜の形成をして本実施形態のスプリットゲート型不揮発性半導体記憶装置が完成する。
１ Ｐ型ウエル層 ２ 素子分離層ＳＴＩ ２ａ、２ｂ トレンチ側壁
３ トレンチ ３ａ、３ｂ トレンチ側壁 ３ｃ トレンチ形成用マスク
４ Ｎ＋型ソース層 ５ ゲート絶縁膜 ５ａ、５ｂ ゲート絶縁膜
６、６ａ、６ｂ フローティングゲート ＦＧ ７ トンネル絶縁膜
８、８ａ、８ｂ コントロールゲート ９ Ｎ＋型ドレイン層
９ａ ドレインコンタクト １０ 絶縁膜 Ｉ２ イオン注入方向矢印
１００ 従来構造メモリーセル １０１ Ｐ型ウエル層 １０２ Ｎ＋型ソース層
１０３ Ｎ＋型ドレイン層 １０３ａ ドレインコンタクト
１０４ ゲート絶縁膜 １０５ フローティングゲートＦＧ
１０６ トンネル絶縁膜 １０７ コントロールゲートＣＧ

Claims (8)

  1. 第１導電型の半導体層に形成された複数の素子分離層と、
    前記素子分離層間に第１の側壁が素子分離層と直交する平面で、第２の側壁が前記素子分離層と直交しない平面として形成されたトレンチと、
    前記トレンチ内の前記第２の側壁及び前記トレンチの底面に形成された第２導電型のソース層と、
    前記トレンチ内に第１の絶縁膜を介して形成されたフローティングゲートと、
    前記フローティングゲートと第２の絶縁膜を介して一部重畳し、前記半導体層上を第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交して形成されたコントロールゲートと、を備えることを特徴とする不揮発性半導体記憶装置。
  2. 第１導電型の半導体層に形成された複数の素子分離層と、
    前記半導体層上に第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交して形成されたコントロールゲートと、
    前記半導体層内に形成された、第１の側壁が前記コントロールゲートの一端面と連続する平面で、第２の側壁が第１の側壁と平行でない平面からなるトレンチと、
    前記第２の側壁及び前記トレンチの底面に形成された第２導電型のソース層と、
    前記コントロールゲートと第２の絶縁膜を介して一部重畳し、前記トレンチ内に第１の絶縁膜を介して延在して形成されたフローティングゲートと、を備えることを特徴とする不揮発性半導体記憶装置。
  3. 前記半導体層がシリコン層であり、前記第１の側壁の面方位が（１００）面であることを特徴とする請求項１又は請求項２に記載の不揮発性半導体記憶装置。
  4. 前記トレンチ内の第１の絶縁膜が前記第２の側壁及びトレンチの底面において前記第１の側壁より厚く形成されることを特徴とする請求項１乃至請求項３のいずれかに記載の不揮発性半導体記憶装置。
  5. 前記トレンチが、前記素子分離層の端面と平行する平面からなる第３、第４の側壁を有し、該トレンチの上から見た場合、前記第１、第２、第３及び第４の側壁で台形形状を形成することを特徴とする請求項１乃至請求項４のいずれかに記載の不揮発性半導体記憶装置。
  6. 第１導電型の半導体層に複数の素子分離層を形成する工程と、
    前記素子分離層間に第１の側壁が素子分離層と直交する平面で、第２の側壁が前記素子分離層と直交しない平面からなるトレンチを形成する工程と、
    前記第２の側壁及び前記トレンチの底面には斜め方向または垂直方向であって前記第１の側壁には平行に入射する不純物イオンをイオン注入して、該第２の側壁及び前記トレンチの底面に第２導電型のソース層を形成する工程と、
    前記ソース層形成後に前記トレンチ内に第１の絶縁膜を介してフローティングゲートを形成する工程と、
    前記フローティングゲートと第２の絶縁膜を介して一部重
    畳し、前記半導体層上を第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交するコントロールゲートを形成する工程と、を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
  7. 第１導電型の半導体層に複数の素子分離層を形成する工程と、
    前記半導体層上に第３の絶縁膜を介して前記素子分離層上まで延在し、該素子分離層と直交するコントロールゲートを形成する工程と、
    前記コントロールゲート形成後に、前記半導体層内に、第１の側壁が前記コントロールゲートの一端面と連続する平面で、第２の側壁が第１の側壁と平行でない平面からなるトレンチを形成する工程と、
    前記第２の側壁及び前記トレンチの底面には斜め方向または垂直方向であって前記第１の側壁には平行に入射する不純物イオンをイオン注入して、該第２の側壁及び前記トレンチの底面に第２導電型のソース層を形成する工程と、
    前記コントロールゲートと第２の絶縁膜を介して一部重畳し、前記トレンチ内に第１の絶縁膜を介して延在するフローティングゲートを形成する工程と、を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
  8. 前記半導体層がシリコン層であり、前記第１の側壁の面方位が（１００）面であることを特徴とする請求項６又は請求項７のいずれかに記載の不揮発性半導体記憶装置の製造方法。
JP2009294979A 2009-12-25 2009-12-25 不揮発性半導体記憶装置及びその製造方法 Pending JP2011134981A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009294979A JP2011134981A (ja) 2009-12-25 2009-12-25 不揮発性半導体記憶装置及びその製造方法
US12/974,864 US8410537B2 (en) 2009-12-25 2010-12-21 Nonvolatile semiconductor memory device and method of manufacturing the same
CN2010106074640A CN102130135B (zh) 2009-12-25 2010-12-27 非易失性半导体存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294979A JP2011134981A (ja) 2009-12-25 2009-12-25 不揮発性半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011134981A true JP2011134981A (ja) 2011-07-07

Family

ID=44186374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294979A Pending JP2011134981A (ja) 2009-12-25 2009-12-25 不揮発性半導体記憶装置及びその製造方法

Country Status (3)

Country Link
US (1) US8410537B2 (ja)
JP (1) JP2011134981A (ja)
CN (1) CN102130135B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143377A (ja) * 2013-01-25 2014-08-07 Seiko Instruments Inc 半導体不揮発性メモリ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023637A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP2015050336A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
KR102142155B1 (ko) * 2014-03-21 2020-08-10 에스케이하이닉스 주식회사 단일층 플로팅 게이트 비휘발성 메모리 소자 및 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269365A (ja) * 1999-03-17 2000-09-29 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
JP2000269464A (ja) * 1999-03-18 2000-09-29 Infineon Technol North America Corp メモリセル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561647B2 (ja) 1998-12-10 2004-09-02 三洋電機株式会社 １チップマイクロコンピュータ
JP2003078041A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2006012871A (ja) * 2004-06-22 2006-01-12 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US7816728B2 (en) * 2005-04-12 2010-10-19 International Business Machines Corporation Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications
US7514323B2 (en) * 2005-11-28 2009-04-07 International Business Machines Corporation Vertical SOI trench SONOS cell
JP5022681B2 (ja) 2006-11-30 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269365A (ja) * 1999-03-17 2000-09-29 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
JP2000269464A (ja) * 1999-03-18 2000-09-29 Infineon Technol North America Corp メモリセル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143377A (ja) * 2013-01-25 2014-08-07 Seiko Instruments Inc 半導体不揮発性メモリ

Also Published As

Publication number Publication date
US20110156124A1 (en) 2011-06-30
US8410537B2 (en) 2013-04-02
CN102130135B (zh) 2013-08-07
CN102130135A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
US9219134B2 (en) Semiconductor device and method of manufacturing the same
US9508811B2 (en) Semi-floating-gate device and its manufacturing method
US8526242B2 (en) Flash memory and fabrication method and operation method for the same
US9368354B2 (en) Semiconductor device and method of manufacturing the same
JP2006253685A (ja) スプリットゲート不揮発性メモリ装置及びそれの形成方法
JP2002368144A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2008251825A (ja) 半導体記憶装置の製造方法
CN104701316B (zh) 一种双槽形结构的半浮栅器件及其制造方法
JP2004031941A (ja) スペーサを有する不揮発性メモリ装置及びその製造方法
JP2009099672A (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法
JP4845110B2 (ja) スプリットゲート型不揮発性メモリとその製造方法
JPH11330280A (ja) チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法
US7825456B2 (en) Semiconductor memory device with reduced power consumption
JP2011134981A (ja) 不揮発性半導体記憶装置及びその製造方法
US11894447B2 (en) Method for manufacturing a semiconductor device with reduced variation of the impurity concentration near the surface of the semiconductor film
US20070252190A1 (en) Nonvolatile memory device and method for manufacturing the same
JP2008300575A (ja) 半導体記憶装置およびその製造方法
KR102075004B1 (ko) 비휘발성 메모리 장치
JP3253846B2 (ja) 半導体装置およびその製造方法
JP5684966B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN110957325B (zh) 半导体存储器及其制造方法
CN1979894B (zh) 存储单元、存储单元的制造方法与操作方法
CN105990365B (zh) 存储元件及其制造方法
JP2006179736A (ja) 半導体装置の製造方法
JP5066031B2 (ja) ２ビットｕ字型メモリ構造及びその製作方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141003