JP2014143377A - 半導体不揮発性メモリ - Google Patents

半導体不揮発性メモリ Download PDF

Info

Publication number
JP2014143377A
JP2014143377A JP2013012385A JP2013012385A JP2014143377A JP 2014143377 A JP2014143377 A JP 2014143377A JP 2013012385 A JP2013012385 A JP 2013012385A JP 2013012385 A JP2013012385 A JP 2013012385A JP 2014143377 A JP2014143377 A JP 2014143377A
Authority
JP
Japan
Prior art keywords
drain region
tunnel
trench
insulating film
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013012385A
Other languages
English (en)
Inventor
Tomomitsu Risaki
智光 理崎
Hirotane Hirose
嘉胤 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013012385A priority Critical patent/JP2014143377A/ja
Priority to PCT/JP2014/050191 priority patent/WO2014115581A1/ja
Priority to TW103101601A priority patent/TW201448173A/zh
Publication of JP2014143377A publication Critical patent/JP2014143377A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Abstract

【課題】チップサイズシュリンクと安定した書き換え特性とを両立できる半導体不揮発性メモリを提供する。
【解決手段】半導体基板１０の表面に、ソース領域側トンネルドレイン領域１２とドレイン領域側トンネルドレイン領域１１との間で、ドレイン領域側トンネルドレイン領域１１と重なるよう設けられるトレンチ１５と、トレンチ１５の側面及び底面に設けられるセカンドトンネルドレイン領域１６と、トレンチ１５の上に位置して前記トレンチのエッチング用マスクおよびセカンドトンネルドレイン領域１６のイオン注入用マスクとして機能する開口部１４を有し、半導体基板１０の上に設けられるフローティングゲート絶縁膜１３と、トレンチ１５の側面及び底面に、設けられるトンネル絶縁膜１７と、を備える。
【選択図】図３

Description

本発明は、電気的書き換え可能な半導体不揮発性メモリに関する。
従来の半導体不揮発性メモリについて図５を用いて説明する。図５は従来の半導体不揮発性メモリの製造工程別断面図である。ここで、図中左半分は、マスク合わせの基準になるアライメントキーが配置されるアライメントキー領域を示す。図中右半分は、半導体不揮発性メモリが配置されるメモリ領域を示す。
まず、図５の（Ａ）に示すように、半導体基板３１の上に酸化膜３２が形成され、その後、酸化膜３２の上に窒化膜３３が形成される。次に、図５の（Ｂ）に示すように、リソグラフィー法及びエッチング法により、酸化膜３２及び窒化膜３３はパターニングされ、所望の形状となる。次に、図５の（Ｃ）に示すように、パターニングされた窒化膜３３をマスクとして、半導体基板３１を熱酸化し、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜３４が形成される。次に、図５の（Ｄ）に示すように、窒化膜３３が除去される。このとき、アライメントキー領域では、酸化膜３２とＬＯＣＯＳ３４との段差を利用するアライメントキーが形成される。また、メモリ領域では、半導体不揮発性メモリにおけるフローティングゲートの下のアクティブ領域が形成される。なお、酸化膜３２はＬＯＣＯＳ酸化膜３４の形成後に、新たに、形成されることもある。
次に、図５の（Ｅ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのドレイン領域３５が半導体基板３１の表面に形成される。次に、図５の（Ｆ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのトンネル窓３６が酸化膜３２に形成される（例えば、特許文献１参照）。
特開２００５−３４０６５４号公報（図３〜図４）
ドレイン領域３５もしくはトンネル窓３６の面積を小さくすることは、チップサイズのシュリンク（縮小）にとって効果がある。しかし、これらを小さくすると以下の問題が生じる。
初めに、ドレイン領域３５の面積を小さくする場合を考えると、トンネル窓３６からドレイン領域３５のはみ出し量が小さくなる。従来の技術では、ドレイン領域３５及びトンネル窓３６はアライメントキーを用いて形成されるので、ドレイン領域３５とトンネル窓３６との配置関係はアライメントキーを介する間接的な関係となり、トンネル窓３６からドレイン領域３５のはみ出し量が小さいと前述のアライメントずれにより、トンネル窓３６がドレイン領域３５から外れてしまう。トンネル窓３６の一部もしくは全部がドレイン領域３５から外れると、フローティングゲートへの電荷の注入量やフローティングゲートからの電荷の引き抜き量が変わり、半導体不揮発性メモリの書き換え特性が不安定になってしまう。
次に、トンネル窓３６の面積を小さくする場合を考えると、単位時間当たりのフローティングゲートへの電荷の注入量が減少するため、電荷が十分に書き込めず、書込み深さが浅くなる問題が生じる。また単位面積あたりのトンネル窓３６を通過する電荷量が多くなってしまうため、トンネル酸化膜が劣化し易くなり、エンデュランス特性（書き換え特性）とリテンション特性（保持特性）が低下する。
本発明は、上記課題に鑑みてなされ、半導体不揮発性メモリの特性を低下させることなくチップサイズシュリンクが実現できる半導体不揮発性メモリを提供する。
本発明は、上記課題を解決するため、半導体基板の表面に、間隔をおいて設けられるソース領域及びドレイン領域側トンネルドレイン領域と、前記半導体基板の表面に、前記ソース領域と前記ドレイン領域側トンネルドレイン領域との間で、前記ドレイン領域側トンネルドレイン領域と重なるよう設けられるトレンチと、前記トレンチの側面及び底面に設けられるセカンドトンネルドレイン領域と、前記トレンチの上に位置して前記トレンチのエッチング用マスクおよび前記セカンドトンネルドレイン領域のイオン注入用マスクとして機能する開口部を有し、前記半導体基板の上に設けられるフローティングゲート絶縁膜と、前記トレンチの側面及び底面に、設けられるトンネル絶縁膜と、前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられるフローティングゲートと、前記フローティングゲートの上に設けられるコントロールゲート絶縁膜と、前記コントロールゲート絶縁膜の上に設けられるコントロールゲートと、を備えることを特徴とする半導体不揮発性メモリを提供する。
本発明によれば、アライメントずれにより、開口部の一部もしくは全部がドレイン領域側トンネルドレイン領域から外れても、開口部がトレンチエッチング用マスクおよびセカンドトンネルドレイン領域のイオン注入用マスクとして機能するので、トレンチ底面と側面のトンネル窓とセカンドトンネルドレイン領域とのアライメントずれは発生せず（セルフアライン）、トンネル窓はセカンドトンネルドレイン領域から外れない。
つまりチップサイズのシュリンクのために開口部に対するドレイン領域側トンネルドレイン領域の食み出し量が少なく形成されても、トンネル窓はセカンドトンネルドレイン領域から外れることはないため、半導体不揮発性メモリの書き換特性が不安定になることを回避することができる。
更に本発明によれば、トンネル窓は平面ではなくトレンチ底面と側面に存在する。このため、チップサイズのシュリンクのために開口部が小さく形成されても、トンネル窓の面積は小さく形成されることがないので、書込み深さが浅くなる問題を避けられるとともに、エンデュランス特性とリテンション特性の低下を防ぐことが出来る。
したがって、本発明は半導体不揮発性メモリの書き換特性を低下させることなくチップサイズのシュリンクを実現できる。
半導体不揮発性メモリの製造工程別断面図である。 半導体不揮発性メモリの製造工程別断面図である。 半導体不揮発性メモリの製造工程別断面図である。 半導体不揮発性メモリの断面図である。 従来の半導体不揮発性メモリの製造工程別断面図である。
以下、本発明の実施形態について、図面を参照して説明する。図１〜３は、本願の発明を実施した半導体不揮発性メモリの製造工程別断面図である。
まず、図１の（Ａ）に示すように、Ｐ型の半導体基板１０を用意する。続いて、図１の（Ｂ）に示すように、フォトリソグラフィ法及びイオン注入により、半導体基板１０の表面に、半導体不揮発性メモリのチャネル領域を挟む位置に、ドレイン領域側トンネルドレイン領域１１及びソース領域側トンネルドレイン領域１２を形成する。そして、図１の（Ｃ）に示すように、熱酸化あるいはＣＶＤ（Chemical Vapor Deposition）法により、半導体基板１０の表面にフローティングゲート絶縁膜１３を成膜する。
次に、図２の（Ｄ）に示すように、フォトリソグラフィ法及びエッチングにより、フローティングゲート絶縁膜１３の一部を除去し、開口部１４をフローティングゲート絶縁膜１３に形成する。この時、ドレイン領域側トンネルドレイン領域１１と半導体基板１０との境目が、開口部１４において露出している。こうしておいて、図２の（Ｅ）に示すように、エッチングにより、トレンチ１５を開口部１４の下の半導体基板１０の表面に形成する。この後、図２の（Ｆ）に示すように、開口部１４をマスクとするイオン注入により、セカンドトンネルドレイン領域１６をトレンチ１５の側面及び底面に形成する。この時、セカンドトンネルドレイン領域１６とドレイン領域側トンネルドレイン領域１１とは、一部が重なっており、分離されてはいない。そして、図３の（Ｇ）に示すように、熱酸化あるいはＣＶＤ法により、トンネル絶縁膜１７をトレンチ１５の側面及び底面に成膜する。
さらに、図３の（Ｈ）に示すように、トンネル絶縁膜１７およびフローティングゲート絶縁膜１３を覆うフローティングゲート１８を設け、続いてフローティングゲート１８の周囲にコントロールゲート絶縁膜１９を設け、さらにコントロールゲート絶縁膜１９を介してフローティングゲート１８の上に重なるコントロールゲート２０を順次設ける。ここで、トレンチ１５において、セカンドトンネルドレイン領域１６とフローティングゲート１８により挟まれたトンネル絶縁膜１７の領域がトンネル窓となる。このトンネル窓はトレンチ１５の底面だけでなくて側面にも存在するので、その分、トンネル電流が流れる領域が広くなる。よって、トレンチ１５に対する開口部１４が小さくても、トンネル電流が流れる領域が十分確保されるので、半導体不揮発性メモリの面積を小さくすることができる。その後、図３の（Ｉ）に示すように、コントロールゲート２０をマスクとするイオン注入により、コントロールゲート２０のチャネル領域を挟む両側にドレイン領域２１及びソース領域２２を半導体基板１０の表面に形成する。
次に、半導体不揮発性メモリの構造について、同じく図３の（Ｉ）を用いて説明すると次のようになる。即ち、ソース領域２２及びドレイン領域２１は、半導体基板１０の表面に、間隔をおいて配置され、ソース領域側トンネルドレイン領域１２及びドレイン領域側トンネルドレイン領域１１は、半導体基板１０の表面に、間隔をおいて配置される。ソース領域側トンネルドレイン領域１２及びドレイン領域側トンネルドレイン領域１１は、それぞれソース領域２２及びドレイン領域２１のチャネル領域側に接している。ソース領域側トンネルドレイン領域１２及びソース領域２２の両方が、半導体不揮発性メモリのソース領域となっている。トレンチ１５は、半導体基板１０の表面に、ソース領域側トンネルドレイン領域１２とドレイン領域側トンネルドレイン領域１１との間で、ドレイン領域側トンネルドレイン領域１１と重なるよう設けられている。セカンドトンネルドレイン領域１６は、トレンチ１５の側面及び底面に設けられる。フローティングゲート絶縁膜１３は、トレンチ１５の上に位置してトレンチ１５のエッチング用マスクおよびセカンドトンネルドレイン領域１６のイオン注入用マスクとして機能する開口部１４を有し、半導体基板１０の上に設けられる。トンネル絶縁膜１７は、トレンチ１５の側面及び底面に設けられている。フローティングゲート１８は、フローティングゲート絶縁膜１３及びトンネル絶縁膜１７の上に設けられている。コントロールゲート絶縁膜１９は、フローティングゲート１８の上に設けられている。そして、コントロールゲート２０は、コントロールゲート絶縁膜１９の上に設けられている。
ここで、コントロールゲート２０の電圧とドレイン領域２２の電圧との電圧差が、例えば、約１５ボルトになるように制御する。すると、コントロールゲート２０と容量結合するフローティングゲート１８とセカンドトンネルドレイン領域１６との間で、トンネル電流が流れる。このトンネル電流により、トンネル窓のトンネル絶縁膜１７を介し、電荷がフローティングゲート１８へ注入される書き込み、および電荷が、フローティングゲート１８から引き抜かれる消去を行うことになる。こうしてフローティングゲート１８の電荷量が変化すると、フローティングゲート１８は半導体不揮発性メモリのチャネル領域の上に存在し、その電位を決定するので、見かけ上チャネル領域のコンダクタンスが変化し、半導体不揮発性メモリの閾値電圧が変化することになる。
フローティングゲート１８は、その周囲から電気的に絶縁されているので、その内部に電荷を長時間に渡って蓄えることができる。つまり、半導体不揮発性メモリの閾値電圧は、長時間に渡って維持される。従って、半導体不揮発性メモリは、閾値電圧（の大小）を情報として不揮発性の記憶が可能となる。
なお、上記の説明では、開口部１４の一部が、平面上、ドレイン領域側トンネルドレイン領域１１と重なっていた。しかし、図４に示すように、開口部１４の全部が、平面上、ドレイン領域側トンネルドレイン領域１１ａと重なっていても良い。
また、半導体ウエハの表面の結晶方位を、半導体ウエハのオリフラの断面の結晶方位と等しくとることが可能であり、例えば、結晶方位を｛１００｝とする。そして、半導体ウエハ面から見てトレンチ１５はオリフラと平行または垂直に形成されるとすれば、トレンチ１５の底面と側面の結晶方位は全て｛１００｝となる。すると、トレンチ１５の底面に設けられるトンネル絶縁膜１７と側面に設けられるトンネル絶縁膜１７の膜厚が等しく成膜される。
また、上記の記載において、ドレイン領域側トンネルドレイン領域１１は、トンネル電流に寄与することにより、このような呼称とした。一方、ソース領域側トンネルドレイン領域１２は、トンネル電流に寄与するものではないが、ドレイン領域側トンネルドレイン領域１１と同じイオン注入用マスクを用いて形成されることにより、このような呼称とした。なお、本発明は、ドレイン領域側トンネルドレイン領域１１とソース領域側トンネルドレイン領域１２とが同じイオン注入用マスクを用いて形成されることに、限定されるものではない。
また、ソース領域側トンネルドレイン領域１２及びソース領域２２の両方が半導体不揮発性メモリのソース領域となっているが、いずれか一方を適宜削除することが可能である。
１０ 半導体基板
１１ ドレイン領域側トンネルドレイン領域
１２ ソース領域側トンネルドレイン領域
１３ フローティングゲート絶縁膜
１４ 開口部
１５ トレンチ
１６ セカンドトンネルドレイン領域
１７ トンネル絶縁膜
１８ フローティングゲート
１９ コントロールゲート絶縁膜
２０ コントロールゲート
２１ ドレイン領域
２２ ソース領域

Claims (4)

  1. 半導体基板と、
    前記半導体基板の表面に、間隔をおいて設けられたソース領域及びドレイン領域側トンネルドレイン領域と、
    前記ソース領域と前記ドレイン領域側トンネルドレイン領域との間で、前記半導体基板の表面から内部に向けて、前記ドレイン領域側トンネルドレイン領域と重なるよう設けられたトレンチと、
    前記トレンチの側面及び底面に設けられたセカンドトンネルドレイン領域と、
    前記トレンチの上に位置して前記トレンチのエッチング用マスクおよび前記セカンドトンネルドレイン領域のイオン注入用マスクとして機能する開口部を有する、前記半導体基板の上に設けられたフローティングゲート絶縁膜と、
    前記トレンチの側面及び底面に設けられたトンネル絶縁膜と、
    前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられたフローティングゲートと、
    前記フローティングゲートの上に設けられたコントロールゲート絶縁膜と、
    前記コントロールゲート絶縁膜の上に設けられたコントロールゲートと、
    を備えることを特徴とする半導体不揮発性メモリ。
  2. 前記トレンチは、底面と側面との結晶方位が等しくなるよう配置されていることを特徴とする請求項１記載の半導体不揮発性メモリ。
  3. 前記開口部の一部が、平面上、前記ドレイン領域側トンネルドレイン領域と重なっていることを特徴とする請求項１または２記載の半導体不揮発性メモリ。
  4. 前記開口部の全部が、平面上、前記ドレイン領域側トンネルドレイン領域と重なっていることを特徴とする請求項１または２記載の半導体不揮発性メモリ。
JP2013012385A 2013-01-25 2013-01-25 半導体不揮発性メモリ Pending JP2014143377A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013012385A JP2014143377A (ja) 2013-01-25 2013-01-25 半導体不揮発性メモリ
PCT/JP2014/050191 WO2014115581A1 (ja) 2013-01-25 2014-01-09 半導体不揮発性メモリ
TW103101601A TW201448173A (zh) 2013-01-25 2014-01-16 半導體非揮發性記憶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013012385A JP2014143377A (ja) 2013-01-25 2013-01-25 半導体不揮発性メモリ

Publications (1)

Publication Number Publication Date
JP2014143377A true JP2014143377A (ja) 2014-08-07

Family

ID=51227373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013012385A Pending JP2014143377A (ja) 2013-01-25 2013-01-25 半導体不揮発性メモリ

Country Status (3)

Country Link
JP (1) JP2014143377A (ja)
TW (1) TW201448173A (ja)
WO (1) WO2014115581A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021089929A (ja) * 2019-12-03 2021-06-10 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256310B1 (en) 2017-12-04 2019-04-09 Vanguard International Semiconductor Corporation Split-gate flash memory cell having a floating gate situated in a concave trench in a semiconductor substrate
TWI662690B (zh) * 2018-01-16 2019-06-11 世界先進積體電路股份有限公司 分離式閘極快閃記憶體元件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358876A (ja) * 1986-08-29 1988-03-14 Oki Electric Ind Co Ltd 不揮発性半導体装置
JPH04271177A (ja) * 1991-01-23 1992-09-28 Matsushita Electron Corp 不揮発性半導体記憶装置の製造方法
JPH09129760A (ja) * 1995-11-06 1997-05-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2000077632A (ja) * 1998-09-01 2000-03-14 Nec Corp フラッシュメモリ、その書き込み・消去方法、およびその製造方法
JP2005129942A (ja) * 2003-10-22 2005-05-19 Hynix Semiconductor Inc 不揮発性メモリ素子の製造方法
JP2011134981A (ja) * 2009-12-25 2011-07-07 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0204498A3 (en) * 1985-05-29 1988-09-21 Advanced Micro Devices, Inc. Improved eeprom cell and method of fabrication
JP2764507B2 (ja) * 1992-10-08 1998-06-11 日本無線株式会社 電力用電界効果型トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358876A (ja) * 1986-08-29 1988-03-14 Oki Electric Ind Co Ltd 不揮発性半導体装置
JPH04271177A (ja) * 1991-01-23 1992-09-28 Matsushita Electron Corp 不揮発性半導体記憶装置の製造方法
JPH09129760A (ja) * 1995-11-06 1997-05-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2000077632A (ja) * 1998-09-01 2000-03-14 Nec Corp フラッシュメモリ、その書き込み・消去方法、およびその製造方法
JP2005129942A (ja) * 2003-10-22 2005-05-19 Hynix Semiconductor Inc 不揮発性メモリ素子の製造方法
JP2011134981A (ja) * 2009-12-25 2011-07-07 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021089929A (ja) * 2019-12-03 2021-06-10 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
TW201448173A (zh) 2014-12-16
WO2014115581A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
US8106444B2 (en) Semiconductor device
KR101004213B1 (ko) 반도체 장치
JP5086558B2 (ja) 半導体装置およびその製造方法
US9368354B2 (en) Semiconductor device and method of manufacturing the same
JP5192636B2 (ja) スプリットゲート型フラッシュメモリ素子の製造方法
JP2006005357A (ja) スプリットゲート型フラッシュメモリ素子及びその製造方法
JP2012186438A (ja) 不揮発性メモリ及びその製造方法
JP2018056422A (ja) 半導体装置
US7618864B2 (en) Nonvolatile memory device and methods of forming the same
US10777688B2 (en) Semiconductor device and method of manufacturing the same
WO2014115581A1 (ja) 半導体不揮発性メモリ
JP2008166442A (ja) 半導体装置およびその製造方法
JP2006295191A (ja) 不揮発性メモリ装置及び製造方法
JP2001257276A (ja) 不揮発性メモリ
KR100812080B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP6275920B2 (ja) 半導体装置およびその製造方法
KR20230029954A (ko) 워드 라인 게이트 위에 소거 게이트가 배치된 분리형 게이트 비휘발성 메모리 셀, 및 이의 제조 방법
US9882033B2 (en) Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench
JP2006237244A (ja) 半導体記憶装置及びその製造方法
JP4392399B2 (ja) 半導体不揮発性メモリの製造方法
WO2014109175A1 (ja) 半導体不揮発性メモリおよびその製造方法
JP2015015384A (ja) 半導体装置およびその製造方法
JP5289422B2 (ja) 半導体記憶装置およびその制御方法
JP2014146834A (ja) 半導体装置
KR20020068902A (ko) 비휘발성 메모리 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161101