JP2005129942A - 不揮発性メモリ素子の製造方法 - Google Patents
不揮発性メモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2005129942A JP2005129942A JP2004305876A JP2004305876A JP2005129942A JP 2005129942 A JP2005129942 A JP 2005129942A JP 2004305876 A JP2004305876 A JP 2004305876A JP 2004305876 A JP2004305876 A JP 2004305876A JP 2005129942 A JP2005129942 A JP 2005129942A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- cell region
- trench
- floating gate
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】コントロールゲートの高さに影響を及ぼさない不揮発性メモリ素子の製造方法を提供する。
【解決手段】周辺回路領域のシリコン基板１００に第一深さの第一トレンチを形成し、埋め込み酸化膜１３０で平坦化する工程と、セル領域のシリコン基板に第二深さの第二トレンチを形成する工程と、セル領域にチャネルイオン注入し、第二トレンチ内部にトンネル酸化膜１４０を形成し、フローティングゲート物質を蒸着する工程と、フローティングゲート物質をエッチングしフローティングゲート１５０’を形成する工程と、セル領域にソース／ドレイン１６０接合を形成する工程と、周辺回路領域及びセル領域にウェルを形成し誘電体膜１７０を蒸着する工程と、セル領域のチャネル部位だけ誘電体膜を残してゲート物質を蒸着する工程と、ゲート物質をエッチングし周辺回路領域にゲートを形成し、セル領域にコントロールゲート１８０’形成する工程とを含む。
【選択図】図９
【解決手段】周辺回路領域のシリコン基板１００に第一深さの第一トレンチを形成し、埋め込み酸化膜１３０で平坦化する工程と、セル領域のシリコン基板に第二深さの第二トレンチを形成する工程と、セル領域にチャネルイオン注入し、第二トレンチ内部にトンネル酸化膜１４０を形成し、フローティングゲート物質を蒸着する工程と、フローティングゲート物質をエッチングしフローティングゲート１５０’を形成する工程と、セル領域にソース／ドレイン１６０接合を形成する工程と、周辺回路領域及びセル領域にウェルを形成し誘電体膜１７０を蒸着する工程と、セル領域のチャネル部位だけ誘電体膜を残してゲート物質を蒸着する工程と、ゲート物質をエッチングし周辺回路領域にゲートを形成し、セル領域にコントロールゲート１８０’形成する工程とを含む。
【選択図】図９
Description
本発明は、不揮発性メモリ素子の製造方法に関するものである。より詳細には、セル領域にトレンチを形成し、トレンチの内部にフローティングゲートを凹状に形成した後、誘電体膜がフローティングゲートを全面的に被覆するようになし、コントロールゲートの高さに影響を及ぼさないようにした、不揮発性メモリ素子の製造方法に関するものである。
不揮発性メモリ素子（ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）は、電源の供給が中断しても記録状態を維持できるメモリ素子である。このようなフラッシュメモリ素子には、電気的な書き込みと紫外線照射による消去ができるＥＰＲＯＭと、電気的な書き込み及び消去が可能なＥＥＰＲＯＭがある。このうちＥＥＰＲＯＭには、チップのサイズが小さく、書き込み及び消去特性に優れたフラッシュメモリ等がある。
フラッシュメモリ素子の構造を見てみると、一般的なＭＯＳトランジスタ構造に電荷を蓄積できるフローティングゲートを含んでいる。すなわち、フラッシュメモリ素子においては、半導体基板上にトンネル酸化膜と称する薄いゲート酸化膜を介してフローティングゲートが形成されており、フローティングゲートの上部にはゲート層間誘電膜を介してコントロールゲート電極が形成されている。したがって、フローティングゲートはトンネル酸化膜及びゲート層間誘電膜を介して半導体基板及びコントロールゲート電極と電気的に絶縁されている。
前述したフラッシュメモリ素子におけるデータの書き込み方法にはＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングを利用する方法と熱電子注入を利用する方法がある。この中で、ＦＮトンネリングを利用する方法は、フラッシュメモリのコントロールゲート電極に高電圧を印加することによってトンネル酸化膜に高電界が印加され、高電界により半導体基板の電子がトンネル酸化膜を通過してフローティングゲートに注入されることによって、データが書き込まれる方式である。また、熱電子注入方法は、フラッシュメモリのコントロールゲート電極とドレイン領域に高電圧を印加してドレイン領域付近から発生した熱電子をトンネル酸化膜を通じてフローティングゲートに注入することによって、データが書き込まれる方式である。
したがって、ＦＮトンネリング及び熱電子注入方法は、両者共にトンネル酸化膜に高電界を印加しなければならない。この時、トンネル酸化膜に高電界を印加するためには、高いカップリング比（Ｃｏｕｐｌｉｎｇ Ｒａｔｉｏ；ＣR）が必要となる。ところが、ソースとドレイン領域の寄生キャパシタンスが非常に小さいので無視できると仮定すれば、カップリング比（ＣR）は、ＣONOとＣTUNだけに依存するようになり、このようなカップリング比（ＣR）は次の数式1で表される。
ここで、ＣONOはコントロールゲート電極とフローティングゲートとの間の静電容量を表し、ＣTUNはフローティングゲートと半導体基板間に介在するトンネル酸化膜に起因する静電容量を表す。
したがって、カップリング比（ＣR）を増加させるためには、コントロールゲート電極と重なるフローティングゲートの表面積を増加させて、コントロールゲート電極とフローティングゲート間の静電容量、すなわち、ＣONOを増加させなければならない。しかし、フローティングゲートの表面積を増加させる場合に、フラッシュメモリ素子の集積度を増加させることが難しい。しかも、最近半導体素子の高集積化、微細化によって、キャパシタを形成する面積をより一層減少させなければならない。したがって、フローティングゲートの面積を増加させることによって、静電容量を増加させるのが難しい現状である。
特に、ＥＥＰＲＯＭセルを内蔵したＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）製品においては、フローティングゲートの高さを高くすればするほどコントロールゲートが高くなって、周辺回路のロジックゲートとコントロールゲートを同時にパターニングするのが難しい問題が発生する。また、ＥＥＰＲＯＭセル内のビットラインコンタクトとコントロールゲートとの距離が狭くなることによって起こりえる、電気的な短絡を考えると一定以上の間隔を必要とするようになり、セルのサイズが大きくなる問題が発生する。
このような問題点を解決するために本発明は、セル領域にトレンチを形成し、トレンチの内部にフローティングゲートを凹状に形成した後、誘電体膜がフローティングゲートを全面的に被覆することによってカップリング比を増加させ、静電容量を確保することができるだけでなく、コントロールゲートの高さに影響を及ぼさないようにした不揮発性メモリ素子の製造方法を提供することにその目的がある。
前述した目的を達成するための本発明の不揮発性メモリ素子の製造方法は、周辺回路領域のシリコン基板に第一の深さの第一トレンチを形成した後、埋め込み酸化膜で埋め込んで平坦化する工程と、セル領域のシリコン基板に第二の深さの第二トレンチを形成する工程と、前記セル領域にチャネルイオン注入を施し、前記第二トレンチの内部にトンネル酸化膜を形成して、フローティングゲート物質を蒸着する工程と、前記フローティングゲート物質をエッチングしてフローティングゲートを形成する工程と、前記セル領域にソース／ドレイン接合を形成する工程と、前記周辺回路領域及び前記セル領域にウェルを形成して誘電体膜を蒸着する工程と、前記セル領域のチャネル部位のみに誘電体膜を残してゲート物質を蒸着する工程と、前記ゲート物質をエッチングして周辺回路領域にゲートを形成し、セル領域にコントロールゲートを形成する工程と、を含むことを特徴とする。
ここで、前記第二トレンチの幅は、フローティングゲート物質の蒸着厚の略１／２の厚さに形成することが好ましい。
また、前記フローティングゲートは、非ドープポリシリコンまたは非晶質シリコンで形成することが好ましい。
さらに、前記フローティングゲートは、前記第二トレンチの内部に凹状に形成することが好ましい。
さらに、前記埋め込み酸化膜は、ＨＤＰ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化膜またはＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅｇｌａｓｓ）膜であることが好ましい。
またさらに、前記誘電体膜は、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）誘電体膜またはＡｌ2Ｏ3またはＨｆＯ2のいずれか１の高誘電体膜であることが好ましい。
またさらに、前記誘電体膜は、セル領域のコントロールゲートより略０．０１〜略０．１μｍオーバーラップになるようにすることが好ましい。
またさらに、前記ゲート物質は、ポリシリコン、非晶質シリコンまたはタングステンシリサイドの中から選択されたいずれか１で形成することが好ましい。
またさらに、前記セル領域のソース／ドレインは、前記第二の深さのトレンチと同じ深さに形成することが好ましい。
本発明の不揮発性メモリ素子の製造方法によれば、セル領域にトレンチを形成し、トレンチの内部にフローティングゲートを凹状に形成した後、誘電体膜がフローティングゲートを全面的に被覆することによって、カップリング比を増加させて静電容量を確保することができるだけでなく、コントロールゲートの高さを低くすることによって、ビットラインコンタクトとの間隔を減少させて、セルのサイズを減少させることができる。
以下、添付図面を参照して本発明の好ましい実施形態について説明する。また、この実施形態は本発明の権利範囲を限定するものではなく、例示として提示したものにすぎない。
図１ないし 図９は本発明に係る実施形態の不揮発性メモリ素子の製造工程を順次に示す断面図である。
まず、図１に示すように、周辺回路領域Ａ及びセル領域Ｂに分けシリコン基板１００上にシリコン酸化膜１１０及びシリコン窒化膜１２０を順次に蒸着した後、写真及びエッチング工程を進行して周辺回路領域Ａのシリコン基板１００に第一の深さを有する第一トレンチ（不図示）を形成する。そして、第一トレンチが埋め込まれるようにＨＤＰ酸化膜またはＵＳＧ膜等の埋め込み酸化膜１３０を蒸着して化学機械研磨工程で平坦化する。
次に、図２に示すように、セル領域Ｂに第二深さを有する第二トレンチを形成した後、写真工程なしにシリコン窒化膜１２０をバリアとして用いてスレッショルド電圧調節用チャネルイオン注入を施す。この時、第二トレンチの幅は後続のフローティングゲート物質の蒸着厚の１／２以上になるように形成することが好ましい。
続いて、図３に示すように、セル領域Ｂにトンネル酸化膜１４０を形成して非ドープポリシリコンまたは非晶質シリコン１５０を蒸着した後、図４に示すように、エッチバック工程でセル領域だけにフローティングゲート１５０'が形成されるようにする。
フローティングゲート１５０'の形成後、図５に示すように、シリコン窒化膜１２０を除去した後、図６に示すように、セル領域Ｂにソース／ドレイン１６０のイオン注入工程を進行させる。この時、セル領域Ｂのソース／ドレイン１６０は第二の深さのトレンチと同じ深さに形成することが好ましい。
次に、図示していないが、周辺回路領域及びセル領域に動作に必要なツインウェル及びトリプルウェルを形成して、図７に示すように、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）誘電体膜とＡｌ2Ｏ3またはＨｆＯ2のような高誘電体膜で誘電体膜１７０を蒸着する。その後、図８に示すように、セル領域Ｂのチャネル部位だけに誘電体膜１７０が余るようにする。
以後、ゲート電極として用いたゲート物質を蒸着し、写真及びエッチング工程を進行して図９に示すように、周辺回路領域Ａにはゲート１８０を、セル領域にはコントロールゲート１８０'をそれぞれ形成する。この時、ゲート物質はポリシリコン、非晶質シリコンまたはタングステンシリサイド等で形成する。
本発明に係る実施形態の不揮発性メモリ素子の製造方法によれば、セル領域にトレンチを形成し、トレンチの内部に凹状にフローティングゲートを形成した後、誘電体膜がフローティングゲートを全面的に被覆することによって、カップリング比を増加させることができる。また、トレンチの内部にフローティングゲートを形成することによって、周辺回路領域のゲート電極とセル領域のコントロールゲートをパターニングする工程におけるＤＯＦ（ｄｅｐｔｈ ｏｆ ｆｏｃｕｓ）のマージンを増加させることができる。
以上のように、本発明はトレンチの内部にフローティングゲートを凹状に形成することによって、カップリング比を増加させ、静電容量を増加させることができる利点がある。
また、トレンチ下部にフローティングゲートを形成することによって、周辺回路領域のゲート電極とセル領域のコントロールゲートとのパターニング時、ＤＯＦのマージンを増加させることができ、コントロールゲートの高さを低くすることによって、ビットラインコンタクトとの間隔を減少させて、セルのサイズを減少することができるので、集積度の向上が可能になる。
１００ シリコン基板、１１０ シリコン酸化膜、１２０ シリコン窒化膜、１３０ 埋め込み酸化膜、１４０ トンネル酸化膜、１５０' フローティングゲート、１６０ ソース／ドレイン、１７０ 誘電体膜、１８０' コントロールゲート。
Claims (9)
- 周辺回路領域のシリコン基板に第一の深さの第一トレンチを形成した後、埋め込み酸化膜で埋め込んで平坦化する工程と、
セル領域のシリコン基板に第二の深さの第二トレンチを形成する工程と、
前記セル領域にチャネルイオン注入を施し、前記第二トレンチの内部にトンネル酸化膜を形成して、フローティングゲート物質を蒸着する工程と、
前記フローティングゲート物質をエッチングしてフローティングゲートを形成する工程と、
前記セル領域にソース／ドレイン接合を形成する工程と、
前記周辺回路領域及び前記セル領域にウェルを形成して誘電体膜を蒸着する工程と、
前記セル領域のチャネル部位のみに誘電体膜を残してゲート物質を蒸着する工程と、
前記ゲート物質をエッチングして周辺回路領域にゲートを形成し、セル領域にコントロールゲートを形成する工程と、を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記第二トレンチの幅は、フローティングゲート物質の蒸着厚の略１／２の厚さに形成することを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記フローティングゲートは、非ドープポリシリコンまたは非晶質シリコンで形成することを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記フローティングゲートは、前記第二トレンチの内部に凹状に形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記埋め込み酸化膜は、ＨＤＰ酸化膜またはＵＳＧ膜であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記誘電体膜は、ＯＮＯ誘電体膜またはＡｌ2Ｏ3またはＨｆＯ2の中のいずれか１の高誘電体膜であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記誘電体膜は、セル領域のコントロールゲートより略０．０１〜略０．１μｍオーバーラップするようにすることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記ゲート物質は、ポリシリコン、非晶質シリコンまたはタングステンシリサイドの中から選択されたいずれか１で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記セル領域のソース／ドレインは、前記第二の深さのトレンチと同じ深さに形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030073987A KR100642901B1 (ko) | 2003-10-22 | 2003-10-22 | 비휘발성 메모리 소자의 제조 방법 |
| KR2003-073987 | 2003-10-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005129942A true JP2005129942A (ja) | 2005-05-19 |
| JP4955203B2 JP4955203B2 (ja) | 2012-06-20 |
Family
ID=34511016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004305876A Active JP4955203B2 (ja) | 2003-10-22 | 2004-10-20 | 不揮発性メモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050090059A1 (ja) |
| JP (1) | JP4955203B2 (ja) |
| KR (1) | KR100642901B1 (ja) |
| CN (1) | CN1333458C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253266A (ja) * | 2008-04-10 | 2009-10-29 | Nanya Technology Corp | ２ビットｕ字型メモリ構造及びその製作方法 |
| US7635891B2 (en) | 2006-11-30 | 2009-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2014143377A (ja) * | 2013-01-25 | 2014-08-07 | Seiko Instruments Inc | 半導体不揮発性メモリ |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635199B1 (ko) | 2005-05-12 | 2006-10-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| US7342272B2 (en) | 2005-08-31 | 2008-03-11 | Micron Technology, Inc. | Flash memory with recessed floating gate |
| KR100726359B1 (ko) * | 2005-11-01 | 2007-06-11 | 삼성전자주식회사 | 리세스된 채널을 구비하는 비휘발성 메모리 장치의 형성방법 및 그에 의해 형성된 장치 |
| US7531409B2 (en) | 2005-11-01 | 2009-05-12 | Samsung Electronics Co., Ltd. | Fabrication method and structure for providing a recessed channel in a nonvolatile memory device |
| KR100731076B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법 |
| KR100812237B1 (ko) * | 2006-08-25 | 2008-03-10 | 삼성전자주식회사 | 임베디드 플래시 메모리 장치의 제조 방법 |
| KR101030297B1 (ko) * | 2008-07-30 | 2011-04-20 | 주식회사 동부하이텍 | 반도체 메모리 소자 및 그 제조 방법 |
| CN102201411B (zh) * | 2010-03-25 | 2013-04-03 | 上海丽恒光微电子科技有限公司 | 叠栅非易失性快闪存储单元、存储器件及其制造方法 |
| CN101866931A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| KR101802371B1 (ko) * | 2011-05-12 | 2017-11-29 | 에스케이하이닉스 주식회사 | 반도체 셀 및 그 형성 방법 |
| CN102881693B (zh) * | 2012-10-25 | 2017-05-24 | 上海华虹宏力半导体制造有限公司 | 存储器件及其制作方法 |
| CN105576016B (zh) * | 2014-10-09 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构、其制作方法及闪存器件 |
| CN114864590A (zh) * | 2015-08-24 | 2022-08-05 | 蓝枪半导体有限责任公司 | 存储器元件及其制造方法 |
| CN106783865B (zh) * | 2016-11-28 | 2019-02-15 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
| US10879251B2 (en) * | 2017-04-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and manufacturing method thereof |
| CN112928064A (zh) * | 2021-01-27 | 2021-06-08 | 中国科学院微电子研究所 | 位线两侧气隙及半导体结构的制造方法 |
| CN113939906A (zh) * | 2021-08-31 | 2022-01-14 | 长江存储科技有限责任公司 | 半导体结构、制作方法及三维存储器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931064A (ja) * | 1982-08-13 | 1984-02-18 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
| JPH0344971A (ja) * | 1989-07-13 | 1991-02-26 | Ricoh Co Ltd | 不揮発性メモリ及びその製造方法 |
| JPH03257873A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH05267679A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000031307A (ja) * | 1998-06-26 | 2000-01-28 | Em Microelectronic Marin Sa | 不揮発性半導体メモリ・デバイス |
| JP2001068652A (ja) * | 1999-08-30 | 2001-03-16 | Toshiba Corp | 半導体装置及び不揮発性半導体記憶装置の製造方法 |
| JP2002505524A (ja) * | 1998-02-27 | 2002-02-19 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 電気的にプログラミング可能なメモリセル装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136528B1 (ko) * | 1994-07-30 | 1998-09-15 | 문정환 | 불휘발성 반도체 메모리장치의 제조방법 |
| US5680345A (en) * | 1995-06-06 | 1997-10-21 | Advanced Micro Devices, Inc. | Nonvolatile memory cell with vertical gate overlap and zero birds beaks |
| KR0183877B1 (ko) * | 1996-06-07 | 1999-03-20 | 김광호 | 불휘발성 메모리 장치 및 그 제조방법 |
| US5677216A (en) * | 1997-01-07 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method of manufacturing a floating gate with high gate coupling ratio |
| JP3586072B2 (ja) * | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5915177A (en) * | 1997-08-18 | 1999-06-22 | Vanguard International Semiconductor Corporation | EPROM manufacturing process having a floating gate with a large surface area |
| TW469650B (en) * | 1998-03-20 | 2001-12-21 | Seiko Epson Corp | Nonvolatile semiconductor memory device and its manufacturing method |
| JP2001007225A (ja) * | 1999-06-17 | 2001-01-12 | Nec Yamagata Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2001144193A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 不揮発性半導体メモリ及びその製造方法 |
| US6835987B2 (en) * | 2001-01-31 | 2004-12-28 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures |
-
2003
- 2003-10-22 KR KR1020030073987A patent/KR100642901B1/ko active IP Right Grant
-
2004
- 2004-10-19 US US10/968,200 patent/US20050090059A1/en not_active Abandoned
- 2004-10-20 JP JP2004305876A patent/JP4955203B2/ja active Active
- 2004-10-22 CN CNB2004100981329A patent/CN1333458C/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931064A (ja) * | 1982-08-13 | 1984-02-18 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
| JPH0344971A (ja) * | 1989-07-13 | 1991-02-26 | Ricoh Co Ltd | 不揮発性メモリ及びその製造方法 |
| JPH03257873A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH05267679A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002505524A (ja) * | 1998-02-27 | 2002-02-19 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 電気的にプログラミング可能なメモリセル装置およびその製造方法 |
| JP2000031307A (ja) * | 1998-06-26 | 2000-01-28 | Em Microelectronic Marin Sa | 不揮発性半導体メモリ・デバイス |
| JP2001068652A (ja) * | 1999-08-30 | 2001-03-16 | Toshiba Corp | 半導体装置及び不揮発性半導体記憶装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7635891B2 (en) | 2006-11-30 | 2009-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2009253266A (ja) * | 2008-04-10 | 2009-10-29 | Nanya Technology Corp | ２ビットｕ字型メモリ構造及びその製作方法 |
| JP2014143377A (ja) * | 2013-01-25 | 2014-08-07 | Seiko Instruments Inc | 半導体不揮発性メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050038752A (ko) | 2005-04-29 |
| KR100642901B1 (ko) | 2006-11-03 |
| US20050090059A1 (en) | 2005-04-28 |
| JP4955203B2 (ja) | 2012-06-20 |
| CN1610100A (zh) | 2005-04-27 |
| CN1333458C (zh) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4955203B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| US9831259B2 (en) | Semiconductor device | |
| JP3983094B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US9349743B2 (en) | Method of manufacturing semiconductor device | |
| TWI606583B (zh) | Non-volatile memory device method | |
| JP4482704B2 (ja) | Ｓｏｎｏｓフラッシュメモリにおける倍密度コアゲート | |
| US7192830B2 (en) | Method for fabricating a memory cell | |
| US7078295B2 (en) | Self-aligned split-gate nonvolatile memory structure and a method of making the same | |
| JP2010183022A (ja) | 半導体装置およびその製造方法 | |
| JP2008227535A (ja) | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 | |
| JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US20050176203A1 (en) | [method of fabricating non-volatile memory cell ] | |
| JP2005322928A (ja) | 不揮発性メモリ装置及びその製造方法 | |
| CN109994542B (zh) | 半导体器件及其制造方法 | |
| JP6640632B2 (ja) | 半導体装置の製造方法 | |
| US20170154893A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2018195718A (ja) | 半導体装置およびその製造方法 | |
| JP2005536039A (ja) | Ｎｒｏｍメモリセルアレイの製造方法 | |
| US20080042191A1 (en) | Non-volatile memory device and method of fabricating the same | |
| KR100593599B1 (ko) | 반도체 소자의 제조 방법 | |
| JP6787798B2 (ja) | 半導体装置の製造方法 | |
| US20050253184A1 (en) | Nonvolatile memory, nonvolatile memory array and manufacturing method thereof | |
| US20070069275A1 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
| US8093645B2 (en) | Non-volatile semiconductor memory device | |
| KR100559523B1 (ko) | 플래시 메모리 소자의 셀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111004 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4955203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |