TW201448173A - 半導體非揮發性記憶體 - Google Patents
半導體非揮發性記憶體 Download PDFInfo
- Publication number
- TW201448173A TW201448173A TW103101601A TW103101601A TW201448173A TW 201448173 A TW201448173 A TW 201448173A TW 103101601 A TW103101601 A TW 103101601A TW 103101601 A TW103101601 A TW 103101601A TW 201448173 A TW201448173 A TW 201448173A
- Authority
- TW
- Taiwan
- Prior art keywords
- drain region
- tunnel
- trench
- insulating film
- floating gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
[課題]提供可以使晶片尺寸收縮和穩定的重寫特性並存的半導體非揮發性記憶體。[解決手段]具備:在半導體基板(10)之表面，於源極區域側隧道汲極區域(12)和汲極區域側隧道汲極區域(11)之間，被設置成與汲極區域側隧道汲極區域(11)重疊之溝槽(15)；被設置在溝槽(15)之側面及底面之第二隧道汲極區域(16)；位於溝槽(15)之上方而當作上述溝槽之蝕刻用遮罩及第二隧道汲極區域(16)之離子注入用遮罩而發揮功能之開口部(14)，被設置在半導體基板(10)之上方的浮動閘極絕緣膜(13)；和被設置在溝槽(15)之側面及底面的隧道絕緣膜(17)。
Description
本發明係關於可電性重寫之半導體非揮發性記憶體。
針對以往之半導體非揮發性記憶體，使用圖5進行說明。圖5為以往之半導體非揮發性記憶體之製造工程不同的剖面圖。在此，圖中左半部表示配置有成為遮罩對準之基準之對準鍵的對準鍵區域。圖中右半部表示配置半導體非揮發性記憶體的記憶體區域。
首先，如圖5之(A)所示般，在半導體基板31之上形成氧化膜32，之後在氧化膜32之上形成氮化膜33。接著，如圖5之(B)所示般，藉由微影法及蝕刻法，氧化膜32及氮化膜33被圖案製作，成為期待之形狀。接著，如圖5(C)所示般，以被圖案製作之氮化膜33作為遮罩，使半導體基板31熱氧化，形成LOCOS(Local Oxidation of Silicon)氧化膜34。接著，如圖5之(D)所示般，除去氮化膜33。此時，在對準鍵區域中，形成利用氧化膜32和LOCOS34之階差的對準鍵。再者，在記憶體區域，形成
在半導體非揮發性記憶體中之浮動閘極之下方的活性區域。並且，氧化膜32係於LOCOS氧化膜34之形成後，重新被形成。
接著，如圖5之(E)所示般，於進行使用對準鍵之遮罩對準之後，在半導體基板31之表面形成半導體非揮發性記憶體之汲極區域35。接著，如圖5之(F)所示般，於進行使用對準鍵之遮罩對準之後，在氧化膜32形成半導體非揮發性記憶體之隧道窗36(例如，參照專利文獻1)。
[專利文獻1]日本特開2005-340654號公報(圖3~圖4)
汲極區域35也縮小隧道窗36之面積係對晶片尺寸之縮收(縮小)具有效果。但是，當縮小該些時，則產生下述問題。
首先，當考慮縮小汲極區域35之面積之情形時，從隧道窗36朝汲極區域35之突出量變小。在以往之技術中，因汲極區域35及隧道窗36使用對準鍵而形成，故汲極區域35和隧道窗36之配置關係成為透過對準鍵的間接關係，當從隧道窗36朝汲極區域35的突出量小時，由於
上述對準偏離，隧道窗36從汲極區域35偏離。當隧道窗36之一部分或全部偏離汲極區域35時，電荷朝浮動閘極之注入量或電荷從浮動閘極之抽放量改變，半導體非揮發性記憶體之重寫特性成為不穩定。
接著，當考慮縮小隧道窗36之面積的情形時，因每單位時間之電荷朝浮動閘極的注入量減少，故電荷無充分寫入，產生寫入深度變淺之問題。再者，因通過每單位面積之隧道窗36之電荷量變多，故隧道氧化膜容易劣化，耐久特性(重寫特性)和保持特性(保持特性)下降。
本發明係鑒於上述課題而創作出，提供可以不會使半導體非揮發性記憶體之特性下降，並可以實現晶片尺寸收縮的半導體非揮發性記憶體。
本發明為了解決上述課題，提供一種半導體非揮發性記憶體，其特徵在於具備：源極區域及汲極區域側隧道汲極區域，其係在上述半導體基板之表面隔著間隔而被設置；溝槽，其係在上述半導體基板之表面，於上述源極區域和上述汲極區域側隧道汲極區域之間，被設置成與上述汲極區域側隧道汲極區域重疊；第二隧道汲極區域，其係被設置在上述溝槽之側面及底面；被設置在上述半導體基板上的浮動閘極絕緣膜，其具有位於上述溝槽之上方而當作上述溝槽之蝕刻用遮罩及上述第二隧道汲極區域之離子注入用遮罩發揮功能之開口部；隧道絕緣膜，其係被設置
在上述溝槽之側面及底面；浮動閘極，其係被設置在上述浮動閘極絕緣膜及上述隧道絕緣膜之上方；控制閘極絕緣膜，其係被設置在上述浮動閘極之上方；及控制閘極，其係被設置在上述控制閘極絕緣膜之上方。
若藉由本發明時，即使因對準偏離，使得開口部之一部分或全部偏離汲極區域側隧道汲極區域，因開口部當作溝槽蝕刻用遮罩及第二隧道汲極區域之離子注入用遮罩而發揮功能，故也不會產生溝槽底面和側面之隧道窗和第二隧道汲極區域之對準偏離(自對準)，隧道窗不會從第二隧道汲極區域偏離。
即是，因即使為了收縮晶片尺寸而形成減少汲極區域側隧道汲極區域對開口部之突出量，隧道窗也不會偏離第二隧道汲極區域，故不會有半導體非揮發性記憶體之重寫特性成為不穩定之情形。
並且，若藉由本發明時，隧道窗並非平面，依存在溝槽底面和側面。因此，即使為了收縮晶片尺寸，將開口部形成較小，因隧道窗之面積也不會被形成較小，故避開寫入深度變淺之問題，並可以防止耐久特性和保持特性下降。
因此，本發明不會使半導體非揮發性記憶體之重寫特性下降並可以實現晶片尺寸之收縮。
10‧‧‧半導體基板
11‧‧‧汲極區域側隧道汲極區域
12‧‧‧源極區域側隧道汲極區域
13‧‧‧浮動閘極絕緣膜
14‧‧‧開口部
15‧‧‧溝槽
16‧‧‧第二隧道汲極區域
17‧‧‧隧道絕緣膜
18‧‧‧浮動閘極
19‧‧‧控制閘極絕緣膜
20‧‧‧控制閘極
21‧‧‧汲極區域
22‧‧‧源極區域
圖1為半導體非揮發性記憶體之製造工程不同的剖面圖。
圖2為半導體非揮發性記憶體之製造工程不同的剖面圖。
圖3為半導體非揮發性記憶體之製造工程不同的剖面圖。
圖4為半導體非揮發性記憶體的剖面圖。
圖5為以往之半導體非揮發性記憶體之製造工程不同的剖面圖。
以下，針對本發明之實施型態，參考圖面而予以說明。圖1~3為實施本案發明之半導體非揮發性記憶體之製造工程不同的剖面圖。
首先，如圖1之(A)所示般，準備P型之半導體基板10。接著，如圖1之(B)所示般，藉由光微影法及離子注入，在半導體基板10之表面，於夾著半導體非揮發性記憶體之通道區域之位置，形成汲極區域側隧道汲極區域11及源極區域側隧道汲極區域12。然後，如圖1之(C)所示般，藉由熱氧化或CVD(Chemical Vapor Deposition)法，在半導體基板10之表面形成浮動閘極絕緣膜13。
接著，如圖2之(D)所示般，藉由光微影法及蝕刻，除去浮動閘極絕緣膜13之一部分，在浮動閘極絕緣膜13
形成開口部14。此時，汲極區域側隧道汲極區域11和半導體基板10之境界在開口部14露出。如此一來，如圖2之(E)所示般，藉由蝕刻，在開口部14之下方的半導體基板10表面形成溝槽15。之後，如圖2之(F)所示般，藉由將開口部14作為遮罩之離子注入，在溝槽15之側面及底面形成第二隧道汲極區域16。此時，第二隧道汲極區域16和汲極區域側隧道汲極區域11一部分重疊，無分離。然後，如圖3之(G)所示般，藉由熱氧化或CVD法，在溝槽15之側面及底面形成隧道絕緣膜17。
並且，如圖3之(H)所示般，設置覆蓋隧道絕緣膜17及浮動閘極絕緣膜13之浮動閘極18，接著在浮動閘極18之周圍設置控制閘極絕緣膜19，並且經控制閘極絕緣膜19依序設置重疊在浮動閘極18之上方的控制閘極20。在此，在溝槽15中，被第二隧道汲極區域16和浮動閘極18包夾的隧道絕緣膜17之區域成為隧道窗。因該隧道窗不僅在溝槽15之底面也存在於側面，故藉此使流通隧道電流之區域變寬廣。依此，因即使相對於溝槽15之開口部14變小，也充分確保流通隧道電流之區域，故可以縮小半導體非揮發性記憶體之面積。之後，如圖3之(I)所示般，藉由將控制閘極20當作遮罩之離子注入，分別在夾著控制閘極20之通道區域的兩側，於半導體基板10之表面形成汲極區域21及源極區域22。
接著，當針對半導體非揮發性記憶體之構造，同樣使用圖3之(I)說明時，則如下述。即是，源極區域22及汲
極區域21在半導體基板10之表面隔著間隔而被配置，源極區域側隧道汲極區域12及汲極區域側隧道汲極區域11在半導體基板10之表面隔著間隔而被配置。源極區域側隧道汲極區域12及汲極區域側隧道汲極區域11分別與源極區域22及汲極區域21之通道區域側接觸。源極區域側隧道汲極區域12及源極區域22之雙方成為半導體非揮發性記憶體之源極區域。溝槽15係被設置成在半導體基板10之表面，在源極區域側隧道汲極區域12和汲極區域側隧道汲極區域11之間，與汲極區域側隧道汲極區域11重疊。第二隧道汲極區域16被設置在溝槽15之側面及底面。浮動閘極絕緣膜13具有溝槽15之上方而當作溝槽15之蝕刻用遮罩及第二隧道汲極區域16之離子注入用遮罩而發揮功能之開口部14，被設置在半導體基板10之上方。隧道絕緣膜17被設置在溝槽15之側面及底面。浮動閘極18係被設置在浮動閘極絕緣膜13及隧道絕緣膜17之上方。控制閘極絕緣膜19被設置在浮動閘極18之上方。然後，控制閘極20被設置在控制閘極絕緣膜19之上方。
在此，控制閘極20之電壓與汲極區域22之電壓之電壓差控制成例如成為大約15伏特。如此一來，在與控制閘極20電容耦合之浮動閘極18和第二隧道汲極區域16之間，流通隧道電流。藉由該隧道電流，進行隔著隧道窗之隧道絕緣膜17，電荷被注入至浮動閘極18之寫入，以及電荷從浮動閘極18被抽放的消去。如此一來，因當浮
動閘極18之電荷量變化時，浮動閘極18存在於半導體非揮發性記憶體之通道區域之上方，並決定其電位，故在表觀上通道區域的傳導變化，且半導體非揮發性記憶體的臨界電壓變化。
浮動閘極18因從其周圍被電性絕緣，故可以長時間地在其內部積蓄電荷。即是，半導體非揮發性記憶體之臨界電壓長時間被維持。因此，半導體非揮發性記憶體係可以將臨界電壓(之大小)當作資訊而非揮發性地予以記憶。
並且，在上述說明中，開口部14之一部分在平面上與汲極區域側隧道汲極區域11重疊。但是，即使如圖4所示般，開口部14之全部在平面上與汲極區域側隧道汲極區域11a重疊亦可。
再者，可使半導體晶圓之表面之結晶方位與半導體晶圓之定向平面之剖面的結晶方位相等，例如將結晶方位設為{100}。然後，從半導體晶圓面觀看，溝槽15若形成與定向平面平行或垂直時，溝槽15之底面和側面之結晶方位所有成為{100}。如此一來，被設置在溝槽15之底面的隧道絕緣膜17和被設置在側面之隧道絕緣膜17之膜厚被形成相等。
再者，在上述之記載中，汲極區域側隧道汲極區域11係藉由有助於隧道電流，而被賦予此名稱。另外，源極區域側隧道汲極區域12雖然無助於隧道電流，但藉由使用與汲極區域側隧道汲極區域11相同之離子注入用遮罩而形成，來賦予此名稱。並且，本發明並不限定於使用
相同離子注入用遮罩而形成汲極區域側隧道汲極區域11和源極區域側隧道汲極區域12的半導體非揮發性記憶體。
再者，雖然源極區域側隧道汲極區域12及源極區域22之雙方成為半導體非揮發性記憶體之源極區域，但是可適當刪除任一方。
10‧‧‧半導體基板
11‧‧‧汲極區域側隧道汲極區域
12‧‧‧源極區域側隧道汲極區域
13‧‧‧浮動閘極絕緣膜
14‧‧‧開口部
15‧‧‧溝槽
16‧‧‧第二隧道汲極區域
17‧‧‧隧道絕緣膜
18‧‧‧浮動閘極
19‧‧‧控制閘極絕緣膜
20‧‧‧控制閘極
21‧‧‧汲極區域
22‧‧‧源極區域
Claims (4)
- 一種半導體非揮發性記憶體，其特徵在於：具備半導體基板；源極區域及汲極區域側隧道汲極區域，其係在上述半導體基板之表面隔著間隔而被設置；溝槽，其係在上述源極區域和上述汲極區域側隧道汲極區域之間，從上述半導體基板之表面朝向內部，被設置成與上述汲極區域側隧道汲極區域重疊；第二隧道汲極區域，其係被設置在上述溝槽之側面及底面；被設置在上述半導體基板上的浮動閘極絕緣膜，其具有位於上述溝槽之上方而當作上述溝槽之蝕刻用遮罩及上述第二隧道汲極區域之離子注入用遮罩發揮功能之開口部；隧道絕緣膜，其係被設置在上述溝槽之側面及底面；浮動閘極，其係被設置在上述浮動閘極絕緣膜及上述隧道絕緣膜之上方；控制閘極絕緣膜，其係被設置在上述浮動閘極之上方；及控制閘極，其係被設置在上述控制閘極絕緣膜之上方。
- 如申請專利範圍第1項所記載之半導體非揮發性記憶體，其中上述溝槽被配置成底面和側面之結晶方位相等。
- 如申請專利範圍第1或2項所記載之半導體非揮發性記憶體，其中上述開口部之一部分在平面上與上述汲極區域側隧道汲極區域重疊。
- 如申請專利範圍第1或2項所記載之半導體非揮發性記憶體，其中上述開口部之全部在平面上與上述汲極區域側隧道汲極區域重疊。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013012385A JP2014143377A (ja) | 2013-01-25 | 2013-01-25 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201448173A true TW201448173A (zh) | 2014-12-16 |
Family
ID=51227373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103101601A TW201448173A (zh) | 2013-01-25 | 2014-01-16 | 半導體非揮發性記憶體 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2014143377A (zh) |
| TW (1) | TW201448173A (zh) |
| WO (1) | WO2014115581A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256310B1 (en) | 2017-12-04 | 2019-04-09 | Vanguard International Semiconductor Corporation | Split-gate flash memory cell having a floating gate situated in a concave trench in a semiconductor substrate |
| TWI662690B (zh) * | 2018-01-16 | 2019-06-11 | 世界先進積體電路股份有限公司 | 分離式閘極快閃記憶體元件及其形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021089929A (ja) * | 2019-12-03 | 2021-06-10 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0204498A3 (en) * | 1985-05-29 | 1988-09-21 | Advanced Micro Devices, Inc. | Improved eeprom cell and method of fabrication |
| JPS6358876A (ja) * | 1986-08-29 | 1988-03-14 | Oki Electric Ind Co Ltd | 不揮発性半導体装置 |
| JP2634492B2 (ja) * | 1991-01-23 | 1997-07-23 | 松下電子工業株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP2764507B2 (ja) * | 1992-10-08 | 1998-06-11 | 日本無線株式会社 | 電力用電界効果型トランジスタ |
| JPH09129760A (ja) * | 1995-11-06 | 1997-05-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP3303789B2 (ja) * | 1998-09-01 | 2002-07-22 | 日本電気株式会社 | フラッシュメモリ、その書き込み・消去方法 |
| KR100642901B1 (ko) * | 2003-10-22 | 2006-11-03 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| JP2011134981A (ja) * | 2009-12-25 | 2011-07-07 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
-
2013
- 2013-01-25 JP JP2013012385A patent/JP2014143377A/ja active Pending
-
2014
- 2014-01-09 WO PCT/JP2014/050191 patent/WO2014115581A1/ja active Application Filing
- 2014-01-16 TW TW103101601A patent/TW201448173A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256310B1 (en) | 2017-12-04 | 2019-04-09 | Vanguard International Semiconductor Corporation | Split-gate flash memory cell having a floating gate situated in a concave trench in a semiconductor substrate |
| TWI662690B (zh) * | 2018-01-16 | 2019-06-11 | 世界先進積體電路股份有限公司 | 分離式閘極快閃記憶體元件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014143377A (ja) | 2014-08-07 |
| WO2014115581A1 (ja) | 2014-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100235274B1 (ko) | 반도체 기억장치와 그 제조방법 | |
| CN106952920B (zh) | 半导体器件及其制造方法 | |
| US8106444B2 (en) | Semiconductor device | |
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| US9368354B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7745288B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP5192636B2 (ja) | スプリットゲート型フラッシュメモリ素子の製造方法 | |
| TWI632669B (zh) | 分離閘型雙位元非依電性記憶體單元 | |
| TW201907565A (zh) | 半導體裝置 | |
| TW201511182A (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| JP3544308B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100588051B1 (ko) | Ｅｅｐｒｏｍ 및 ｅｅｐｒｏｍ 제조 방법 | |
| TW201448173A (zh) | 半導體非揮發性記憶體 | |
| CN109659307B (zh) | 半导体装置以及半导体装置的制造方法 | |
| KR100655432B1 (ko) | 비휘발성 메모리 장치 및 제조방법 | |
| TW201535610A (zh) | 半導體記憶裝置及其製造方法 | |
| JP6962457B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004228575A (ja) | Ｅｅｐｒｏｍセル及びその製造方法 | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US9882033B2 (en) | Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench | |
| JP5467761B2 (ja) | Ｅｅｐｒｏｍ | |
| JP2001102574A (ja) | トレンチゲート付き半導体装置 | |
| TW201448123A (zh) | 半導體非揮發性記憶體及其製造方法 | |
| JP5309584B2 (ja) | 半導体装置の製造方法 | |
| JP4311044B2 (ja) | 半導体装置の製造方法 |