JP4392399B2 - 半導体不揮発性メモリの製造方法 - Google Patents

半導体不揮発性メモリの製造方法 Download PDF

Info

Publication number
JP4392399B2
JP4392399B2 JP2005322478A JP2005322478A JP4392399B2 JP 4392399 B2 JP4392399 B2 JP 4392399B2 JP 2005322478 A JP2005322478 A JP 2005322478A JP 2005322478 A JP2005322478 A JP 2005322478A JP 4392399 B2 JP4392399 B2 JP 4392399B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
conductivity type
film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005322478A
Other languages
English (en)
Other versions
JP2006100846A (ja
Inventor
章滋 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005322478A priority Critical patent/JP4392399B2/ja
Publication of JP2006100846A publication Critical patent/JP2006100846A/ja
Application granted granted Critical
Publication of JP4392399B2 publication Critical patent/JP4392399B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、Fowler-Nordheim(F-N)トンネル電流を利用して情報の書き換えを行う、単層あるいは2層以上の積層構造ポリシリコンゲート電極構造のFLOTOXタイプあるいはFLASHタイプの半導体不揮発性メモリに関する。
図4は、従来の技術を説明するための2層ポリシリコンゲート電極構造FLOTOXタイプ半導体不揮発性メモリの断面図である。このFLOTOXタイプ半導体不揮発性メモリでは、第1導電型であるPタイプの半導体基板401上の一部に第2導電型であるNタイプのトンネルドレイン領域402が形成されており、前記領域の直上部に8〜12nmのトンネル絶縁膜403が設けられており、前記トンネル絶縁膜を含むゲート絶縁膜404上に第1層目のポリシリコン電極がフローティングゲート405として存在している。前記フローティングゲート405上にポリシリコン間絶縁膜406を介して第2層目のポリシリコン電極がコントロールゲート407として形成されている。電気的に情報の書き換えを行うためには、トンネルドレイン領域402と、コントロールゲート407とポリシリコン間絶縁膜406で容量結合しているフローティングゲート405間に高電界を印加する。
この際、従来の半導体不揮発性メモリでは、トンネル絶縁膜にF-Nトンネル電流を流してフローティングゲートに電子の注入あるいは放出を行ってメモリセルトランジスタのしきい値を変化させて情報を記憶している。このF-Nトンネル電流をトンネル絶縁膜に流すときにフローティングゲートとトンネル絶縁膜界面に正孔と電子が捕獲され、書き換え回数が増加するに従い電子捕獲量も増加していく。捕獲電子量の増加はフローティングゲートへの移動電荷量の減少を引き起こし、書き換え回数の制限をもたらす。またはトンネル絶縁膜自体の絶縁破壊が発生しメモリ動作を失わせることになる。この現象について、現在、まだ明確な説明ができていないが、ひとつの考察として、単結晶シリコンとシリコン酸化膜であるトンネル絶縁膜の界面で結晶構造が不連続になるため、シリコンと酸素の共有結合に関係しない未結合手に電子が捕獲されるという考え方がある。この捕獲電子が局所的にF-N電界を強め、さらにシリコンと酸素の結合手を切断し新たに未結合手を生み出し、さらにこの未結合手に電子が捕獲されるという正のフィードバック現象が起こり、最終的には絶縁破壊に至ると説明している。
上記の課題を解決するために、本発明では、シリコン酸化膜をトンネル絶縁膜として用いることをやめ、トンネルドレイン領域とフローティングゲートの間の絶縁部分に物質を用いずに中空構造とした。このF-Nトンネル電流を流す部分を中空構造とすることにより、シリコン基板と空間界面の未結合手数を減らすことは出来ないが、シリコン表面に存在する未結合手に全て電子が捕獲されるとそれ以降は新たに未結合手が発生することがなくなり、前記の正のフィードバック現象は発生しないため、トンネル領域で絶縁破壊が発生することがない。また、局所的に電界が強まっても中空構造であるならば電界を効果的に分散することが可能である。以上のことから、飛躍的に電気的書き換え可能な回数の多い(ほぼ理論的には無限大)半導体不揮発性メモリを提供することができる。
以上述べてきたように本発明ではトンネル電流を流す部分を中空構造とすることにより、シリコン基板と空間界面の未結合手数を減らすことは出来ないが、シリコン表面に存在する未結合手に全て電子が捕獲されるとそれ以降は新たに未結合手が発生することがなくなり、前記の正のフィードバック現象は発生しないため、トンネル領域で絶縁破壊が発生することがない。また、局所的に電界が強まっても中空構造であるならば電界を効果的に分散することが可能である。以上のことから、本発明の構造では飛躍的に電気的書き換え可能な回数の多い(ほぼ理論的には無限大)半導体不揮発性メモリを提供することができる。
本発明にかかわる半導体不揮発性メモリの製造方法を図面に基づいて以下に説明する。
図1は、本発明にかかわる半導体不揮発性メモリの製造方法の一実施例を説明するための、メモリセルチャネル方向に対して垂直方向の工程断面図である。
まず、第1導電型の半導体不純物としてボロンが8〜30Ω・cm程度添加されたP型半導体シリコン基板1にLOCOS法で素子分離領域2を形成した後に、前記素子分離領域2に隣接した活性領域の一部分に第2導電型である砒素の不純物領域3をフォト及びイオン打ち込みエネルギー50〜110KeV、5E13〜4E14cm-2の濃度のイオンインプラ工程で形成する(図1−A)。
次にインプラマスクとして用いられたフォトレジストを剥離した後、前記P型半導体シリコン基板1上に膜厚35〜65nmの第1ゲート絶縁膜4を熱酸化法により形成する。その後、前記第2導電型の不純物領域3上で且つ第1ゲート絶縁膜4の一部領域をフォト及びエッチング工程で除去して窓部5を開け、前記第2導電型の不純物領域3上に熱酸化法を用いて3〜12nmのトンネル絶縁膜6を作製する。さらに上記第1ゲート絶縁膜4及びトンネル絶縁膜6上に第1層ポリシリコン膜7をCVD法により150〜400nmの膜厚で形成し、リンのプリデポジション法で25〜75Ω/sq.の不純物ドーピングを行う(図1−B)。
上記第1層ポリシリコン膜7上にフォトレジストパターン8を露光形成し、エッチング工程によりまず上記第1層ポリシリコン膜7を加工してフローティングゲート9を形成する。この時、トンネル電流を流す領域のフローティングゲートの一部分の幅が0.10〜0.30umであることが重要となる。引き続き上記フォトレジストパターン8を用いて上記トンネル絶縁膜6もエッチング除去し、さらに上記P型半導体シリコン基板1の表面近傍も150〜400nmの深さまでエッチング除去する。そして密閉された容器内で加圧された弗化水素系水溶液中で、上記第2導電型不純物領域3と上記フローティングゲート9間に挟まれた上記トンネル絶縁膜6を横方向からエッチング除去し、中空構造10を形成する。なお、エッチング時に、フローティングゲート9の大部分はフォトレジストに覆われ、中空構造10を形成する領域のみがエッチング液に晒されることになる。(図1−C)。
その後、ポリシリコン間絶縁膜11を形成し、第2層ポリシリコン膜を積層後にパターニングを行い、コントロールゲート12を作製する。ここでポリシリコン間絶縁膜11は、エッチング時に空洞となった中空構造10の左右の端部を塞ぐことになる(図1−D)。以降は図示しないが通常のソース・ドレイン領域形を行い、金属配線を形成する。
図2は、本発明にかかわる半導体不揮発性メモリの別の製造方法の実施例を説明するための、メモリセルチャネル方向に対して垂直方向の工程断面図である。
まず、第1導電型の半導体不純物としてボロンが8〜30Ω・cm程度添加されたP型半導体シリコン基板201にLOCOS法で素子分離領域2を形成した後に、前記素子分離領域202に隣接した活性領域の一部分に第2導電型である砒素の不純物領域203をフォト及びイオン打ち込みエネルギー50〜110KeV、5E13〜4E14cm-2の濃度のイオンインプラ工程で形成する(図2−A)。
次にインプラマスクとして用いられたフォトレジストを剥離した後、前記P型半導体シリコン基板201上に膜厚35〜65nmの第1ゲート絶縁膜204を熱酸化法により形成する。その後、前記第2導電型の不純物領域203上で且つ第1ゲート絶縁膜204の一部領域をフォト及びエッチング工程で除去して窓部205を開け、前記第2導電型の不純物領域203上に第2導電型の不純物(砒素あるいはリン)化合物膜206を3〜12nmの膜厚で作製する。この前記不純物化合物は後のポリシリコンデポジションする温度である600〜700℃では反応しない物質である必要がある。さらに上記第1ゲート絶縁膜204及び不純物化合物膜206上に第1層ポリシリコン膜207をCVD法により150〜400nmの膜厚で形成し、リンのプリデポジション法で25〜75Ω/sq.の不純物ドーピングを行う(図2−B)。
上記第1層ポリシリコン膜207上にフォトレジストパターン208を露光形成し、エッチング工程によりまず上記第1層ポリシリコン膜207を加工してフローティングゲート209を形成する。その後、前記リンのプリデポジション温度800〜950℃の熱工程、あるいは更に付け加えた950〜1100℃のシリコン基板が流動・溶融する温度まで加熱する熱工程を行うことにより前記不純物化合物膜206を前記不純物領域203または前記第1層ポリシリコン膜207中に熱拡散させて中空構造210を形成する(図2−C)。
その後、ポリシリコン間絶縁膜211を形成し、第2層ポリシリコン膜を積層後にパターニングを行い、コントロールゲート212を作製する(図2−D)。以降は図示しないが通常のソース・ドレイン領域形を行い、金属配線を形成する。
図3は、本発明にかかわる半導体不揮発性メモリの別製造方法の実施例を説明するための、メモリセルチャネル方向に対して垂直方向の工程断面図である。
まず、第1導電型の半導体不純物としてボロンが8〜30Ω・cm程度添加されたP型半導体シリコン基板301にLOCOS法で素子分離領域302を形成した後に、前記素子分離領域302に隣接した活性領域の一部分に第2導電型である砒素の後にトンネルドレイン領域となる不純物領域303と、前記不純物領域303と前記素子分離領域302で分割されるが隣接する、後にコントロールゲートとなる不純物領域304をフォト及びイオン打ち込みエネルギー50〜110KeV、5E13〜4E14cm-2の濃度のイオンインプラ工程で形成する(図3−A)。
次にインプラマスクとして用いられたフォトレジストを剥離した後、前記P型半導体シリコン基板301上に膜厚35〜65nmの第1ゲート絶縁膜305を熱酸化法により形成する。その後、前記第2導電型の不純物領域303上で且つ第1ゲート絶縁膜305の一部領域をフォト及びエッチング工程で除去して窓部306を開け、前記第2導電型の不純物領域303上に熱酸化法を用いて3〜12nmのトンネル絶縁膜307を作製する。さらに上記第1ゲート絶縁膜305及びトンネル絶縁膜307上及び前記不純物領域304上の増速酸化されたトンネル絶縁膜308上に第1層ポリシリコン膜309をCVD法により150〜400nmの膜厚で形成し、リンのプリデポジション法で25〜75Ω/sq.の不純物ドーピングを行う(図3−B)。
上記第1層ポリシリコン膜309上にフォトレジストパターン310を露光形成し、エッチング工程によりまず上記第1層ポリシリコン膜309を加工してフローティングゲート311を形成する。この時、トンネル電流を流す領域のフローティングゲートの一部分の幅が0.10〜0.30umであることが重要となる。引き続き上記フォトレジストパターン310を用いて上記トンネル絶縁膜307もエッチング除去し、さらに上記P型半導体シリコン基板301の表面近傍も150〜400nmの深さまでエッチング除去する。そして密閉された容器内で加圧された弗化水素系水溶液中で、上記第2導電型不純物領域303と上記フローティングゲート311間に挟まれた上記トンネル絶縁膜307を横方向からエッチング除去し、中空構造312を形成する(図3−C)。以降は図示しないが通常のソース・ドレイン領域形を行い、金属配線を形成する。
本発明にかかわる半導体不揮発性メモリの製造方法の一実施例を説明する、メモリセルチャネル方向に対して垂直方向の工程断面図である。 本発明にかかわる半導体不揮発性メモリの別の製造方法の一実施例を説明する、メモリセルチャネル方向に対して垂直方向の工程断面図である。 本発明にかかわる半導体不揮発性メモリのさらに別の製造方法の一実施例を説明する、メモリセルチャネル方向に対して垂直方向の工程断面図である。 従来の技術による半導体不揮発性メモリの構造を説明する断面図である。
符号の説明
1 P型半導体シリコン基板
2 素子分離領域
3 不純物領域
4 第1のゲート絶縁膜
5 窓部
6 トンネル絶縁膜
7 第1層ポリシリコン膜
8 フォトレジストパターン
9 フローティングゲート
10 中空構造
11 ポリシリコン間絶縁膜
12 コントロールゲート

Claims (4)

  1. 第1導電型の半導体基板上に素子分離領域を形成する工程と、
    前記素子分離領域に隣接した活性領域の一部分に第2導電型不純物領域を設ける工程と、
    前記第2導電型不純物領域の表面に熱酸化法で第1のゲート絶縁膜を設ける工程と、
    前記第1のゲート絶縁膜の一部に窓部を形成する工程と、
    前記窓部に前記第1のゲート絶縁膜よりも膜厚が薄い第2のゲート絶縁膜を形成する工程と、
    前記第1および前記第2のゲート絶縁膜を覆うように第1のポリシリコン膜を設ける工程と、
    前記第1のポリシリコン膜と前記第2のゲート絶縁膜および前記第2導電型不純物領域の一部をフォトレジストのパターンに従ってエッチングする工程と、
    前記フォトレジストのパターンを残したまま、前記第2導電型不純物領域と前記第1のポリシリコンとに挟まれた前記第2のゲート絶縁膜を溶液を用いてエッチング除去する工程と、
    前記第2のゲート絶縁膜をエッチング除去した後に前記第1のポリシリコン膜の表面を含む領域にポリシリコン間絶縁膜を形成し、前記第2の絶縁膜が除去された部分の左右の端部を塞ぐ工程と、
    前記第1のポリシリコンの上に前記ポリシリコン間絶縁膜を介して第2のポリシリコンからなるコントロールゲート電極を形成する工程と、
    前記コントロールゲート電極を形成した後に、ソース・ドレイン領域を形成する工程と、
    金属配線を形成する工程と、
    からなる半導体不揮発性メモリの製造方法。
  2. 前記第1および前記第2のゲート絶縁膜を覆うように第1のポリシリコン膜を設ける前記の工程のあとに、さらに、前記第1のポリシリコン膜に第2導電型の不純物を拡散する工程を有する請求項1に記載の半導体不揮発性メモリの製造方法。
  3. 前記第1のポリシリコン膜と前記第2のゲート絶縁膜および前記第2導電型不純物領域の一部をレジストパターンに従ってエッチングする前記の工程において、エッチングされた前記第1のポリシリコン膜は、幅が0.10〜0.30μmである部分を有する請求項1に記載の半導体不揮発性メモリの製造方法。
  4. 前記第2導電型不純物領域と前記第1のポリシリコンとに挟まれた前記第2のゲート絶縁膜を溶液を用いてエッチング除去する前記の工程において、前記溶液は密閉された容器内で加圧された弗化水素系水溶液である請求項1に記載の半導体不揮発性メモリの製造方法。
JP2005322478A 2005-11-07 2005-11-07 半導体不揮発性メモリの製造方法 Expired - Lifetime JP4392399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005322478A JP4392399B2 (ja) 2005-11-07 2005-11-07 半導体不揮発性メモリの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005322478A JP4392399B2 (ja) 2005-11-07 2005-11-07 半導体不揮発性メモリの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000158576A Division JP2001338995A (ja) 2000-05-29 2000-05-29 半導体不揮発性メモリとその製造方法

Publications (2)

Publication Number Publication Date
JP2006100846A JP2006100846A (ja) 2006-04-13
JP4392399B2 true JP4392399B2 (ja) 2009-12-24

Family

ID=36240293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005322478A Expired - Lifetime JP4392399B2 (ja) 2005-11-07 2005-11-07 半導体不揮発性メモリの製造方法

Country Status (1)

Country Link
JP (1) JP4392399B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6368674B2 (ja) * 2015-03-24 2018-08-01 ジヤトコ株式会社 自動変速機のトルクカム装置

Also Published As

Publication number Publication date
JP2006100846A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
US8198667B2 (en) Semiconductor memory device and method for manufacturing same
US7098109B2 (en) Multi-level memory cell and fabricating method thereof
KR100239459B1 (ko) 반도체 메모리 소자 및 그 제조방법
JP4225728B2 (ja) 不揮発性半導体記憶装置の製造方法
US7214588B2 (en) Methods of forming memory cells with nonuniform floating gate structures
JPH05102490A (ja) 半導体記憶装置およびその製造方法
JP3544308B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2003197779A (ja) 半導体装置及びその製造方法
US6903405B2 (en) Semiconductor memory device with a pair of floating gates
JP2004134502A (ja) Eepromおよびその製造方法
JP2003031708A (ja) フラッシュメモリ素子の製造方法
JPH10256406A (ja) フラッシュメモリ素子及びその製造方法
KR100606928B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
US7091090B2 (en) Nonvolatile memory device and method of forming same
JP4392399B2 (ja) 半導体不揮発性メモリの製造方法
KR100683389B1 (ko) 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
KR100672723B1 (ko) 플래시 메모리 소자의 제조방법
KR100685893B1 (ko) 플래시 메모리 소자 및 그 제조방법
KR20060136077A (ko) 플래시 메모리 소자의 제조방법
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
JP3613312B2 (ja) 半導体装置の製造方法
JP2006210706A (ja) 不揮発性半導体記憶装置、その製造方法およびその駆動方法
KR100628245B1 (ko) 플래시 메모리 소자의 제조방법
KR100734075B1 (ko) 플래쉬 메모리 셀의 구조 및 그의 제조 방법
KR100192442B1 (ko) 반도체 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4392399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term