CN1979894B - 存储单元、存储单元的制造方法与操作方法 - Google Patents
存储单元、存储单元的制造方法与操作方法 Download PDFInfo
- Publication number
- CN1979894B CN1979894B CN2005101275110A CN200510127511A CN1979894B CN 1979894 B CN1979894 B CN 1979894B CN 2005101275110 A CN2005101275110 A CN 2005101275110A CN 200510127511 A CN200510127511 A CN 200510127511A CN 1979894 B CN1979894 B CN 1979894B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- charge carrier
- substrate
- vertical fin
- shaped structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种存储单元，该存储单元位于基底上，该基底有多个浅沟渠隔离，其中每一上述这些浅沟渠隔离的上表面低于该基底的上表面，且上述这些浅沟渠隔离共同定义该基底的垂直鳍状结构，该存储单元包括：跨骑闸，载流子捕捉结构以及至少两源极/漏极区。跨骑闸位于基底上，其中跨骑闸跨骑垂直鳍状结构。载流子捕捉结构位于跨骑闸与基底之间，其中载流子捕捉结构包括直接接触跨骑闸的捕捉层以及位于捕捉层与基底之间的穿隧层。两载流子储存区对，分别位于该垂直鳍状结构的两侧壁上的部分该捕捉层中。源极/漏极区位于跨骑闸所裸露的基底的部分垂直鳍状结构中。
Description
技术领域
本发明涉及一种存储单元、存储单元的制造方法与操作方法，且特别涉及一种具有垂直鳍状通道的存储单元、其制造方法与操作方法。
背景技术
所谓存储器就是用于储存数据或信息的半导体元件。当计算机微处理器的功能越来越强大且软件的程序与运算越来越复杂时，对于存储器容量的需求也越来越大。为了满足上述需求，制造价格低廉且具有高容量的存储器的目标成为制造高积集度元件的驱动力。
此外，随着电子设备缩小化的需求越来越大，存储元件的尺寸也越来越小。然而，随着存储元件的尺寸缩小，元件的驱动电流则被局限且不足以进行程序化或是读取的操作。另外，当存储元件的尺寸缩小，源极/漏极区之间的通道长度也随之缩短，因此造成短沟效应(short channel effect)与漏极引发能带降低效应(drain induced barrier lowering effect)越来越严重。
目前常使用具有鳍状通道的场效晶体管。然而此种晶体管必须于绝缘层上有硅(silicon on insulator)的晶片上制造，且必须以电子束来定义出薄的鳍状通道。因此，其制造成本较高。所以，如何缩小存储单元的尺寸，并提高记忆储存密度，且降低制造成本，成为当前工艺技术发展的主要课题。
发明内容
依据本发明提供实施例的目的就是提供一种具有垂直鳍状通道的存储单元，其可以解决由缩小存储单元尺寸造成的短沟效应以及漏极引发能带降低效应。
依据本发明提供实施例的再一目的是提供一种具有垂直鳍状通道的存储单元的制造方法。通过应用本发明的方法，可以降低制造成本，并且提高存储单元的记忆储存密度。
依据本发明提供实施例的又一目的是提供一种存储单元的操作方法。由于本发明的存储单元的穿隧层在单一程序/抹除循环下，仅被载流子击穿一次，因此穿隧层的使用寿命较长，所以存储单元的可靠性提高。
本发明提出一种存储单元，该存储单元位于基底上，该基底有多个浅沟渠隔离，其中每一上述这些浅沟渠隔离的上表面低于该基底的上表面，且上述这些浅沟渠隔离共同定义该基底的垂直鳍状结构，该存储单元包括：跨骑闸(straddle gate)，载流子捕捉结构以及至少两源极/漏极区。跨骑闸位于基底上，其中跨骑闸跨骑垂直鳍状结构。载流子捕捉结构位于跨骑闸与基底之间，其中载流子捕捉结构包括直接接触跨骑闸的捕捉层以及位于捕捉层与基底之间的穿隧层。源极/漏极区位于跨骑闸所裸露的基底的部分垂直鳍状结构中。
依照本发明的较佳实施例所述的存储单元，上述存储单元，还包括两载流子储存区对，分别位于垂直鳍状结构的两侧壁上的部分捕捉层中。
依照本发明的较佳实施例所述的存储单元，上述每一该载流子储存区对中的两载流子储存区，分别邻近该源极区和该漏极区。
依照本发明的较佳实施例所述的存储单元，上述存储单元，还包括顶盖层，位于该垂直鳍状结构的上表面与该载流子捕捉结构之间。
依照本发明的较佳实施例所述的存储单元，上述存储单元，还包括至少两口袋掺杂区，分别位于该源极区和该漏极区下方，且位于该跨骑闸下方的该基底的该垂直鳍状结构中。
依照本发明的较佳实施例所述的存储单元，上述捕捉层的材料包括氮化硅与氧化硅。
依照本发明的较佳实施例所述的存储单元，上述穿隧层的材质包括氧化硅。
依照本发明的较佳实施例所述的存储单元，上述跨骑闸的材质包括掺杂多晶硅。
依照本发明的较佳实施例所述的存储单元，上述掺杂多晶硅的导电型为P+。
依照本发明的较佳实施例所述的存储单元，上述每一上述这些浅沟渠隔离的该上表面低于该源极区和该漏极区的下表面。
本发明提出一种存储单元的制造方法，适用于基底，基底具有多个浅沟渠隔离，其中每一上述这些浅沟渠隔离的上表面低于基底的上表面，且上述这些浅沟渠隔离共同定义垂直鳍状结构，该方法包括：缩小基底的垂直鳍状结构的宽度，并于基底的垂直鳍状结构的上表面上，形成顶盖层。之后，于基底上方，形成载流子捕捉结构。接着，于载流子结构上，形成导电层。接着，图案化导电层与载流子捕捉结构以形成跨骑闸结构，其中跨骑闸结构跨骑基底的垂直鳍状结构。于跨骑闸结构所裸露的基底的部分垂直鳍状结构中，形成多个源极/漏极区。
依照本发明的较佳实施例所述的存储单元的制造方法，上述缩小垂直鳍状结构的宽度的方法包括：进行热氧化工艺以将上述这些浅沟渠隔离所裸露的部分基底转换成氧化硅，以及移除该氧化硅。
依照本发明的较佳实施例所述的存储单元的制造方法，上述形成该顶盖层的方法包括：于基底上方形成垫氧化层，之后于基底上方形成氮化硅层。于基底的垂直鳍状结构的侧壁上方，形成自行对准间隙壁。接着，进行氧化工艺以于该垂直鳍状结构的该上表面形成该顶盖层，以及移除该自行对准间隙壁。
依照本发明的较佳实施例所述的存储单元的制造方法，上述载流子捕捉结构包括直接接触导电层的捕捉层。
依照本发明的较佳实施例所述的存储单元的制造方法，上述捕捉层的材质包括氮化硅与氧化硅。
依照本发明的较佳实施例所述的存储单元的制造方法，上述载流子捕捉层还包括穿隧层，位于捕捉层与基底之间。
依照本发明的较佳实施例所述的存储单元的制造方法，上述每一上述这些浅沟渠隔离的上表面低于每一上述这些源极/漏极区的下表面。
依照本发明的较佳实施例所述的存储单元的制造方法，上述于形成上述这些源极/漏极区之前，还包括于跨骑闸结构下方的垂直鳍状结构中形成多个口袋掺杂区。
本发明提出一种存储单元的程序化方法，适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该程序化方法包括：施加第一电压于该跨骑闸结构上，并且施加由该第一掺杂区至该第二掺杂区的第一顺向偏压，以将载流子分别注入至该第一载流子储存区与该第二载流子储存区。
依照本发明的较佳实施例所述的存储单元的程序化方法，上述当第一电压约为10伏特，且第一顺向偏压以施加约5伏特于第一掺杂区并接地第二掺杂区达成时，以沟道热电子(channel hot electron)方式程序化存储单元。
本发明提出一种存储单元的抹除化方法，适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该抹除化方法包括：由该跨骑闸结构注入多个空穴至该捕捉层中，以补偿储存于该第一、该第二、该第三与该第四载流子储存区中的多个载流子。
依照本发明的较佳实施例所述的存储单元的抹除化方法，上述注入上述这些空穴至该捕捉层中的步骤包括施加第二电压于该跨骑闸结构上，并且接地该第一掺杂区与该第二掺杂区。且于上述情况中，当第二电压约为12伏特时，以富勒-诺德亥姆空穴注入方式抹除存储单元。
本发明提出一种存储单元的读取方法，适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该读取方法包括：施加第三电压于该跨骑闸结构上，且施加由该第一掺杂区至该第二掺杂区的第一逆向偏压，以读取该第一载流子储存区域与该第二载流子储存区域的储存状态。
依照本发明的较佳实施例所述的存储单元的读取方法，上述当第三电压约为5伏特，且第一逆向偏压以接地第一掺杂区并施加约1.6伏特电压于第二掺杂区达成时，以逆向读取(reverse read)方式读取存储单元。
于本发明中，因为位于跨骑闸结构下的垂直鳍状结构作为存储单元的垂直鳍状通道，所以可解决短沟效应(short channel effect)与漏极引发能带降低效应(drain induced barrier lowering effect)所引发的问题。此外，基底的垂直鳍状结构是直接由形成于基底中的浅沟渠隔离定义而成，且垂直鳍状结构还仅以扩大沟渠的上开口部分的轮廓来窄化其宽度。因此，根据本发明的存储单元的制造方法，并不需要使用较为昂贵的绝缘层上有硅(silicon on insulator，SOI)晶片，亦毋需利用电子束技术来窄化垂直鳍状结构。因此，存储单元的制造成本降低。再者，根据本发明的存储单元，在 基底的垂直鳍状结构的两侧壁上方的捕捉层中，分别具有四个载流子储存区域，因此存储密度提高。
此外，当存储单元进行抹除操作时，由于捕捉层直接接触跨骑闸，所以抹除速度较快。再者，因为空穴由跨骑闸所倾泄而下至捕捉层，存储单元是以区块形式被抹除。于抹除操作过程中，由跨骑闸所注入的空穴可补偿储存于载流子储存区域中的载流子，因此于单一程序化-抹除化循环中，穿隧层仅被载流子击穿一次，以至于由载流子击穿所造成的损害机率降低，而存储单元的可信度提高。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1至图3为根据本发明的一较佳实施例的一种存储单元的制造方法剖面简图。
图4为根据本发明的一较佳实施例的一种存储单元的三维空间简图。
图4A为图4沿着线I-I’的立体剖面图。
图4B为图4A的俯视图。
主要元件标记说明
100：基底
102：沟渠
102a：沟渠上开口部分
104、104a：浅沟渠隔离
104a’：浅沟渠隔离的上表面
106：间隙壁
108：顶盖层
d1、d2：宽度
109、109a：穿隧层
110、110a：捕捉层
111、111a：载流子捕捉结构
112：导电层
112a：跨骑闸
114：跨骑闸结构
116：源极/漏极区
116a：源极/漏极区的下表面
120a：第一载流子储存区域
120b：第二载流子储存区域
120c：第三载流子储存区域
120d：第四载流子储存区域
具体实施方式
图1至图3为根据本发明的一较佳实施例的一种存储单元的制造方法剖面简图。请参照图1，首先提供基底100，基底100具有多个浅沟渠隔离104。浅沟渠隔离104分别填满基底100中的沟渠102，其中浅沟渠隔离104的材质例如是氧化硅。又，浅沟渠隔离104共同定义出基底100的初始垂直鳍状结构100a。请参照图2，移除部分浅沟渠隔离104以裸露沟渠102的开口部分102a，其中浅沟渠隔离104(如图1所示)则转换成浅沟渠隔离104a。浅沟渠隔离104的形成以及由浅沟渠隔离104成为浅沟渠隔离104a的转换，可以通过公知的浅沟渠隔离工艺方法完成。
之后，同样参照图2，进行工艺以将具有宽度d1的初始垂直鳍状结构100a(如图1所示)塑型成为具有宽度d2的垂直鳍状结构100b，其中宽度d2小于宽度d1。值得注意的是，由初始垂直鳍状结构100a转换成垂直鳍状结构100b的方法包括：进行热氧化工艺以将浅沟渠隔离104a所裸露的部分基底100转换成氧化硅(图中未表示)，之后移除氧化硅。因此，通过 扩大上开口102a的轮廓，而将初始垂直鳍状结构100a塑型为具有较窄宽度d2的垂直鳍状结构100b。
接着，同样参照图2，于基底100上方，依次形成垫氧化层(图中未表示)与氮化硅层(图中未表示)。之后，于垂直鳍状结构100b的侧壁上方，也就是开口部分102a的侧壁上方，形成自行对准间隙壁106。接着，于垂直鳍状结构100b的上表面上形成顶盖层108。其中，形成自行对准间隙壁106与顶盖层108的方法包括：于基底100上方形成材料层(图中未表示)，进行回蚀刻工艺以移除部分材料层，而于垂直鳍状结构100的侧壁上形成间隙壁106，接着进行氧化工艺以于垂直鳍状结构100b的上表面上形成顶盖层108。较佳的是，间隙壁106的材质包括氮化硅，而顶盖层108的材质包括氧化硅。顶盖层的形成可以使垂直鳍状结构100b的边角圆弧化，以抑制可能发生的尖端放电现象。
请参照图3，移除间隙壁106。之后，于基底100上方，依次形成载流子捕捉结构111与导电层112。载流子捕捉结构111包括位于基底100上方的穿隧层109，以及直接接触导电层112并位于穿隧层109上的捕捉层110。捕捉层110的材质包括氮化硅以及氧化硅。而穿隧层109的材质例如是氧化硅。又，导电层112的材质例如是掺杂多晶硅，较佳的是具有导电型P+的掺杂多晶硅。
图4为根据本发明的一较佳实施例的一种存储单元的三维空间简图。参照图4，图案化导电层112与载流子捕捉结构111以形成跨骑闸结构114跨骑基底100的垂直鳍状结构100b，其中载流子捕捉结构111与导电层112则转换成载流子捕捉结构111a与跨骑闸112a，且载流子捕捉结构111a与跨骑闸112a共同形成跨骑闸结构114。之后，于跨骑闸结构114所裸露的基底100的部分垂直鳍状结构100b中，形成多个源极/漏极区116。值得注意的是，浅沟渠隔离104a的上表面104a’低于源极/漏极区116的下表面116a。此外，源极/漏极区116可以通过进行离子植入工艺，而在跨骑闸结构114所裸露的基底100的部分垂直鳍状结构100b中形成掺杂区。又，在形成源极/漏极区116之前，在跨骑闸112a下方的垂直鳍状结构100b中，位于预定形成源极/漏极区116的位置下方，形成多个口袋掺杂区118。
图4A为图4沿着线I-I’的立体剖面图。图4B为图4A的俯视图。请参照图4A与图4B，于部分捕捉层100a中，有两对载流子储存区域，一对为第一载流子储存区域120a与第三载流子储存区域120c，另一对为第二载流子储存区域120b以及第四载流子储存区域120d，此两对载流子储存区域分别位于基底100的垂直鳍状结构的对立侧壁上。此外，每对载流子储存区域中的两载流子储存区域分别邻近源极/漏极区116。
另外，请参照图4A与图4B，当通过储存载流子至第一载流子储存区域120a与第二载流子储存区域120b来程序化根据本发明的实施例的存储单元时，第一电压施加于跨骑闸112a。同时，施加由邻近第一载流子储存区域120a与第二载流子储存区域120b的源极/漏极区116至邻近第三载流子储存区域120c与第四载流子储存区域120d的另一源极/漏极区116的第一顺向偏压，以注入至少两载流子分别至第一载流子储存区域120a与第二载流子储存区域120b。其中，第一电压约为10伏特，而第一顺向偏压则通过施加5伏特电压于邻近第一载流子储存区域120a与第二载流子储存区域120b的源极/漏极区116，并且接地邻近第三载流子储存区域120c与第四载流子储存区域120d的另一源极/漏极区116来完成。在上述情况下，通过沟道热电子(channel hot electron)的方式程序化存储单元。
在至少第一载流子储存区域120a与第二载流子储存区域120b中之一个处于载流子储存状态的情况下，通过施加第二电压于跨骑闸112a并且同时接地分别邻近第一载流子储存区域120a、第二载流子储存区域120b、第三载流子储存区域120c与第四载流子储存区域120d的两源极/漏极区116，来抹除储存于存储单元中的载流子。其中，第二电压约为12伏特。于上述情况下，以富勒-诺德亥姆空穴注入(Fowler-Nordheim hole injection)方式抹除存储单元。通过施加正电压于跨骑闸112a上，跨骑闸112a中的空穴倾泄至储存有载流子的捕捉层110a。因此，由跨骑闸112a所注入的空穴会补偿储存于第一载流子储存区域120a、第二载流子储存区域120b、第三载流子储存区域120c与第四载流子储存区域120d中的载流子。由于捕捉层110a直接接触跨骑闸112a，所以存储单元的抹除速度较快。此外，在以富勒-诺德亥姆空穴注入方式进行抹除操作中，不同于程序化操作， 载流子不会击穿位于捕捉层110a下方的穿隧层109a，因此穿隧层109a的使用寿命较长。也就是，在单一程序化-抹除化循环中，穿隧层109a仅被载流子击穿一次，以至于由载流子击穿所造成的损害机率降低。因此，存储单元的可信度提高。
再者，当至少第一载流子储存区域120a与第二载流子储存区域120b中之一个处于载流子储存状态时，可通过施加第三电压于跨骑闸112a上，读取存储单元的载流子储存状态。于施加第三电压的同时，施压由邻近第一载流子储存区域120a与第二载流子储存区域120b的源极/漏极区116至邻近第三载流子储存区域120c与第四载流子储存区域120d的另一源极/漏极区116的第一逆向偏压于存储单元上，以读取第一载流子储存区域120a与第二载流子储存区域120b是处于载流子储存状态或是处于非载流子储存状态。
其中，第三电压约为5伏特，而第一逆向偏压则通过接地邻近第一载流子储存区域120a与第二载流子储存区域120b的源极/漏极区116，并且施加约106伏特的电压于邻近第三载流子储存区域120c与第四载流子储存区域120d的另一源极/漏极区116上来完成。在上述情况下，逆向读取(reverse read)的方式读取存储单元的储存状态。
于本发明中，因为位于跨骑闸结构114下的垂直鳍状结构100b作为存储单元的垂直鳍状通道，所以可解决短沟效应(short channel effect)与漏极引发能带降低效应(drain induced barrier lowering effect)所引发的问题。此外，基底的垂直鳍状结构是直接由形成于基底中的浅沟渠隔离定义而成。又，浅沟渠隔离是利用公知的制造方法形成，且垂直鳍状结构还仅以扩大沟渠的上开口部分的轮廓来窄化其宽度。因此，根据本发明的存储单元的制造方法，并不需要使用较为昂贵的绝缘层上有硅(silicon oninsulator，SOI)晶片，亦毋需利用电子束技术来窄化垂直鳍状结构。因此，存储单元的制造成本降低。再者，根据本发明的存储单元，在基底的垂直鳍状结构的两侧壁上方的捕捉层中，分别具有四个载流子储存区域，因此存储密度提高。
此外，当存储单元进行抹除操作时，由于捕捉层直接接触跨骑闸，所以抹除速度较快。再者，因为空穴由跨骑闸所倾泄而下至捕捉层，存储单元是以区块形式被抹除。于抹除操作过程中，由跨骑闸所注入的空穴可补偿储存于载流子储存区域中的载流子，因此于单一程序化-抹除化循环中，穿隧层仅被载流子击穿一次，以至于由载流子击穿所造成的损害机率降低，而存储单元的可信度提高。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
Claims (24)
1.一种存储单元，其特征是该存储单元位于基底上，该基底有多个浅沟渠隔离，其中每一上述这些浅沟渠隔离的上表面低于该基底的上表面，且上述这些浅沟渠隔离共同定义该基底的垂直鳍状结构，该存储单元包括：
跨骑闸，位于该基底上，其中该跨骑闸跨骑该垂直鳍状结构；
载流子捕捉结构，位于该跨骑闸与该基底之间，其中该载流子捕捉结构包括直接接触该跨骑闸的捕捉层以及位于该捕捉层与该基底之间的穿隧层；
两载流子储存区对，分别位于该垂直鳍状结构的两侧壁上的部分该捕捉层中；以及
至少一源极区和一漏极区，位于该跨骑闸所裸露的该基底的部分该垂直鳍状结构中。
2.根据权利要求1所述的存储单元，其特征是每一该载流子储存区对中的两载流子储存区，分别邻近该源极区和该漏极区。
3.根据权利要求1所述的存储单元，其特征是还包括顶盖层，位于该垂直鳍状结构的上表面与该载流子捕捉结构之间。
4.根据权利要求1所述的存储单元，其特征是还包括至少两口袋掺杂区，分别位于该源极区和该漏极区下方，且位于该跨骑闸下方的该基底的该垂直鳍状结构中。
5.根据权利要求1所述的存储单元，其特征是该捕捉层的材料包括氮化硅与氧化硅。
6.根据权利要求1所述的存储单元，其特征是该穿隧层的材质包括氧化硅。
7.根据权利要求1所述的存储单元，其特征是该跨骑闸的材质包括掺杂多晶硅。
8.根据权利要求7所述的存储单元，其特征是该掺杂多晶硅的导电型为P+。
9.根据权利要求1所述的存储单元，其特征是每一上述这些浅沟渠隔离的该上表面低于该源极区和该漏极区的下表面。
10.一种存储单元的制造方法，其特征是适用于基底，该基底具有多个浅沟渠隔离，其中每一上述这些浅沟渠隔离的上表面低于该基底的上表面，且上述这些浅沟渠隔离共同定义垂直鳍状结构，该方法包括：
缩小该基底的该垂直鳍状结构的宽度；
于该基底的该垂直鳍状结构的上表面上，形成顶盖层；
于该基底上方，形成载流子捕捉结构；
于该载流子结构上，形成导电层；
图案化该导电层与该载流子捕捉结构以形成跨骑闸结构，其中该跨骑闸结构跨骑该基底的该垂直鳍状结构；以及
于该跨骑闸结构所裸露的该基底的部分该垂直鳍状结构中，形成多个源极/漏极区。
11.根据权利要求10所述的存储单元的制造方法，其特征是缩小该垂直鳍状结构的该宽度的方法包括：
进行热氧化工艺以将上述这些浅沟渠隔离所裸露的部分该基底转换成氧化硅；以及
移除该氧化硅。
12.根据权利要求10所述的存储单元的制造方法，其特征是形成该顶盖层的方法包括：
于该基底上方形成垫氧化层；
于该基底上方形成氮化硅层；
于该基底的该垂直鳍状结构的侧壁上方，形成自行对准间隙壁；
进行氧化工艺以于该垂直鳍状结构的该上表面形成该顶盖层；以及
移除该自行对准间隙壁。
13.根据权利要求10所述的存储单元的制造方法，其特征是该载流子捕捉结构包括直接接触该导电层的捕捉层。
14.根据权利要求13所述的存储单元的制造方法，其特征是该捕捉层的材质包括氮化硅与氧化硅。
15.根据权利要求13所述的存储单元的制造方法，其特征是该载流子捕捉层还包括穿隧层，位于该捕捉层与该基底之间。
16.根据权利要求10所述的存储单元的制造方法，其特征是每一上述这些浅沟渠隔离的该上表面低于每一上述这些源极/漏极区的下表面。
17.根据权利要求10所述的存储单元的制造方法，其特征是于形成上述这些源极/漏极区之前，还包括于该跨骑闸结构下方的该垂直鳍状结构中形成多个口袋掺杂区。
18.一种存储单元的程序化方法，其特征是适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该程序化方法包括：
施加第一电压于该跨骑闸结构上，并且施加由该第一掺杂区至该第二掺杂区的第一顺向偏压，以将载流子分别注入至该第一载流子储存区与该第二载流子储存区。
19.根据权利要求18所述的存储单元的程序化方法，其特征是当该第一电压约为10伏特，且该第一顺向偏压以施加约5伏特于该第一掺杂区并接地该第二掺杂区达成时，以沟道热电子方式程序化该存储单元。
20.一种存储单元的抹除化方法，其特征是适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该抹除化方法包括：
由该跨骑闸结构注入多个空穴至该捕捉层中，以补偿储存于该第一、该第二、该第三与该第四载流子储存区中的多个载流子。
21.根据权利要求20所述的存储单元的抹除化方法，其特征是注入上述这些空穴至该捕捉层中的步骤包括施加第二电压于该跨骑闸结构上，并且接地该第一掺杂区与该第二掺杂区。
22.根据权利要求21所述的存储单元的抹除化方法，其特征是当该第二电压约为12伏特时，以富勒-诺德亥姆空穴注入方式抹除该存储单元。
23.一种存储单元的读取方法，其特征是适用于存储单元，该存储单元具有分别位于基底的垂直鳍状结构中的第一掺杂区与第二掺杂区，以及位于该第一掺杂区与第二掺杂区之间并跨骑该垂直鳍状结构的跨骑闸结构，其中该跨骑闸结构包括栅极与介于该栅极与该基底之间的捕捉层，而该捕捉层直接接触该栅极，且该捕捉层具有分别位于该垂直鳍状结构的相对立侧壁上并与该第一掺杂区相邻的第一载流子储存区与第二载流子储存区，该捕捉层还具有分别位于该垂直鳍状结构的相对立侧壁上并与该第二掺杂区相邻的第三载流子储存区与第四载流子储存区，该读取方法包括：
施加第三电压于该跨骑闸结构上，且施加由该第一掺杂区至该第二掺杂区的第一逆向偏压，以读取该第一载流子储存区域与该第二载流子储存区域的储存状态。
24.根据权利要求23所述的存储单元的读取方法，其特征是当该第三电压约为5伏特，且该第一逆向偏压以接地该第一掺杂区并施加约1.6伏特电压于该第二掺杂区达成时，以逆向读取方式读取该存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005101275110A CN1979894B (zh) | 2005-12-05 | 2005-12-05 | 存储单元、存储单元的制造方法与操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005101275110A CN1979894B (zh) | 2005-12-05 | 2005-12-05 | 存储单元、存储单元的制造方法与操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1979894A CN1979894A (zh) | 2007-06-13 |
| CN1979894B true CN1979894B (zh) | 2011-08-03 |
Family
ID=38130980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005101275110A Active CN1979894B (zh) | 2005-12-05 | 2005-12-05 | 存储单元、存储单元的制造方法与操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1979894B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090303794A1 (en) * | 2008-06-04 | 2009-12-10 | Macronix International Co., Ltd. | Structure and Method of A Field-Enhanced Charge Trapping-DRAM |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664582B2 (en) * | 2002-04-12 | 2003-12-16 | International Business Machines Corporation | Fin memory cell and method of fabrication |
| CN1655365A (zh) * | 2004-02-10 | 2005-08-17 | 三星电子株式会社 | 鳍型场效应晶体管结构 |
| US20050224880A1 (en) * | 2003-12-26 | 2005-10-13 | Lee Dae W | Multi-gate MOS transistor and method of manufacturing the same |
| US20050260814A1 (en) * | 2004-05-24 | 2005-11-24 | Cho Eun-Suk | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same |
-
2005
- 2005-12-05 CN CN2005101275110A patent/CN1979894B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664582B2 (en) * | 2002-04-12 | 2003-12-16 | International Business Machines Corporation | Fin memory cell and method of fabrication |
| US20050224880A1 (en) * | 2003-12-26 | 2005-10-13 | Lee Dae W | Multi-gate MOS transistor and method of manufacturing the same |
| CN1655365A (zh) * | 2004-02-10 | 2005-08-17 | 三星电子株式会社 | 鳍型场效应晶体管结构 |
| US20050260814A1 (en) * | 2004-05-24 | 2005-11-24 | Cho Eun-Suk | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1979894A (zh) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734063B2 (en) | Non-volatile memory cell and fabrication method | |
| US8471328B2 (en) | Non-volatile memory and manufacturing method thereof | |
| US7292478B2 (en) | Non-volatile memory including charge-trapping layer, and operation and fabrication of the same | |
| JP2009194106A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
| CN101330049A (zh) | 自对准浅沟槽隔离结构、存储器单元及其形成方法 | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| KR100632461B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7342264B2 (en) | Memory cell and method for manufacturing the same | |
| JP4093965B2 (ja) | メモリセルを製作する方法 | |
| US7462529B2 (en) | Nonvolatile memory device for storing multi-bit data | |
| US7206226B2 (en) | Non-volatile memory element having memory gate and control gate adjacent to each other | |
| JP2008529298A (ja) | 埋め込まれたフローティングゲート構造を持つフラッシュメモリセル及びその製造方法 | |
| US20070158732A1 (en) | Flash memory device having vertical split gate structure and method for manufacturing the same | |
| CN1979894B (zh) | 存储单元、存储单元的制造方法与操作方法 | |
| US20020048882A1 (en) | Method of fabricating memory cell structure of flash memory having annular floating gate | |
| CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 | |
| JP2011134981A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR101002246B1 (ko) | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | |
| US6303439B1 (en) | Fabrication method for a two-bit flash memory cell | |
| CN101794785A (zh) | 闪存器及其制造方法 | |
| CN103972179A (zh) | 一种提高B4-Flash器件耐久性的方法 | |
| TWI517365B (zh) | 記憶體元件及其製造方法 | |
| KR100771418B1 (ko) | 자기 정렬형 플래시 메모리 셀의 제조 방법 | |
| CN104638018A (zh) | 一种半浮栅器件及其制备方法 | |
| JP4427431B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |