CN101330049A - 自对准浅沟槽隔离结构、存储器单元及其形成方法 - Google Patents
自对准浅沟槽隔离结构、存储器单元及其形成方法 Download PDFInfo
- Publication number
- CN101330049A CN101330049A CNA2007100421373A CN200710042137A CN101330049A CN 101330049 A CN101330049 A CN 101330049A CN A2007100421373 A CNA2007100421373 A CN A2007100421373A CN 200710042137 A CN200710042137 A CN 200710042137A CN 101330049 A CN101330049 A CN 101330049A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory cell
- insulating barrier
- semiconductor substrate
- etching stopping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 70
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 38
- 230000003647 oxidation Effects 0.000 claims abstract description 37
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 266
- 238000005530 etching Methods 0.000 claims description 119
- 230000004888 barrier function Effects 0.000 claims description 102
- 239000004065 semiconductor Substances 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 91
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
一种自对准浅沟槽隔离结构形成方法，包括在自对准浅沟槽隔离结构工艺中加入侧墙后再进行氧化步骤进而形成场氧化层，然后在隔离区形成沟槽和采用衬氧化层和第三绝缘层填充沟槽。本发明通过在自对准浅沟槽隔离结构工艺中加入侧墙后再进行氧化步骤进而形成场氧化层，防止了自对准浅沟槽隔离结构与栅介质层相接触处形成尖角。相应地，本发明提供一种自对准浅沟槽隔离结构。本发明还提供一种存储单元及其形成方法，防止了存储单元区域和外围电路区域的自对准浅沟槽隔离结构与栅介质层相接触处形成尖角。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种自对准浅沟槽隔离结构、存储器单元及其形成方法。
背景技术
随着半导体工业的进步，集成电路向更小尺寸及更快的运算速度发展。当集成电路的尺寸日趋微小化之际，如何有效地进行元件的隔离，是集成电路发展的关键。元件隔离结构目的是用以隔离与其相邻的元件区，而防止载流子(carriers)从基底渗透至邻近的元件中。
在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽隔离区制程是最常采用的两种技术，尤其后者，因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近年来颇受重视的半导体制造技术。
通常，场隔离层利用浅沟槽隔离(STI)技术或自对准浅沟槽隔离结构(SA-STI)技术形成。在STI工艺中，氧化物层与氮化物层依次形成在半导体衬底上，接着执行蚀刻工艺以在衬底的场隔离区(filed isolation region)中形成沟槽(Trench)。在SA-STI工艺中，氧化物层、多晶硅层与氮化物层依次形成在半导体衬底上，接着执行蚀刻工艺形成沟槽。
申请号为200510078642的中国专利申请公开了一种采用自对准浅沟槽隔离结构工艺形成快闪存储器元件的方法，通过采用存储单元区的浅沟槽工艺形成场隔离膜，以降低图案的深宽比从而减少由高密度等离子体(HDP)引起的间隙填充缺陷，并且防止了隧道氧化层处的微笑(smiling)现象。但是采用上述自对准浅沟槽隔离结构技术中，位于浅沟槽隔离角落的栅氧化物层容易形成尖角。下面参照附图1加以说明，半导体衬底101上依次形成有栅介质层102和多晶硅栅113，位于栅介质层102和多晶硅栅113的周围形成有自对准浅沟槽隔离结构112，可以看出，在自对准浅沟槽隔离结构112与栅介质层102相接触处形成有尖角114(corner)。由于形成沟槽以及形成栅介质层时，都会在半导体衬底中产生应力，应力会集中于自对准浅沟槽隔离结构112与栅介质层102相接触处的尖角114处，产生漏电流，从而影响器件的可靠性。
发明内容
本发明解决的问题是在自对准浅沟槽隔离结构工艺中由于自对准浅沟槽隔离结构与栅介质层相接触处形成有尖角，尖角处容易产生漏电流，从而影响器件的可靠性。
为解决上述问题，本发明提供一种自对准浅沟槽隔离结构形成方法，包括：提供半导体衬底，把半导体衬底分为有源区和有源区以外的隔离区；在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；依次蚀刻隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；在有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；进行氧化步骤，在有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层；蚀刻隔离区的栅介质层和半导体衬底形成沟槽，去除有源区的第二蚀刻停止层和第二绝缘层；在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；平坦化第三绝缘层和衬氧化物层，去除有源区的第一蚀刻停止层和第一绝缘；在有源区形成栅极以及在栅极两侧、半导体衬底中进行源/漏离子注入形成源/漏极。
所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至500
所述侧墙为氧化硅层和氮化硅层构成。
所述第一蚀刻停止层、第二蚀刻停止层为氮化硅。
所述第一绝缘层、第二绝缘层为氧化硅。
相应地，本发明提供一种自对准浅沟槽隔离结构，包括：分为有源区和有源区以外的隔离区的半导体衬底；位于半导体衬底中隔离区的沟槽；依次填充于沟槽内的衬氧化物层和第三绝缘层；还包括位于有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层。
所述场氧化层厚度范围为50至500
本发明还提供一种存储器单元的形成方法，包括：提供带有氧化层的半导体衬底，所述半导体衬底分为存储单元区域和外围电路区域，所述存储单元区域和外围电路区域均分为有源区和有源区以外的隔离区；在半导体衬底上存储单元区域形成隧穿注入掩模区和隧穿氧化层窗口；在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；依次蚀刻存储单元区域和外围电路区域的隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；在存储单元区域和外围电路区域的有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；进行氧化步骤，在存储单元区域和外围电路区域的有源区的多晶硅层两侧、栅介质层与半导体衬底交界处形成场氧化层；蚀刻存储单元区域和外围电路区域的隔离区的栅介质层和半导体衬底形成沟槽，去除存储单元区域和外围电路区域的有源区的第二蚀刻停止层和第二绝缘层；在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；平坦化第三绝缘层和衬氧化物层，去除存储单元区域和外围电路区域的有源区的第一蚀刻停止层和第一绝缘层；在存储单元区域形成浮栅、选择栅、层间绝缘层和控制栅；在外围电路区域形成外围电路栅极；进行源/漏离子注入形成外围电路的源/漏极和存储单元区域的源/漏极。
所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至500
所述侧墙为氧化硅层和氮化硅层组合构成。
所述第一蚀刻停止层、第二蚀刻停止层为氮化硅。
所述第一绝缘层、第二绝缘层为氧化硅。
相应地，本发明还提供一种存储器单元，包括：带有氧化层的半导体衬底，所述半导体衬底分为存储单元区域和外围电路区域，所述存储单元区域和外围电路区域均分为有源区和有源区以外的隔离区；位于半导体衬底上存储单元区域的隧穿注入掩模区和隧穿氧化层窗口；形成于半导体衬底上存储单元区域和外围电路区域的栅介质层；并列位于存储单元区域栅介质层上的浮栅、选择栅和外围电路区域栅介质层上的外围电路栅极；位于存储单元区域浮栅、选择栅上的层间绝缘层以及位于浮栅位置层间绝缘层上的控制栅；位于半导体衬底中外围电路栅极、浮栅和选择栅两侧的源/漏极；位于存储单元区域和外围电路区域的隔离区中的沟槽；依次填充于沟槽内的衬氧化物层和第三绝缘层；还包括位于存储单元区域和外围电路区域的有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层。形成所述场氧化层厚度范围为50至500
与现有技术相比，本技术方案具有以下优点：通过在采用自对准浅沟槽隔离结构工艺中加入氧化步骤，在在有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层，防止了自对准浅沟槽隔离结构与栅介质层相接触处形成尖角。
本技术方案通过在采用自对准浅沟槽隔离结构工艺中加入氧化步骤，在存储单元区域和外围电路区域的有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层；防止了存储单元区域和外围电路区域的自对准浅沟槽隔离结构与栅介质层相接触处形成尖角。
附图说明
图1是现有技术形成自对准浅沟槽隔离结构示意图；
图2A至2H是本发明的一个实施例的形成自对准浅沟槽隔离结构示意图；
图3A至3P是本发明的另一个实施例的形成存储器单元结构示意图。
具体实施方式
本发明的实质是提供一种自对准浅沟槽隔离结构的形成方法，本发明通过在采用自对准浅沟槽隔离结构工艺中加入氧化步骤，在在有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化形成场氧化层，防止了自对准浅沟槽隔离结构与栅介质层相接触处形成尖角，从而防止了由于尖角的存在导致的漏电流。本发明的实施例中的半导体衬底为p型，形成的MOS晶体管为n型沟道，半导体衬底还可以为n型，MOS晶体管还可以为p型沟道，在此不应过多限制本发明的保护范围。
本发明首先提供一种自对准浅沟槽隔离结构形成方法实施例，本发明提供一种自对准浅沟槽隔离结构形成方法，包括：提供半导体衬底，把半导体衬底分为有源区和有源区以外的隔离区；在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；依次蚀刻隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；在有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；进行氧化步骤，在有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层；蚀刻隔离区的栅介质层和半导体衬底形成沟槽，去除有源区的第二蚀刻停止层和第二绝缘层；在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；平坦化第三绝缘层和衬氧化物层，去除有源区的第一蚀刻停止层和第一绝缘；在有源区形成栅极以及在栅极两侧、半导体衬底中进行源/漏离子注入形成源/漏极。
下面参照附图2A至2H对本发明的自对准浅沟槽隔离结构形成方法加以详细说明。
首先，参照附图2A，提供半导体衬底301，把半导体衬底301分为有源区I和有源区以外的隔离区II；在半导体衬底301上依次堆叠形成栅介质层302、多晶硅层303、第一绝缘层304、第一蚀刻停止层305、第二绝缘层306及第二蚀刻停止层307。
所述栅介质层302的厚度范围为7至10nm，所述栅介质层比较优化的为氧化硅。形成所述多晶硅层303目的为保护栅介质层302在后续工艺中被蚀刻损坏，所述多晶硅层303的厚度范围为30至90nm。所述第一蚀刻停止层305、第二蚀刻停止层307为氮化硅，所述第一蚀刻停止层305和第二蚀刻停止层307的厚度范围为50至150nm，在蚀刻工艺中由于第一蚀刻停止层305和第二蚀刻停止层307与待蚀刻材料具有不同的蚀刻比例，使得停止于第一蚀刻停止层305或第二蚀刻停止层307。所述第一绝缘层304和第二绝缘层306为氧化硅。
参照附图2B，依次蚀刻去除隔离区II的第二蚀刻停止层307、第二绝缘层306、第一蚀刻停止层305、第一绝缘层304及多晶硅层303，暴露出栅介质层302。
参照附图2C，在有源区I的堆叠的多晶硅层303、第一绝缘层304、第一蚀刻停止层305、第二绝缘层306及第二蚀刻停止层307周围、栅介质层302上形成侧墙308。形成所述侧墙308的目的为在后续形成场氧化层和自对准浅沟槽隔离结构形成中对有源区和器件的栅极的保护，所述侧墙308可以氧化硅、氮化硅、氮氧化硅或其组合构成。作为本发明的一个实施方式，所述侧墙308为由氧化硅和氮化硅组合构成。形成侧墙308的具体工艺为：首先在栅介质层302及第二蚀刻停止层307上依次形成第一氧化硅层和氮化硅层；然后，采用蚀刻(etch-back)技术形成侧墙308。
参照附图2D，进行氧化步骤，在有源区与隔离区交界处、栅介质层与半导体衬底交界处的半导体衬底表面的薄薄层内形成场氧化层309。形成所述场氧化层309的目的为防止栅介质层302与后续形成的自对准浅沟槽隔离结构接触处的尖角(corner)现象，从而容易导致漏电流，造成器件可靠性受到影响。
所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至500
作为本实施例的一个实施方式，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度为100
作为本实施例的另一个实施方式，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度为200
本发明的实施例的通过在有源区与隔离区之间氧化形成场氧化层309，可以防止栅介质层302与后续形成的自对准浅沟槽隔离结构接触处的尖角(corner)现象。
参照附图2E，蚀刻隔离区II的栅介质层302和半导体衬底301形成沟槽311，去除有源区I的第二蚀刻停止层307和第二绝缘层306。形成沟槽311后工艺中会去除部分场氧化层309，形成图2E中的场氧化层310。
参照附图2F，在沟槽311内以及第一蚀刻停止层305上依次形成衬氧化物层312和第三绝缘层313。所述第三绝缘层313比较优化的实施方式为高密度等离子体氧化物。形成所述衬氧化物层312和第三绝缘层313为本技术领域人员公知技术。所述衬氧化物层312和第三绝缘层313用于填充沟槽311。
参照附图2G，平坦化第三绝缘层313和衬氧化物层312，形成自对准浅沟槽隔离结构318，去除有源区I的第一蚀刻停止层305和第一绝缘层304。
然后，在多晶硅层303上继续沉积一层多晶硅，采用现有的蚀刻技术在有源区形成栅极314。
参照附图2H，在栅极314两侧形成第一侧墙315，所述第一侧墙315可以为氧化硅、氮化硅、氮氧化硅或其组合构成。然后，在半导体衬底中进行源/漏离子注入形成源/漏极，如图2H所示，源/漏离子注入后，形成源极316和漏极317。形成所述第一侧墙315和源/漏极为本领域技术人员公知技术。
基于上述工艺实施后，形成本发明的自对准浅沟槽隔离结构(SA-STI)，包括：分为有源区I和有源区以外的隔离区II的半导体衬底301；位于半导体衬底301中隔离区II内的沟槽311；依次填充于沟槽311内的衬氧化物层312和高第三绝缘层313；还包括位于有源区I与隔离区II交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层310。
本发明还提供一种存储器单元的形成方法实施例，包括：提供带有氧化层的半导体衬底，所述半导体衬底分为存储单元区域和外围电路区域，所述存储单元区域和外围电路区域均分为有源区和有源区以外的隔离区；在半导体衬底上存储单元区域形成隧穿注入掩模区和隧穿氧化层窗口；在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；依次蚀刻存储单元区域和外围电路区域的隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；在存储单元区域和外围电路区域的有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；进行氧化步骤，在存储单元区域和外围电路区域的有源区的多晶硅层两侧、栅介质层与半导体衬底交界处形成场氧化层；蚀刻存储单元区域和外围电路区域的隔离区的栅介质层和半导体衬底形成沟槽，去除存储单元区域和外围电路区域的有源区的第二蚀刻停止层和第二绝缘层；在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；平坦化第三绝缘层和衬氧化物层，去除存储单元区域和外围电路区域的有源区的第一蚀刻停止层和第一绝缘层；在存储单元区域形成浮栅、选择栅、层间绝缘层和控制栅；在外围电路区域形成外围电路栅极；进行源/漏离子注入形成外围电路的源/漏极和存储单元区域的源/漏极。
首先，参照附图3A，提供半导体衬底201，所述半导体衬底201分为存储单元区域II以及外围电路区域I，所述存储单元区域II包括第IIA区域和第IIB区域，其中第IIB区域为存储单元区域沿位线(Bit line)方向的剖面结构示意图，第IIA区域为第IIB区域沿B-B’方向即字线(Word line)方向剖面结构示意图，以下各图相同，将不再加以说明。所述存储单元区域II和外围电路区域I均分为有源区和有源区以外的隔离区，存储单元区域II的有源区包括选择晶体管和浮栅晶体管。
然后，在半导体衬底201上形成栅介质层202，接着半导体衬底201中形成隧穿注入掩模区(TIM，Tunnel implant mask)102。形成所述隧穿注入掩模区102目的为存储单元区域的浮栅晶体管提供隧穿电子和定义浮栅晶体管的沟道长度。
参照附图3B，在半导体衬底201上存储单元区域的有源区沿位线方向形成隧穿氧化层窗口204，所述隧穿氧化层窗口204即为存储单元进行将电子写入浮栅和从浮栅中擦除时电子隧穿通路。具体工艺为：在存储单元区域的栅介质层202上形成光刻胶层203，在光刻胶层203定义出隧穿氧化层窗口204图形，以光刻胶层203为掩模，蚀刻外围电路区域I和存储单元区域沿位线方向的栅介质层202。
参照附图3C，在半导体衬底201上依次堆叠形成栅介质层202a和202b、多晶硅层205、第一绝缘层206、第一蚀刻停止层207、第二绝缘层208及第二蚀刻停止层209。
所述栅介质层202a和202b比较优化的为氧化硅，通过热氧化工艺形成，在第IIB区域热氧化形成的氧化硅与氧化层202共同构成栅介质层202b。形成所述多晶硅层205目的为保护栅介质层202a和202b在后续工艺中被蚀刻损坏，所述多晶硅层205的厚度范围为30至90nm。所述第一蚀刻停止层207、第二蚀刻停止层209为氮化硅，所述第一蚀刻停止层207、第二蚀刻停止层209的厚度范围为50至150nm，在蚀刻工艺中由于第一蚀刻停止层207和第二蚀刻停止层209与待蚀刻材料具有不同的蚀刻比例，使得停止于第一蚀刻停止层207和第二蚀刻停止层209。所述第一绝缘层206和第二绝缘层208为氧化硅。
参照附图3D，依次蚀刻第I区域即外围电路区域和存储单元区域的第二蚀刻停止层209、第二绝缘层208、第一蚀刻停止层207、第一绝缘层206及多晶硅层205，暴露出栅介质层202a。
参照附图3E，在栅介质层202a以及第二蚀刻停止层209上依次形成第一氧化硅层210和氮化硅层211。形成第一氧化硅层210和氮化硅层211为后续形成侧墙之用。
参照附图3F，采用现有的蚀刻技术(etch-back)依次蚀刻第I区域的氮化硅层211和第一氧化硅层210，沿字线方向依次蚀刻的第IIA区域的氮化硅层211和第一氧化硅层210，形成氮化硅层211a和第一氧化硅层210a，氮化硅层211a和第一氧化硅层210a组成了堆叠的多晶硅层205、第一绝缘层206、第一蚀刻停止层207、第二绝缘层208及第二蚀刻停止层209的侧墙。
参照附图3G，进行氧化步骤，在存储单元区域即第IIA区域和外围电路区域即第I区域的有源区的多晶硅层两侧、栅介质层与半导体衬底交界处形成场氧化层212。形成所述场氧化层212的目的为防止栅介质层302与后续形成的自对准浅沟槽隔离结构接触处的尖角(corner)现象，从而容易导致漏电流，造成器件可靠性受到影响。
所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层212厚度范围为50至500
作为本实施例的一个实施方式，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层212厚度为300
作为本实施例的另一个实施方式，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层212厚度为400
本发明的实施例的通过在有源区与隔离区之间氧化形成场氧化层212，可以防止栅介质层202a与后续形成的自对准浅沟槽隔离结构接触处的尖角(corner)现象。
参照附图3H，蚀刻第I区域和存储单元区域的隔离区的栅介质层202a和半导体衬底201形成沟槽213，去除第I区域和第IIA区域的有源区的第二蚀刻停止层209和第二绝缘层208。
参照附图3I，在沟槽213内以及第一蚀刻停止层207上形成衬氧化物层215和第三绝缘层214。所述第三绝缘层214比较优化的实施方式为高密度等离子体氧化物，形成所述衬氧化物层215和第三绝缘层214为本技术领域人员公知技术。所述衬氧化物层215和第三绝缘层214用于填充沟槽213。
参照附图3J，平坦化第三绝缘层214和衬氧化物层215，形成自对准浅沟槽隔离结构216，同时去除第I区域和存储单元区域有源区的第一蚀刻停止层207和第一绝缘层206。
参照附图3K，在多晶硅层205上继续沉积一层多晶硅，共同组成多晶硅层217。
参照附图3L，采用现有蚀刻技术，形成存储单元区域的浮栅218和选择栅219，同时去除第I区域的多晶硅层217。
参照附图3M，在第I区域和存储单元区域形成层间绝缘层220，所述层间绝缘层220比较优化为氧化硅-氮化硅-氧化硅共同组成的ONO层，所述层间绝缘层220的厚度为10至30nm。
然后，去除第I区域即外围电路区域的层间绝缘层220，在去除第I区域的层间绝缘层220的时候，会对栅介质层202a造成部分损坏。
参照附图3N，去除第I区域的栅介质层202a，然后在第I区域的半导体衬底201上形成第二栅介质层221，所述第二栅介质层221比较优化为氧化硅，所述栅介质层比较优化为通过热氧化工艺形成，形成的第二栅介质层221的厚度范围为3至9nm。
然后在整个区域包括第I区域的第二栅介质层221上、第IIA和IIB区域的层间绝缘层220上形成第二多晶硅层222。所述第二多晶硅层222用于形成第IIA区域和第IIB区域的存储单元的控制栅。所述第二多晶硅层222的厚度范围为100至500nm。
参照附图3O，蚀刻第二多晶硅层222，分别形成第I区域即外围电路区域的外围电路栅极223和存储单元区的控制栅224。
参照附图3P，按照常规技术，随后进行源/漏离子注入形成外围电路的源极225和漏极226以及存储单元区域的源极227和漏极229，同时在存储单元区域的选择栅与控制栅之间形成选择晶体管和浮栅晶体管的共用扩散区228，共用扩散区228与隧穿注入掩模区相连。漏极229为相邻存储单元的浮栅晶体管所共用。所述源/漏离子注入包括两步注入：浅掺杂离子注入(LDD)和源/漏深离子注入。
然后在外围电路栅极两侧、存储单元区域的选择栅两侧和控制栅两侧形成第二侧墙230，所述第二侧墙230可以为氧化硅、氮化硅、氮氧化硅或其组合构成。
基于上述工艺实施后，形成本发明的存储器单元。包括：带有氧化层的半导体衬底201，所述半导体衬底201分为存储单元区域II(包括第IIA区域和第IIB区域)和外围电路区域I，所述存储单元区域II和外围电路区域I均分为有源区和有源区以外的隔离区；位于半导体衬底201上存储单元区域II的隧穿注入掩模区102和隧穿氧化层窗口204；形成于半导体衬底201上存储单元区域II和外围电路区域I的栅介质层202b和202a；并列位于存储单元区域栅介质层上的浮栅218、选择栅219和外围电路区域栅介质层202a上的外围电路栅极223；位于存储单元区域II的浮栅218、选择栅219上的层间绝缘层220以及位于浮栅位置层间绝缘层220上的控制栅230；位于半导体衬底201中外围电路栅极223、浮栅218和选择栅219两侧的源/漏极；位于存储单元区域II和外围电路区域I的隔离区中的沟槽213；依次填充于沟槽213内的衬氧化物层215和第三绝缘层214；还包括位于存储单元区域II和外围电路区域I的有源区与隔离区交界处、栅介质层202a和202b与半导体衬底201交界处通过氧化步骤形成的场氧化层212。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种自对准浅沟槽隔离结构形成方法，其特征在于，包括：
提供半导体衬底，把半导体衬底分为有源区和有源区相间的隔离区；
在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；
依次蚀刻去除隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；
在有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；
进行氧化步骤，在有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层；
蚀刻隔离区的栅介质层和半导体衬底形成沟槽，去除有源区的第二蚀刻停止层和第二绝缘层；
在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；
平坦化第三绝缘层和衬氧化物层，去除有源区的第一蚀刻停止层和第一绝缘层；
在有源区形成栅极以及在栅极两侧、半导体衬底中进行源/漏离子注入形成源/漏极。
2.根据权利要求1所述的自对准浅沟槽隔离结构形成方法，其特征在于，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至
3.根据权利要求1所述的自对准浅沟槽隔离结构形成方法，其特征在于，所述侧墙为氧化硅层和氮化硅层构成。
4.根据权利要求1所述的自对准浅沟槽隔离结构形成方法，其特征在于，所述第一蚀刻停止层、第二蚀刻停止层为氮化硅。
5.根据权利要求1所述的自对准浅沟槽隔离结构形成方法，其特征在于，所述第一绝缘层、第二绝缘层为氧化硅。
6.一种自对准浅沟槽隔离结构，包括：
具有相间的有源区与隔离区的半导体衬底；
位于半导体衬底中隔离区的沟槽；
依次填充于沟槽内的衬氧化物层和第三绝缘层；
其特征在于，还包括位于有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层。
7.根据权利要求6所述的对准浅沟槽隔离结构，其特征在于，所述场氧化层厚度范围为50至
8.一种存储器单元的形成方法，其特征在于，包括：
提供带有氧化层的半导体衬底，所述半导体衬底分为存储单元区域和外围电路区域，所述存储单元区域和外围电路区域均分为有源区和有源区以外的隔离区；
在半导体衬底上存储单元区域形成隧穿注入掩模区和隧穿氧化层窗口；
在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；
依次蚀刻存储单元区域和外围电路区域的隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；
在存储单元区域和外围电路区域的有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；
进行氧化步骤，在存储单元区域和外围电路区域的有源区的多晶硅层两侧、栅介质层与半导体衬底交界处形成场氧化层；
蚀刻存储单元区域和外围电路区域的隔离区的栅介质层和半导体衬底形成沟槽，去除存储单元区域和外围电路区域的有源区的第二蚀刻停止层和第二绝缘层；
在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；
平坦化第三绝缘层和衬氧化物层，去除存储单元区域和外围电路区域的有源区的第一蚀刻停止层和第一绝缘层；
在存储单元区域形成浮栅、选择栅、层间绝缘层和控制栅；
在外围电路区域形成外围电路栅极；
进行源/漏离子注入形成外围电路的源/漏极和存储单元区域的源/漏极。
9.根据权利要求8所述的存储器单元的形成方法，其特征在于，所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至
10.根据权利要求8所述的存储器单元的形成方法，其特征在于，所述侧墙为氧化硅层和氮化硅层组合构成。
11.根据权利要求8所述的存储器单元的形成方法，其特征在于，所述第一蚀刻停止层、第二蚀刻停止层为氮化硅。
12.根据权利要求8所述的存储器单元的形成方法，其特征在于，所述第一绝缘层、第二绝缘层为氧化硅。
13.一种存储器单元，包括：
带有氧化层的半导体衬底，所述半导体衬底分为存储单元区域和外围电路区域，所述存储单元区域和外围电路区域均分为有源区和有源区以外的隔离区；
位于半导体衬底上存储单元区域的隧穿注入掩模区和隧穿氧化层窗口；
形成于半导体衬底上存储单元区域和外围电路区域的栅介质层；并列位于存储单元区域栅介质层上的浮栅、选择栅和外围电路区域栅介质层上的外围电路栅极；位于存储单元区域浮栅、选择栅上的层间绝缘层以及位于浮栅位置层间绝缘层上的控制栅；
位于半导体衬底中外围电路栅极、浮栅和选择栅两侧的源/漏极；
位于存储单元区域和外围电路区域的隔离区中的沟槽；
依次填充于沟槽内的衬氧化物层和第三绝缘层；
其特征在于，还包括位于存储单元区域和外围电路区域的有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层。
14.根据权利要求13所述的存储器单元，其特征在于，形成所述场氧化层厚度范围为50至
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100421373A CN101330049B (zh) | 2007-06-18 | 2007-06-18 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100421373A CN101330049B (zh) | 2007-06-18 | 2007-06-18 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101330049A true CN101330049A (zh) | 2008-12-24 |
| CN101330049B CN101330049B (zh) | 2010-08-11 |
Family
ID=40205763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100421373A Active CN101330049B (zh) | 2007-06-18 | 2007-06-18 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101330049B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930927A (zh) * | 2010-08-24 | 2010-12-29 | 复旦大学 | 一种自对准的u型凹槽制造方法 |
| CN101853814B (zh) * | 2009-03-31 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
| CN102956561A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 内嵌式存储器件的形成方法 |
| CN103871861A (zh) * | 2014-03-24 | 2014-06-18 | 上海华力微电子有限公司 | 提高大尺寸硅片器件性能均匀性的方法 |
| CN103903969A (zh) * | 2012-12-26 | 2014-07-02 | 北京兆易创新科技股份有限公司 | 浮栅的制备方法 |
| CN103972176A (zh) * | 2013-02-01 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN105097702A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存制造方法 |
| CN112289794A (zh) * | 2019-07-24 | 2021-01-29 | 汉萨科技股份有限公司 | 半导体元件及其制造方法 |
| CN112436008A (zh) * | 2019-08-06 | 2021-03-02 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
| CN115000072A (zh) * | 2021-03-01 | 2022-09-02 | 硅存储技术股份有限公司 | 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法 |
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1224095C (zh) * | 2002-06-19 | 2005-10-19 | 南亚科技股份有限公司 | 快闪存储器的存储单元的制造方法 |
| US7018873B2 (en) * | 2003-08-13 | 2006-03-28 | International Business Machines Corporation | Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate |
-
2007
- 2007-06-18 CN CN2007100421373A patent/CN101330049B/zh active Active
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853814B (zh) * | 2009-03-31 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
| CN101930927B (zh) * | 2010-08-24 | 2012-01-18 | 复旦大学 | 一种自对准的u型凹槽制造方法 |
| CN101930927A (zh) * | 2010-08-24 | 2010-12-29 | 复旦大学 | 一种自对准的u型凹槽制造方法 |
| CN102956561A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 内嵌式存储器件的形成方法 |
| CN102956561B (zh) * | 2011-08-19 | 2014-11-05 | 中芯国际集成电路制造(上海)有限公司 | 内嵌式存储器件的形成方法 |
| CN103903969A (zh) * | 2012-12-26 | 2014-07-02 | 北京兆易创新科技股份有限公司 | 浮栅的制备方法 |
| CN103903969B (zh) * | 2012-12-26 | 2016-05-04 | 北京兆易创新科技股份有限公司 | 浮栅的制备方法 |
| CN103972176B (zh) * | 2013-02-01 | 2017-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN103972176A (zh) * | 2013-02-01 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN103871861A (zh) * | 2014-03-24 | 2014-06-18 | 上海华力微电子有限公司 | 提高大尺寸硅片器件性能均匀性的方法 |
| CN105097702A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存制造方法 |
| CN105097702B (zh) * | 2014-04-25 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 闪存制造方法 |
| CN112289794A (zh) * | 2019-07-24 | 2021-01-29 | 汉萨科技股份有限公司 | 半导体元件及其制造方法 |
| CN112436008A (zh) * | 2019-08-06 | 2021-03-02 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
| CN112436008B (zh) * | 2019-08-06 | 2023-12-05 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
| CN115000072A (zh) * | 2021-03-01 | 2022-09-02 | 硅存储技术股份有限公司 | 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法 |
| CN117577586A (zh) * | 2024-01-16 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
| CN117577586B (zh) * | 2024-01-16 | 2024-04-30 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101330049B (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101330049B (zh) | 自对准浅沟槽隔离结构、存储器单元及其形成方法 | |
| US10062581B2 (en) | Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same | |
| KR100684886B1 (ko) | 플래시 기억 장치 및 그 제조 방법 | |
| CN100492616C (zh) | 形成存储器件的方法 | |
| JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
| US6902978B2 (en) | Method of making the selection gate in a split-gate flash EEPROM cell and its structure | |
| CN101667581A (zh) | 一种分栅型埋层浮栅式的非易失性存储单元及其制造方法 | |
| JP2006319202A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20070059732A (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| US6235582B1 (en) | Method for forming flash memory cell | |
| JP2007134669A (ja) | フラッシュメモリ素子及びその製造方法 | |
| US6468862B1 (en) | High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate | |
| JP2000260887A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN106206446A (zh) | 嵌入逻辑电路的快闪存储器的制作方法 | |
| CN108878434A (zh) | 一种nor型浮栅存储器及制备方法 | |
| KR20090036283A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN102054781B (zh) | 垂直式闪存结构及其制造方法 | |
| CN102593060B (zh) | 分栅闪存单元及其制造方法 | |
| CN1979894B (zh) | 存储单元、存储单元的制造方法与操作方法 | |
| KR100396698B1 (ko) | 플래쉬 메모리 소자의 구조 | |
| KR100799039B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2009252820A (ja) | 半導体装置の製造方法 | |
| CN101263601A (zh) | 在虚拟接地存储器阵列中位线之间的间隔件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |