CN1459793A - 具有串接二极管的等电压感知式磁性随机访问存储器（mram） - Google Patents

具有串接二极管的等电压感知式磁性随机访问存储器（mram） Download PDF

Info

Publication number
CN1459793A
CN1459793A CN03136868A CN03136868A CN1459793A CN 1459793 A CN1459793 A CN 1459793A CN 03136868 A CN03136868 A CN 03136868A CN 03136868 A CN03136868 A CN 03136868A CN 1459793 A CN1459793 A CN 1459793A
Authority
CN
China
Prior art keywords
resistance
storage unit
type storage
array
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03136868A
Other languages
English (en)
Inventor
F·A·佩尔纳
L·T·特兰
J·R·小伊顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1459793A publication Critical patent/CN1459793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种数据存储器件，它包括电阻式存储单元(170、173、175、177)的阵列(165)以及电气连接到阵列(165)的电路。电阻式存储单元(170、173、175、177)包括与二极管(260)电气连接的磁性随机访问存储器单元(265)。该电路能够向阵列(165)中的一些电阻式存储单元(170、173、175、177)施加第一电压，向阵列(165)的其它单元(170、173、175、177)施加第二电压，以及向阵列(165)的另外单元(170、173、175、177)施加第三电压。此外，一种方法，它用于使用该电路感测所选电阻式存储单元(175)的电阻状态。

Description

具有串接二极管的等电压感知式 磁性随机访问存储器(MRAM)
相关申请的交叉引用
本申请涉及到Fred Perner等人的美国专利申请，其标题为“用于具有串接二极管的磁性随机访问存储器的三次样本感知”(代理人文档号HP100111472)，该申请与本申请在同一天提交，在同一天提交的还有Fred Perner等人的标题为″存储器单元隔离″(代理人文档号HP100111473)的美国专利申请。这些申请在此一并引用以供参考。
背景
所涉及的领域公开了非易失性磁性随机访问存储器(MRAM)单元，这些磁性随机访问存储器(MRAM)单元如图1所示出的那样安置在阵列10中。该阵列10包括：(1)多条沿着阵列10的行伸展的字线20；以及(2)多条沿着阵列10的列伸展的位线30。字线20和位线30相互十字交叉并相交。在字线20和位线30之间，即它们相交处包括有MRAM存储单元40。如图2所示，每个包括磁隧道连结(magnetic tunnel junction(MTJ))50和硅连结二极管60。
图2示出的是在相关技术中所公开的MRAM存储单元40的侧面透视图。图2表示与字线20(图2未示出)相接触的n型硅层70。n型硅层70的顶部是p型硅层80，与n型硅层70一起组成硅连结二极管60。与该硅连结二极管60邻接的是组成的钨颗粒(tungsten stud)层90和模板(template)层100。在模板层100之上的是铁磁层110、反铁磁层120、固定铁磁层130、隧道阻挡(tunneling barrier)层140、软铁磁层(soft ferromagnetic)150以及用于提供与位线30(图2未示出)进行电接触的接触层160。
最初，MRAM存储单元40可能处于第一电阻态，也称为平行态，其中软铁磁层150处在与固定铁磁层130的磁化方向相同的第一磁化方向。可选地，MRAM存储单元40可以处在第二电阻态，也称为反向平行态，其中软铁磁层150处于与固定铁磁层130的磁化方向不相同的第二磁化方向。
当向阵列10中的MRAM存储单元40写时，对与MRAM存储单元40邻接的字线20和位线30施加电压。这些电压生成流经所选字线20和所选位线30的电流。这些电流依次生成与所选MRAM存储单元40相耦合的磁场，其中该磁场具有用于改变软铁磁层150的磁化方向的足够的组合强度。
因此，在MRAM存储单元写的过程中，如果该耦合磁场把MRAM存储单元40从第一电阻态改变为第二电阻态，则可能经受电阻可测量的增加。相反，如果该耦合磁场把MRAM存储单元40从第二电阻态改变为第一电阻态，则MRAM存储单元40会经受电阻可测量的减少。
换句话说，MRAM存储单元40的电阻是固定铁磁层130和软铁磁层150相对磁化方向的函数。与磁化方向是反向平行时相比，磁化方向平行时有更多的电流能够流过隧道阻挡层140，以及更低的电阻。
在读步骤期间，通过向MRAM施加一定量的电流来测量MRAM存储单元40的电阻。然后，对MRAM存储单元40的电阻进行监视，并且有可能通过感知MRAM存储单元40是处于高电阻态还是处于低电阻态，从而确定MRAM存储单元40处在平行态还是反向平行态。换句话说，有可能确定MRAM存储单元40所保持的是″0″数据位还是″1″数据位。
在读步骤期间，为了电气上隔离正在读取的MRAM存储单元40，上面所论述的阵列10依赖于具有低漏电属性的硅连结二极管60。然而，小的薄膜式二极管60具有泄漏电流。此外，当把更多小的薄膜式二极管60放入到较大的阵列10中时，在阵列10中泄漏电流的总量会增加。因此，尤其是在较大的阵列10中，在阵列10中所泄漏的电流量能够干扰正被监视的MRAM存储单元40的电阻态的测量的准确性，从而降低了放置在阵列10中的数据存储器件的效率。
发明内容
本发明的数据存储器件包括电阻式存储单元阵列和一组与该阵列中的多个电阻式存储单元用串接方式电连接的二极管。多条字线沿着该阵列的行伸展，多条位线沿着该阵列的列伸展。该阵列中的第一所选电阻式存储单元安置在多条字线的第一字线和多条位线的第一位线之间。在该阵列上连接一个电路，该电路能够向第一字线施加第一电压，向第一位线施加第二电压，以及向多条字线的第二字线和多条位线的第二位线中的至少之一施加第三电压。
本发明的方法，感测在数据存储器件中第一所选电阻式存储单元的电阻态，其中该数据存储器件包括电阻式存储单元阵列。该方法包括：提供一组与该阵列中的多个电阻式存储单元用串接方式电气连接的二极管；向第一字线施加第一电压，向第一位线施加第二电压，以及向多条字线的第二字线和多条位线的第二位线中的至少之一施加第三电压；以及感测流过第一所选电阻式存储单元的信号电流。
附图说明
在示范实施例的描述中，将采用举例方式并通过具体参考附图对数据存储器件和方法进行描述，在附图中相同的数字指相同的元件，在附图中：
图1示出的是按照相关技术的MRAM存储单元阵列的平面视图；
图2示出的是按照相关技术的MRAM存储单元的侧面透视图；
图3A示出的是电阻式存储单元阵列、与该阵列电连接的电压和接地、代表该阵列中各部件的等效电路以及可能流过该阵列的电流的路径的平面视图；
图3B示出的是电阻式存储单元阵列、施加到该阵列的位线的两个电压、代表该阵列中各部件的等效电路以及可能流过该阵列的电流的路径的平面视图；
图3C示出的是电阻式存储单元阵列、施加到该阵列的一条位线的电压、施加到该阵列的一条字线的电压、代表该阵列中各部件的等效电路以及可能流过该阵列的电流的路径的平面视图；
图4示出的是可以包含在图3A-C所示出阵列中的电阻式存储单元的一个实施例的侧面透视图；
图5示出的是堆叠式配置的两个电阻式存储单元的侧面透视图；以及
图6是方法流程图，该方法可以用于从包括有诸如在图3A-C所示出的那些阵列的数据存储器件中数据的读取。
详细描述
图3A-C中的每幅图都示出电阻式存储单元170、173、175、177的阵列165。每个阵列165包括：(1)一条所选字线180；(2)一条所选位线190；以及(3)一个所选电阻式存储单元175，该所选电阻式存储单元175安置在所选字线180和所选位线190的交叉处。每个阵列165还包括未选字线200和未选位线210。
此外，每个阵列165包括：(1)第一未选电阻式存储单元170，它代表安置在所选位线190上的未选电阻式存储单元；(2)第二未选电阻式存储单元177，它代表安置在所选字线180上的未选电阻式存储单元；以及(3)第三未选电阻式存储单元173，它代表既不在所选字线180上也不在所选位线190上的未选电阻式存储单元。尽管仅仅示出了四个电阻式存储单元170、173、175、177、两条位线190、210以及两条字线180、200，但是另外的电阻式存储单元、位线以及字线是可以包括在阵列165中的。
图4示出的是一种可能的电阻式存储单元配置，它可以用在图3A-C所示出的任何阵列165中。图4的底部示出的是二极管260，并且所示出的MRAM存储单元265邻接于二极管260。MRAM存储单元265和二极管260都可以安置在阵列165的字线180、200和位线190、210之间。此外，二极管260和MRAM存储单元265相互间可以采用串接方式电气连接。尽管所示出的二极管260也包括N型硅层90之上的P型硅层80，但是二极管260的层80、90是可以颠倒配置的，并且可以使用其它已知的二极管260的配置。
二极管260可以是用本领域的任何已知材料制成的薄膜式二极管，并且可以采用本领域已知的任何几何形状。MRAM存储单元265可以包括固定铁磁层130、隧道阻挡层140以及在图4中所示出的软铁磁层150。此外，MRAM存储单元265可以包括在图2中所示出的任何层，以及本领域的熟练技术人员所知的结合MRAM存储单元265使用或用做MRAM存储单元265部分的任何附加层。
图5示出的是电阻式存储单元配置，其中的两个电阻式存储单元互相堆叠，并且其中的电阻式存储单元都是与二极管260邻接的MRAM存储单元265。在图5的较低部分所示出的MRAM存储单元265由较低位线210和字线200所包围。安置在字线200之上的是第二MRAM存储单元265，它被上部的位线210封住。
图5中较低的MRAM存储单元265可以安置在图3A-C中所表示的任何阵列165的第一层，第二MRAM存储单元265可以安置在堆叠于第一层之上的第二层。堆叠式电阻式存储单元，如图5所表示的那样，能够增加数据存储器件的数据存储密度。
尽管图5示出了MRAM存储单元265，但是也可以把其它类型的电阻式存储单元170用在这里所论述的数据存储器件中。此外，可以把多于两个的电阻式存储单元170在顶部相互加以堆叠。除此之外，尽管在图3A-C中选择的是最底部的字线180和最左部的位线190，然而可以在阵列165中选择任何位线和字线来作为所选线。因此，任何电阻式存储单元170、173、175、177都可以作为所选的电阻式存储单元175。
在上文中图3A-C所示出的电路与授予Tran等人的美国专利号6,259,644B1(′644专利)中的附加部件一起进行了描述。′644专利的整个内容在此引入以供参考。在理解′644专利公开的任何或所有电路部件中可以结合图3A-C所示出的阵列165使用的情况下，将在此对与图3A-C所示出的数据存储器件具体相关的电路部件进行描述。此外，在此所论述的元件可以按照所示出的用常规电路部件加以实施，或者用配置成执行相同或等效功能的任何类型的电路部件加以实施。
当向包括有MRAM存储单元265的所选电阻式存储单元175写数据时，图3A-C中所示出的每个数据存储器件可以用第一电压源(图3A-C未示出)施加第一电流，并且可以用第二电压源230向所选位线190施加第二电流。第一电压源和第二电压源230的组合施加能够在所选电阻式存储单元175中产生足够的累积耦合磁场，以便在上面所论述的平行态和反向平行态之间改变所选电阻式存储单元175。因此，可以通过向所选字线180和所选位线190施加足够的电压来向所选电阻式存储单元175写或者是″0″或者是″1″的数据位。
尽管每次通常只向电阻式存储单元170、173、175、177中的一个进行写操作，但是通过向阵列165的多个电阻式存储单元170、173、175、177施加外部磁场也可以同时向大量电阻式存储单元170、173、175、177进行写操作。当该施加的磁场具有足够强度时，它同时改变所有受到影响的电阻式存储单元170、173、175、177的软铁磁层150的磁化方向。
同时向大量电阻式存储单元170、173、175、177进行写是很有用的，例如可用于执行在数据存储器件中存储的所有数据位的批量删除。在上述情况下，可以把所有软铁磁层150重新设置成相同的磁化方向，以便有效地向所有受到影响的电阻式存储单元写″0″数据位。外部磁场的另一种可行的用途涉及同时设置阵列165的所有固定铁磁层130的磁化方向。这涉及使用甚强磁场，并且可以在制造数据存储器件期间或阵列165的最初安装期间加以实施。
当从图3A-C所示出的任何阵列165读时，取代上面所论述的第一电压源，可以把接地220支路电气连接到所选字线180，并且可以把第二电压源230电气连接到所选位线190。一旦电气连接了接地支路220和第二电压源230，则如图3A-C所示出的那样，信号电流237(图3A-3C的实线表示)和不希望有的电流239(图3A-C的点划线表示)就可以流过电阻式存储单元170、173、175、177的电等效元件。产生电流237、239的原因在于，每个电阻式存储单元170、173、175、177是电耦合在接地220和第二电压源230之间的。图3A-C示出的电流I1、I2、I3、I4代表流过单个电阻式存储单元170、173、175、177的累积电流(信号电流237加上不希望有的电流239)。
读操作涉及对流过所选电阻式存储单元175的信号电流237的监视。然后，使用所监视的信号电流237来确定所选电阻式存储单元175是处于平行态还是反向平行态，以及根据所选电阻式存储单元175的电阻态来确定为其所赋予的数据值是″0″还是″1″。
如果假定每个电阻的电阻值是Rm，并假定每个二极管260的电阻值是两个电阻值Rdiode-fwd和Rdiode-rev之一，其值取决于电流通过二极管260的方向，则在图3A-C中每个电阻和二极管260的等效元件配对具有Rm+Rdiode-fwd或者Rm+Rdiode-rev基本上或相等的电阻。Rdiode-fwd是通过二极管260的正向电流的函数，它一般要远小于Rm。Rdiode-rev是在二极管260处于反向(reverse bias)时对通过二极管260的泄漏电流的测量。因此，Rdiode-rev一般要远大于Rm。
如果在图3A所示出的阵列165中存在x行和y列，则在第一未选电阻式存储单元170中的配对具有(Rm+Rdiode-fwd)/(x-1)的电阻，在第二未选电阻式存储单元177中的配对具有(Rm+Rdiode-rev)/(y-1)的电阻，以及在第三未选电阻式存储单元173中的配对具有(Rm+Rdiode-rev)/[(x-1)(y-1)]的电阻。因此，所选电阻式存储单元175，它具有Rm+Rdiode-fwd的等效电阻，与第一未选电阻式存储单元170或者第二未选电阻式存储单元177相比，它具有更大的电阻，并且根据x和y的值，它可能大于或小于第三未选电阻式存储单元173。一般来讲，阵列165可以这样加以设计，从而使第三未选电阻式存储单元173的电阻要远大于所选电阻式存储单元175的电阻。
当如图3A所表示的那样，把一个电压源230和一个接地支路220电气连接到阵列165时，电流I1流过所选电阻式存储单元175，并且电流I2、I3、I4可能流过来选电阻式存储单元170、173、177，这要取决于二极管等效元件在每个单元中的定位。随着阵列大小的增加，类似于I2、I3、I4的电流路径数会增加。因此，不希望有的电流239与信号电流237相比可能要大些，并且在读操作期间使信号电流237不明显。从而，当仅使用一个电压源230和一个接地220时，可能难以读取在阵列165中存储的数据位。
即使当如图3A所表示的那样放置等效元件时，仍然如此。特别地，随着信号电流237和不希望有的电流239流过阵列165，在第三未选电阻式存储单元173中的二极管等效元件阻止电流I2、I3、I4流过。然而，因为阵列165可以包含大量的电阻式存储单元，所以不希望有的电流239可能不会被该二极管完全隔断，从而它可以继续干扰数据位的读取。
图3B示出了通过加入一个第三电压源235来减低不希望电流239的影响的一种方法。当把第三电压源235电连接到未选位线210时，具体地讲当来自第二。电压源230的电压基本上等于来自第三电压源235的电压时，流过第三未选电阻式存储单元173的电流I3和流过第一未选电阻式存储单元170的电流I4就基本上得以降低或消除。此外，流过第二未选电阻式存储单元177的附加的不希望有的电流241是指向接地220的，它并不直接干扰信号电流237的测量。
流过第二未选电阻式存储单元177的附加的不希望有的电流241可以增加所选行的电流，并可能导致不希望有的压降。不过，降低流过第三未选电阻式存储单元173的不希望有的电流239和流过第一未选电阻式存储单元170的不希望有的电流239的好处总体上要大于流过第二未选电阻式存储单元177的附加不希望有的电流241的不希望有的影响。从未选位线210到未选字线200耦合的电压为第一未选电阻式存储单元170中的二极管确立了条件，以便抑制流过第二未选电阻式存储单元177的附加不希望有的电流239。因此，对所选电阻式存储单元175的电阻状态的确定就得以简化。
如图3C所示出的那样，当把第三电压源235电连接到未选字线200时，具体地讲当来自第二电压源230的电压基本上等于或小于来自第三电压源235的电压时，流过第一未选电阻式存储单元170的电流I4就基本上得以消除。施加到未选字线200的电压为第一未选电阻式存储单元170中的二极管260确定了条件以便抑制电流I4，并且也在第三未选电阻式存储单元173中确定了该条件以便抑制电流I3。电流I2基本上等于电流I3，从而使第三电压源235的施加可以抑制流过第二未选电阻式存储单元177的电流I2。此外，指向接地220的电流I2、I3被第三未选电阻式存储单元173中的二极管加以抑制，并且使用如在图3B中所示出的配置，它们不干扰信号电流237的测量或者不干扰对所选电阻式存储单元175的电阻状态的确定。
除了通过第三电压源235的使用带来不希望有的电流降低外，二极管260的用途还在于降低和/或抑制不希望有的电流从未选电阻式存储单元170、173、177中流过。甚至使用薄膜式泄漏隔离二极管(leakyisolation diodes)能够改进使用第三电压源235的有利影响。
在图3A-C中所示出的数据存储器件的另一个优点在于，串接二极管260增加了未选电阻式存储单元170的有效阻抗。高阻抗降低在读操作期间所感测的电流的衰减，并且已经表明它可用于降低噪声。两种组合的影响都有益于具有串接二极管260的MRAM电路产生更大的信/噪比。
串接二极管的又一个优点或好处在于改进写电流的一致性。这之所以得以实现的原因在于，在写操作期间，在通过贯穿MRAM阵列的未选路径的电阻的增加。
图6是方法流程图，该方法可以用于从包括有阵列165的数据存储器件中读取数据和向其写数据。按照该方法，步骤300说明应该与电阻式存储单元170、173、175、177的阵列165一起提供的有：多条字线180、200和位线190、210、在阵列165中的第一所选电阻式存储单元175、电气连接到阵列165的电路、以及一组用串接方式电气连接到阵列165中的多个电阻式存储单元170、173、175、177的二极管260。按照步骤300，所提供的二极管260可以是本领域已知的任何几何形状的薄膜式二极管，并且可以采用串接方式电气连接到多个电阻式存储单元。
步骤310说明，向第一字线180施加第一电压，向第一位线190施加第二电压，以及向多条字线中的第二字线200和多条位线中的第二位线210中的至少之一施加第三电压。当从该该器件读时，第一电压可以采用接地220(零电压)的形式，或者当向该器件写时，它可以是高电压。
在某些方法中，可以把第三电压施加到除了第一字线之外的至少两条字线。按照这些方法，阵列165很大，它包含多条字线180、200，并且具有施加到两条或更多条未选字线200的诸如在上面所描述的第三电压源235的电压。按照其它候选方法，可以把第三电压施加到除了第一位线之外的至少两条位线。当使用这些方法之一时，阵列165还很大，并且具有被施加到两条或更多条未选位线的诸如第三电压源235的电压。
一些向数据存储器件写或从其读的方法包括以基本上相等的量施加第一电压和第三电压。上述方法趋向于使阵列165中不希望有的电流239降到最低，然而施加不相等的电压一般会增加不希望有的电流239。
步骤320说明，感测流过第一所选电阻式存储单元175的信号电流237。当信号电流237流过单元170、173、175、177的单个层时，是可以感测到这些电流的，或者随着它流过诸如图5所示出的以堆叠配置安置所选电阻式存储单元175时，它能够被感测到。按照确定的方法能够选择所选电阻式存储单元175作为MRAM存储单元265。
步骤330说明通过比较信号电流237和参考电流值来确定第一所选电阻式存储单元175的具体电阻状态。按照确定的方法，当第一所选电阻式存储单元175处于平行态或者反向平行态时，参考电流的大小可以与之相同。对参考电流和信号电流237大小的比较可以作出有关第一所选电阻式存储单元175处于何种状态的判断。
步骤340说明，通过这样选择第一电压和第二电压来向第一所选电阻式存储单元175写数据，其中第一电压和第二电压把第一所选电阻式存储单元175从第一电阻状态改变为第二电阻状态。该步骤刚好提供足够的通过所选电阻式存储单元175的电流，使其在平行态和反向平行态之间转换。
在前面已经给出用于理解数据存储器件的示范实施的详细描述，以及使用数据存储器件的方法。不应该将其理解为限制，对于那些熟悉本领域的技术人员，各修改是显而意见的，而不背离待审的权利要求及其等价内容的保护范围。

Claims (10)

1.一种数据存储器件，包括：
具有行和列的电阻式存储单元(170、173、175、177)的阵列(165)；
一组用串接方式与阵列(165)中的多个电阻式存储单元(170、173、175、177)电气连接的二极管(260)；
沿着阵列(165)的行伸展的多条字线；
沿着阵列(165)的列伸展的多条位线；
阵列(165)中的第一所选电阻式存储单元(175)，其中第一所选电阻式存储单元(175)安置在多条字线中的第一字线(180)和多条位线中的第一位线(190)之间；以及
与阵列(165)电气连接的电路，它能够向第一字线(180)施加第一电压，向第一位线(190)施加第二电压，以及向多条字线中的第二字线(200)和多条位线中的第二位线(210)中的至少之一施加第三电压。
2.权利要求1的器件，其中电阻式存储单元(170、173、175、177)的阵列(165)包括磁性随机访问存储器(MRAM)单元(265)。
3.权利要求1的器件，进一步包括阵列(165)中的第二电阻式存储单元(170、173、175、177)，其中第二电阻式存储单元(170、173、175、177)堆叠在第一所选电阻式存储单元(175)上。
4.权利要求1的器件，其中的电路能够通过向第一字线(180)和第一位线(190)提供足够的电能来向第一所选电阻式存储单元(175)进行写，以便把第一所选电阻式存储单元(175)从第一电阻状态改变为第二电阻状态。
5.权利要求1的器件，其中的第一电压和第三电压的值基本上相等。
6.一种感测数据存储器件中的第一所选电阻式存储单元(175)中的电阻状态的方法，该数据存储器件包括：电阻式存储单元(170、173、175、177)的阵列(165)、沿着阵列(165)的行伸展的多条字线(180、200)、沿着阵列(165)的列伸展的多条位线(190、210)、阵列(165)中的第一所选电阻式存储单元(175)，其中第一所选电阻式存储单元(175)安置在多条字线中的第一字线(180)和多条位线中的第一位线(190)之间，以及与阵列(165)电气连接的电路(165)，该方法包括：
提供一组与阵列(165)中的多个电阻式存储单元(170、173、175、177)电气连接的二极管(260)；
向第一字线(180)施加第一电压，向第一位线(190)施加第二电压，以及向多条字线中的第二字线(200)和多条位线中的第二位线(210)中的至少之一施加第三电压；以及
感测流过第一所选电阻式存储单元(175)的信号电流。
7.权利要求6的方法，进一步包括通过比较信号电流和参考电流值来确定第一所选电阻式存储单元(175)的具体电阻状态。
8.权利要求6的方法，其中的感测步骤包括感测流过磁性随机访问存储器(MRAM)单元(265)的信号电流。
9.权利要求6的方法，其中的施加步骤包括施加具有基本上相等值的第一电压和第三电压。
10.权利要求6的方法，进一步包括通过这样选择第一电压和第二电压来向第一所选电阻式存储单元(175)写数据，即第一电压和第二电压把第一所选电阻式存储单元(175)从第一电阻状态改变为第二电阻状态。
CN03136868A 2002-05-22 2003-05-22 具有串接二极管的等电压感知式磁性随机访问存储器（mram） Pending CN1459793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/151,913 US20030218905A1 (en) 2002-05-22 2002-05-22 Equi-potential sensing magnetic random access memory (MRAM) with series diodes
US10/151913 2002-05-22

Publications (1)

Publication Number Publication Date
CN1459793A true CN1459793A (zh) 2003-12-03

Family

ID=29400513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03136868A Pending CN1459793A (zh) 2002-05-22 2003-05-22 具有串接二极管的等电压感知式磁性随机访问存储器（mram）

Country Status (6)

Country Link
US (2) US20030218905A1 (zh)
EP (1) EP1365415A1 (zh)
JP (1) JP2003346475A (zh)
KR (1) KR20030091724A (zh)
CN (1) CN1459793A (zh)
TW (1) TW200307287A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057330B (zh) * 2004-11-17 2010-10-27 斯班逊有限公司 用于寻址纳米级电阻式存储阵列的二极管阵列架构
TWI563501B (zh) * 2008-10-09 2016-12-21 Toshiba Kk

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7180770B2 (en) * 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
WO2007015358A1 (ja) 2005-08-02 2007-02-08 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
JP5120699B2 (ja) 2005-10-03 2013-01-16 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP2008123595A (ja) 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
US9058876B2 (en) * 2009-08-14 2015-06-16 4D-S, Ltd Methods and circuits for bulk erase of resistive memory
CN103222002B (zh) * 2010-11-19 2018-04-24 慧与发展有限责任合伙企业 用于读取阵列中的电阻开关器件的电路和方法
KR20130021739A (ko) 2011-08-23 2013-03-06 삼성전자주식회사 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
JP6749021B2 (ja) * 2015-05-15 2020-09-02 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路
KR102401581B1 (ko) 2015-10-26 2022-05-24 삼성전자주식회사 저항식 메모리 소자
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
US11514964B2 (en) 2017-12-08 2022-11-29 Tohoku University Storage circuit provided with variable resistance elements, reference voltage circuit and sense amplifier
US11705176B2 (en) 2020-08-07 2023-07-18 Tohoku University Storage circuit provided with variable resistance type elements, and its test device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
GB2343308B (en) * 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
DE10053965A1 (de) * 2000-10-31 2002-06-20 Infineon Technologies Ag Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057330B (zh) * 2004-11-17 2010-10-27 斯班逊有限公司 用于寻址纳米级电阻式存储阵列的二极管阵列架构
TWI563501B (zh) * 2008-10-09 2016-12-21 Toshiba Kk

Also Published As

Publication number Publication date
KR20030091724A (ko) 2003-12-03
JP2003346475A (ja) 2003-12-05
US20030218905A1 (en) 2003-11-27
US20040088471A1 (en) 2004-05-06
TW200307287A (en) 2003-12-01
EP1365415A1 (en) 2003-11-26

Similar Documents

Publication Publication Date Title
CN1459793A (zh) 具有串接二极管的等电压感知式磁性随机访问存储器（mram）
US7123498B2 (en) Non-volatile memory device
US5699293A (en) Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US6757188B2 (en) Triple sample sensing for magnetic random access memory (MRAM) with series diodes
US6914809B2 (en) Memory cell strings
US20120134200A1 (en) Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
US20060067112A1 (en) Resistive memory cell random access memory device and method of fabrication
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
US20050117391A1 (en) Magnetic random access memory
KR20030060327A (ko) 고집적 자성체 메모리 소자 및 그 구동 방법
US20020000597A1 (en) Nonvolatile semiconductor memory device and method for recording information
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
CN1405777A (zh) 多位磁存储单元
CN1492443A (zh) 每个存储单元具有多位的磁存储器件
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
KR20120050916A (ko) 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리
CN1459859A (zh) 存储单元隔离
EP1573742A2 (en) Magnetoresistive memory cell array and mram memory comprising such array
KR20030034500A (ko) 마그네틱 램
CN1886800A (zh) 具有磁场传感器的mram芯片的非均匀屏蔽
CN1509474A (zh) 磁阻存储器
US20040042260A1 (en) Write current shunting compensation
US11742020B2 (en) Storage device
CN1347118A (zh) 修正有缺陷的隧道结的方法
US20040213040A1 (en) Magnetic random access memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication