CN1444278A - 存储器系统和制造该存储器系统的方法 - Google Patents

存储器系统和制造该存储器系统的方法 Download PDF

Info

Publication number
CN1444278A
CN1444278A CN03119885A CN03119885A CN1444278A CN 1444278 A CN1444278 A CN 1444278A CN 03119885 A CN03119885 A CN 03119885A CN 03119885 A CN03119885 A CN 03119885A CN 1444278 A CN1444278 A CN 1444278A
Authority
CN
China
Prior art keywords
line
memory layer
memory
customization elements
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03119885A
Other languages
English (en)
Inventor
J·N·霍甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1444278A publication Critical patent/CN1444278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

描述了存储器系统(10)以及制造该存储器系统(10)的方法。在一个方面，存储器系统(10)包括多个存储器层(12)，它们在制造时可以相同，而在安排存储器层(12)到三维堆栈内之前或之后可以容易地定制，使得数据可以独立于其它层(12)发送到各个层(12)或从其检索(串行或并行)。

Description

存储器系统和制造该存储器系统的方法
技术领域
本发明涉及存储器系统和制造该存储器系统的方法。
背景技术
一般说，存储器系统包括多个存储器元件，它们以单个可访问单元的阵列排列。为不同应用有许多不同的存储器系统可用。例如，易失存储器(例如动态随机存取存储器)需要持续电源来保持它们的内容，为基于微处理器的应用提供大存储容量和多样的定制选项。非易失存储器(例如只读存储器和可编程逻辑阵列)不需要持续电源来保持它们的内容，提供相对小的存储容量和有限的定制选项。
非易失存储器通常以两种方式存储信息。具体说，非易失存储器可以存储电荷，或可以存储唯一的物理结构。存储电荷的非易失存储器使用相对小的电流在存储器元件位置上存储电荷。相反，结构改变的存储器通常使用大的电流来改变存储器元件的物理结构(例如定制或硫属化物存储器元件)。在存储电荷和结构改变的这两种非易失存储器中，存取设备(例如存取三极管或存取二极管)通常提供对相关存储器元件的单个存取。在读操作期间，除了与要被读的特定存储器单元相关的存取设备外，存储器阵列中的所有存取设备都关断。
已经建议三维存储器系统以增加存储器单元的包装密度。例如，美国专利No.5,640,760说明一种存储器系统，把多层印刷电路板叠置在一起以形成一个互连的电子部件的三维阵列，所述每一印刷电路板支持多个电子部件包(例如存储器芯片包)。切割所述叠置的电路板形成条。电子部件包的管脚通过印刷电路板的迹线电连接到所述条的侧面。由所述条的侧面彼此连接包。然后把所述条切割，得到堆叠的包的单元块。
发明内容
本发明的特征是一个包括多个存储器层的存储器系统，这些存储器层在制造时可以相同，而在安排在三维堆栈内之前或之后容易被定制，使得数据能够独立于其它层发送到单个层或从其中检索(串行或并行地)。
在一个方面，本发明的特征是作为一个包括N个存储器层的堆栈的存储器系统。每一存储器层包括一个存储器单元阵列，每一存储器单元连接到一个公共的数据线，和一组N条输入/输出(I/O)线，每一输入/输出线连接到所述公共数据线。所述一组N条I/O线中只有一条提供对所述公共数据线的电通信路径。存储器系统还包括一组N个电连接器，每一电连接器电连接各自一个输出节点到各N个相应I/O线组。每组相应I/O线由来自每一N个存储器层的一个I/O线组成。
根据本发明这一方面的实施例可以包括一个或者多个下述特征。
优选地，每组相应I/O线中只有一条I/O线提供对相应存储器层的公共数据线的电通信路径。
在一些实施例中，每一存储器层的N条I/O线中之一包括一个短接的定制元件，而每一存储器层的剩余的N-1个I/O线中的每一个包括一个原来的、未加修改的定制元件。例如，每一定制元件可以包括一个最初以相对高的电阻为特征的元件。
在其它实施例中，每一存储器层的N个I/O线中之一包括一个原来的、未加修改的定制元件，而每一存储器层的剩余的N-1个I/O线中的每一个包括一个烧断的(即电断路的)定制元件。例如，每一定制元件可以包括一个最初以相对低的电阻为特征的元件。
在另一方面，本发明的特征是一种制造存储器系统的方法。根据本发明方法，安放上述N个存储器层。把该N个存储器层安排到一个堆栈中。把一组N个输出节点中的每一个电连接到各组N条相应的I/O线上，其中，每组相应的I/O线由来自N个存储器层中的每个的一个I/O线组成。
根据本发明的这一方面的实施例可以包括一个或者多个下述特征。
在一些实施例中，每一I/O线包括一个定制元件，其特征为有相对高的电阻，和定制存储器层的步骤包括短接相应于提供电通信路径到公共数据线的I/O线的定制元件。短接该定制元件的步骤可以包括横跨该定制元件施加电压。短接该定制元件的步骤可以包括照射要被短接的定制元件，同时施加电压以增加通过被照射的定制元件的电导。在一些实施例中，短接定制元件的步骤可以包括在施加电压的同时靠近要被短接的定制元件处提供一个氧化环境。
在另外的实施例中，每一I/O线包括一个定制元件，其特征为有相对低的电阻，和定制存储器层的步骤包括除了给公共数据线提供电通信路径的I/O线以外烧断所有I/O线的定制元件。烧断定制元件的步骤可以包括横跨定制元件施加电压。烧断定制元件的步骤可以包括照射要被烧断的定制元件，同时施加电压以增加通过被照射的定制元件的电导。在一些实施例中，烧断定制元件的步骤可以包括在靠近要被短接的定制元件的附近处提供一个氧化环境，同时施加电压。
在一些实施例中，在存储器层安排到堆栈内之前定制每一存储器层。在另外的实施例中，在存储器层安排到堆栈内之后定制每一存储器层。
在另一方面，本发明的一个特征是一种制造存储器系统的方法。根据本发明方法，安放N个存储器层。每一存储器层包括一个存储器单元阵列，每一存储器单元连接到一个公共数据线上，和一组N条输入/输出(I/O)线，每一条连接到该公共数据线和包括各定制元件。通过横跨定制元件的选择的子集施加电压并照射之定制每一存储器层，使得每一存储器层的N条I/O线组中只有一条提供对公共数据线的电通信路径。
施加的照射优选增加通过被照射元件的电导。在一些实施例中，施加的照射在定制元件的一个或者多个选择的子集上脉动，和检测由照射在定制元件的一个或者多个选择的子集上感生的电信号。可以根据检测到的由照射感生的电信号在定制元件的一个或者多个选择的子集上调整照射。
从下面的说明，包括附图和权利要求，本发明的其它特征和优点显见。
附图说明
图1是N个存储器层的示意透视图。
图2是图1的N个存储器层安排到堆栈内的示意正视图，和一个N个电连接器组，每一个电连接各输出节点到各N个相应I/O线组。
图3是一个存储器层的方框图，包括一个存储器元件阵列和一组N+1条I/O线，每一I/O线通过一个公共数据线连接到存储器元件阵列。
图4是一种制造存储器系统的方法的流程图。
图5是按照图4的方法定制存储器层的示意方框图。
图6是一种制造存储器系统的方法的流程图。
图7是按照图6的方法定制存储器层的示意方框图。
具体实施方式
在下面的说明中，使用相似的参考号码标识相似的元件。此外，附图意在以示意方式表示示范实施例的主要特征。附图不打算描述实际实施例的每一特征，也不表示描绘的元件的相关尺寸，未按比例绘制。
参考图1和2，在一个实施例中，存储器系统10包括一堆N个存储器层12。每一存储器层包括存储器元件(或单元)阵列14，每一存储器元件连接到一个公共数据线16，和一组N条输入/输出(I/O)线18，每一条连接到公共数据线16。存储器元件阵列14可以以多种常规存储器元件的任何一种实现，包括常规易失和非易失存储器元件阵列。在一些实施例中，阵列14的存储器元件作为常规阻性存储器元件实现，诸如磁随机存取存储器(MRAM)元件、相变存储器元件、阻性聚合物存储器元件、多晶硅存储器元件、和一次写(例如基于熔丝的或基于抗熔丝的)阻性存储器元件。一般，I/O线18的数目等于或大于存储器层12的数目。在图示实施例中，有N+1条I/O线：一条定制线和N条电位存取I/O线。每一存储器层12可以包括另外的I/O线(例如，单元地址线，和电源和接地线；未示出)。
下面会详细解释，存储器层12在制造时可以相同，不过存储器层可以在安排到堆栈内之前或之后定制，使得N条电位存取I/O线18中只有一条提供对公共数据线16的电连接路径。存储器系统10还包括由一组N个电连接器20，其每一个电连接各输出节点(O0，O1，O2，…，ON)到由N个相应I/O线18组成的各组22。相应I/O线18的每一组2 2包括来自N个存储器层12中的每一个的一条I/O线18。然而，相应I/O线18的每一组22中只有一条I/O线18提供对相应存储器层12的公共数据线16的电通信路径。以这种方式，数据可以独立于其它层发送到单个层或从其接收(串行或并行)。在一些实施例中，电连接器20可以作为电导材料条实现。
参考图3，如上所述，每一存储器层12包括N+1条I/O线18，这里N是存储器系统10中的存储器层12的数目。每一I/O线18由各电连接器20电连接到各输出节点(O0，O1，O2，…，ON)。一条I/O线18相应于一条定制线并包括一个二极管24。二极管24在定制存储器层12的过程期间正向偏置，而在存储器系统10的正常操作期间反向偏置。每一剩余的N条I/O线18相应于为存储器层12的一条电位存取线，并包括各定制元件26。可以修改定制元件26，例如通过电短接或电烧断(或变换为电断路状态)定制元件，使得N条电位存取I/O线18组中只有一条提供对公共数据线16的电通信路径。定制元件26可以以任何常规写一次可编程电路元件的形式实现，包括阻性元件、导体元件、熔丝元件、和抗熔丝元件。在定制元件以具有相对高电阻(例如电阻器或抗熔丝)为特征的实施例中，对于每一存储器层12，N条电位存取I/O线18之一的定制元件被短接，而剩余的N-1条I/O线的定制元件保留不被修改。在定制元件以具有相对低电阻(例如导体或熔丝)为特征的实施例中，对于每一存储器层12，N条电位存取I/O线18之一的定制元件26保留不被修改，而剩余的N-1条I/O线的定制元件26被烧断而成为电断路状态。
如上所述，可以在把存储器层12安排在一个三维堆栈内之前或之后定制它们。
参考图4和5，在一个实施例中，在把存储器层12如下安排在一个堆栈内之前定制它们。最初，安放一组N个存储器层12(步骤30)。优选地把存储器层12制造的相同。然后定制每一存储器层12使得N条电位存取I/O线18组中只有一条提供对公共数据线16的电通信路径(步骤32)。如图5所示，定制每一存储器层12的过程可以包括在目标定制元件34上施加电压(V)。电压(V)例如可以通过连接电压源3 6到相应于定制线的输出节点(O0)并通过连接相应于目标定制元件34的输出节点(O1)到接地电位源而施加。施加的电压(V)可以足够高以驱动足够的电流通过目标定制元件34，以便短接或烧断目标定制元件34。
在一些实施例中，施加的电压可以相当于或低于为短接或烧断目标定制元件34所需要的电平，不过定制过程可以辅以光或化学方式。例如，在一些实施例中，可以用具有由目标定制元件34吸收的波长的光38照射目标定制元件34。光的吸收增加目标定制元件34的电导率，从而对于给定的施加的偏压增加通过目标定制元件34的电流。在这些实施例中，定制元件26优选用光敏材料(例如非晶硅)形成。在一些实施例中，定制过程可以辅以氧化大气的存在。例如，可以在靠近目标定制元件34的地方提供氧化气体40(例如氧气)，同时施加定制电压(V)。
在定制每一存储器层12(步骤32)之后，安排N个存储器层到一个堆栈内(步骤42)。然后电连接一组N+1个输出节点(O0，O1，O2，…，ON)中的每一个到N条相应I/O线18的各组22，每一组22由来自N个存储器层12的每一层的一条I/O线18形成。
参考图6和7，在一个实施例中，可以在把存储器层12如下安排在一个堆栈内之后定制它们。最初，安放一组N个存储器层12(步骤50)。优选把存储器层12制造得相同。把N个存储器层安排在一个堆栈内(步骤52)。在把每一存储器层12安排在一个堆栈内(步骤52)之后，然后电连接一组N+1个输出节点(O0，O1，O2，…，ON)中的每一个到N条相应I/O线18的各组22，每一组22由来自N个存储器层12的每一层的一条I/O线18形成(步骤54)。然后定制每一层12，使得N条电位存取I/O线18组中只有一条提供对公共数据线16的电通信路径(步骤56)。
在这一实施例中，可以把一个电压施加到定制输出节点(O0)，和可以把接地电位源连接到相应于相应I/O线18组22的输出节点(O1)，该节点包括一个目标定制元件34。在这一场合，在每一存储器层12上的相应定制元件26将具有施加的电压降。当定制电压被施加时，可以通过用光34在适当的偏压条件下照射它们而短接或烧断要被定制的定制元件26，如上所述。在这一场合，定制照射可以施加到存储器层12的堆栈的该侧。每一存储器层12可以具有大约10μm或更高的厚度。在这一场合，大约1μm的照射斑直径将足以选择各个定制元件。可以脉动光照射束对准目标定制元件34以允许与施加的电压关联的传感电子设备提供为把该光束放在目标定制元件34中心所需要的信息。还可以调制光束改善对准精度。这一技术，结合一个简单的扫描方法(例如，为寻找存储器顶层或存储器底层)允许明确定位一个特定的目标定制元件34。
如图7所示，在存储器层12被定制(步骤56)后，N条相应I/O线18的组中只有一条提供对相应输出节点的电通信路径。
其它实施例在权利要求的范围之内。

Claims (10)

1.  一种存储器系统(10)，包括：
一个具有N个存储器层(12)的堆栈，每一存储器层(12)包括：
一个存储器单元阵列(14)，每一存储器单元连接到一条公共数据线(16)，
一组N个输入/输出(I/O)线(18)，每一条连接到所述公共数据线(16)，
其中，该组N条I/O线(18)中只有一条提供对公共数据线(16)的电通信路径；以及
一组N个电连接器(20)，每一个电连接各输出节点到各组N个相应I/O线(18)，每一组相应I/O线(18)由来自N个存储器层(12)中的每一个的一条I/O线(18)构成。
2.权利要求1的存储器系统，其中，每一存储器层(12)的N条I/O线(18)中的一条包括一个短接的定制元件(26)和每一存储器层(12)的剩余的N-1条I/O线(18)中的每一个包括一个原来的、未修改的定制元件(26)。
3.权利要求1的存储器系统，其中，每一存储器层(12)的N条I/O线(18)中的一条包括一个原来的、未修改的定制元件(26)和每一存储器层(12)的剩余的N-1条I/O线(18)中的每一个包括一个烧断的定制元件(26)。
4.一种制造存储器系统(10)的方法，包括：
安放N个存储器层(12)，每一存储器层(12)包括：
    一个存储器单元阵列(14)，每一存储器单元连接到一条公
共数据线(16)，
    一组N条输入/输出(I/O)线(18)，每一条连接到所述公
共数据线(16)；
定制每一存储器层(12)，使得每一存储器层(12)的所述一组N个I/O线(18)中只有一条提供对公共数据线(16)的电通信路径；
安排N个存储器层(12)到一个堆栈内；以及
电连接一组N个输出节点中的每一个到各组N条相应I/O线(18)，每一组相应I/O线(18)由来自每一N个存储器层(12)的一条I/O线(18)构成。
5.权利要求4的方法，其中，每一I/O线(18)包括一个定制元件(26)，其特征在于一个相对高的电阻，定制存储器层(12)包括短接相应于对公共数据线(16)提供电通信路径的I/O线(18)的定制元件(26)。
6.权利要求4的方法，其中，每一I/O线(18)包括一个定制元件(26)，其特征在于一个相对低的电阻，定制存储器层(12)包括除了对公共数据线(16)提供电通信路径的I/O线(18)以外、烧断所有I/O线(18)的定制元件。
7.权利要求4的方法，其中，在把存储器层(12)安排在堆栈内之前定制每一存储器层(12)。
8.权利要求4的方法，其中，在把存储器层(12)安排在堆栈内之后定制每一存储器层(12)。
9.权利要求4的方法，其中，每一I/O线(18)包括一个定制元件(26)，定制每一存储器层(12)包括照射每一存储器层(12)上定制元件(26)的被选择的一个子组以增加通过被照射的定制元件(26)的电导。
10.一种制造存储器系统(10)的方法，包括：
安放N个存储器层(12)，每一存储器层(12)包括：
    一个存储器单元阵列(14)，每一存储器单元连接到公共数
据线(16)，
    一组N个输入/输出(I/O)线(18)，每一个连接到所述公
共数据线(16)和包括各定制元件(26)；以及
通过对定制元件(26)一个被选择的子组施加电压和照射而定制每一存储器层(12)，使得每一存储器层(12)的所述一组N个I/O线(18)中只有一条提供对公共数据线(16)的电通信路径。
CN03119885A 2002-03-07 2003-03-07 存储器系统和制造该存储器系统的方法 Pending CN1444278A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/093020 2002-03-07
US10/093,020 US6594171B1 (en) 2002-03-07 2002-03-07 Memory systems and methods of making the same

Publications (1)

Publication Number Publication Date
CN1444278A true CN1444278A (zh) 2003-09-24

Family

ID=22236384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03119885A Pending CN1444278A (zh) 2002-03-07 2003-03-07 存储器系统和制造该存储器系统的方法

Country Status (6)

Country Link
US (1) US6594171B1 (zh)
EP (1) EP1343169B1 (zh)
JP (1) JP4303006B2 (zh)
KR (1) KR100936148B1 (zh)
CN (1) CN1444278A (zh)
TW (1) TWI259557B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164118B (zh) * 2005-03-31 2011-04-06 桑迪士克3D公司 集成电路及用于集成电路存储器阵列中的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882553B2 (en) * 2002-08-08 2005-04-19 Micron Technology Inc. Stacked columnar resistive memory structure and its method of formation and operation
WO2004084228A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Phase change memory device
US20050138012A1 (en) * 2003-12-23 2005-06-23 Royer Robert J.Jr. Meta-data storage and access techniques
KR100800486B1 (ko) 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US20080259676A1 (en) * 2007-04-17 2008-10-23 Bernhard Ruf Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Computer Program Product
KR100974174B1 (ko) * 2009-11-03 2010-08-05 주식회사 파이로 방탄복
TWI517355B (zh) * 2010-02-16 2016-01-11 凡 歐貝克 具有半導體裝置和結構之系統
KR20110135298A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 반도체 메모리 장치
JP2022050059A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及びメモリシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008729A (en) 1984-06-18 1991-04-16 Texas Instruments Incorporated Laser programming of semiconductor devices using diode make-link structure
AU4663293A (en) 1992-07-07 1994-01-31 Rtb Technology, Inc. High density memory and method of forming the same
US5314840A (en) * 1992-12-18 1994-05-24 International Business Machines Corporation Method for forming an antifuse element with electrical or optical programming
FR2719967B1 (fr) 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5914906A (en) * 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
JPH1154693A (ja) 1997-07-29 1999-02-26 Sanyo Electric Co Ltd 半導体装置
KR100321169B1 (ko) 1998-06-30 2002-05-13 박종섭 앤티퓨즈의프로그래밍회로
JP2000091729A (ja) 1998-09-07 2000-03-31 Nec Eng Ltd スタックメモリモジュール
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164118B (zh) * 2005-03-31 2011-04-06 桑迪士克3D公司 集成电路及用于集成电路存储器阵列中的方法

Also Published As

Publication number Publication date
EP1343169A2 (en) 2003-09-10
TW200304206A (en) 2003-09-16
TWI259557B (en) 2006-08-01
EP1343169B1 (en) 2012-04-11
KR20030074205A (ko) 2003-09-19
EP1343169A3 (en) 2004-03-24
KR100936148B1 (ko) 2010-01-12
US6594171B1 (en) 2003-07-15
JP2003331573A (ja) 2003-11-21
JP4303006B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
JP3526550B2 (ja) 読出し専用メモリ及び読出し専用メモリ装置
CN102150267B (zh) 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
CN1199184C (zh) Mtj堆栈式单元存储器检测方法及装置
US6552409B2 (en) Techniques for addressing cross-point diode memory arrays
US6591394B2 (en) Three-dimensional memory array and method for storing data bits and ECC bits therein
CN101647117B (zh) 可配置三维交叉杆阵列系统
JP4037407B2 (ja) クロスポイント抵抗素子を含むクロスポイントメモリアレイ用のアドレス指定回路
CN1423334A (zh) 具有四个状态的存储单元的存储器件
CN1399275A (zh) 交叉点二极管存储器阵列的并行访问
CN1397952A (zh) 寻址和读出一个交叉点二极管存储器阵列
CN1444278A (zh) 存储器系统和制造该存储器系统的方法
CN1393887A (zh) 容短接存储单元的电阻交叉点阵列
CN1450561A (zh) 非易失多层存储器装置
CN1625738A (zh) 用于电子设备的封装式组合存储器
US6661704B2 (en) Diode decoupled sensing method and apparatus
CN1207717C (zh) 磁致电阻存储器模块装置
CN1618105A (zh) 半密度嵌入rom的dram
NO310899B1 (no) Leseminne og leseminneinnretninger

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20070928

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070928

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20030924