CN102150267B - 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模 - Google Patents

用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模 Download PDF

Info

Publication number
CN102150267B
CN102150267B CN200980135327.7A CN200980135327A CN102150267B CN 102150267 B CN102150267 B CN 102150267B CN 200980135327 A CN200980135327 A CN 200980135327A CN 102150267 B CN102150267 B CN 102150267B
Authority
CN
China
Prior art keywords
bit line
layer
level
mask
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980135327.7A
Other languages
English (en)
Other versions
CN102150267A (zh
Inventor
R·E·舒尔雷恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102150267A publication Critical patent/CN102150267A/zh
Application granted granted Critical
Publication of CN102150267B publication Critical patent/CN102150267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供了一种使用数量少于器件层数量的位线掩模来制造三维存储器的结构和方法。第一位线掩模用来在第一器件级中形成第一位线层。第一位线层包含第一位线。第一位线掩模也用来在第二器件级中形成第二位线层。第二位线层包含第二位线。尽管采用同一掩模图案，但第一位线和第二位线具有到位线连接级的不同电气连接。

Description

用于制造3D存储器阵列的共享X-线掩模和共享Y-线掩模
技术领域
本申请要求美国专利申请12/231,000的权益，该申请提交于2008年9月9日，其全部内容通过引用包括在此。
背景技术
本发明通常涉及半导体制造领域，更具体地说，涉及三维半导体存储器器件及其制造方法。
在制造半导体器件期间，各种光刻掩模用来在衬底上形成结构。每个光刻步骤都具有它自己的掩模。对于关键级，每掩模成本接近300,000美元并且正在增加。因此，制作掩模组非常昂贵。此外，为实验运行制作掩模组会过于昂贵。例如，对每个设计层使用传统唯一掩模制造八级存储器在工艺后端(BEOL)结构(即金属互连)中需要24个关键掩模。仅用于互连的掩模组耗费超过七百万美元。
四层三维一次可编程(OTP)存储器器件通常由堆叠在用来读取和写入单独存储器单元的器件驱动器层顶部上的四层单独存储器单元构成。每个单独单元都具有相关的字线和位线。字线和位线通过一连串过孔(zia)唯一连接到器件驱动器层。
发明内容
本发明的一个实施例提供制造三维半导体器件的方法，包括使用第一位线掩模来在第一器件级中形成第一位线层，其中第一位线层包括第一位线，以及使用第一位线掩模来在第二器件级中形成第二位线层，其中第二位线层包括第二位线。第一位线和第二位线具有到位线连接级的不同电气连接。
本发明的另一实施例提供三维半导体器件，包括在第一器件级中的第一位线层，其中第一位线层具有第一位线图案，其中第一位线层包括第一位线；以及在第二器件级中的第二位线层，其中第二位线层具有第一位线图案，其中第二位线层包括第二位线。第一位线和第二位线具有到位线连接级的不同电气连接。
附图说明
图1是根据示范实施例的存储器单元子阵列的顶视图。
图2是根据示范实施例的图1的存储器单元子阵列的侧视图。
图3是根据示范实施例的位线级的顶视图。
图4是根据示范实施例的潜在过孔通道(corridor)的顶视图。
图5是示出根据示范实施例的过孔通道区域布局的示图。
图6是示出根据示范实施例的位线级的掩模布局的示图。
图7是示出根据示范实施例的中间级的掩模布局的示图。
图8是根据示范实施例使用在图6和图7中示出的掩模制造的过孔通道区域的剖视图。
图9是根据示范实施例使用三个位线掩模制造的过孔通道区域的剖面图。
图10是根据示范实施例使用三个位线掩模和X带制造的共享过孔通道区域的剖面图。
图11是根据示范实施例使用四个位线掩模制造的具有多个单过孔通道的过孔通道区域的剖面图。
图12是根据示范实施例使用四个位线掩模并且不使用顶部金属层制造的过孔通道区域的剖面图。
具体实施方式
描述了共享x-线掩模和共享y-线掩模以便制造三维存储器阵列的结构和方法。在下面描述中，出于解释目的，陈述了许多具体细节以提供对本发明示范实施例的彻底理解。然而，本领域技术人员应明白，可以在没有这些具体细节的情况下实施本发明。术语字线、位线、x-线和y-线可以交换使用。附图不按比例绘制。单数术语掩模包括从母掩模为底的全部工作板。因此，母掩模和它的工作板具有相同图案。在其它例子中，已知的结构和器件用简化形式示出，从而有助于描述示范实施例。
在四层三维一次可编程存储器设计中，过孔掩模使用两次，并且存储器单元掩模可以使用多次。应注意，与术语“通孔”相比，术语“过孔”的使用不意味着限制本发明的实施例，并且本发明的实施例可以包括过孔或通孔或两者。可以部分共享字线掩模(例如分段字)而不共享位线掩模。字线掩模和位线掩模不会在各级中同时共享，因为它们不是到单独存储器单元的唯一连接。如果字线掩模和位线掩模在各级中同时共享，那么四个存储器单元将同时开启。
本发明的实施例描述允许字线掩模和位线掩模都被共享的结构和方法。例如，八层存储器的掩模数量可以减少到六个掩模：一个存储器单元掩模、一个过孔掩模、一个字线掩模以及三个位线掩模。有利地是，掩模组的成本被充分减少。位线掩模可以使用两次或三次，每次都实现制造利用率的提高。另外，实验运行掩模组是更有成本效率的。有利地是，这些较低成本掩模组使各系列的产品变化更有利可图。
本发明的一个实施例涉及使用少于器件层数量的多个位线掩模来制造三维存储器的结构和方法。第一位线掩模用来在第一器件级中形成第一位线层。第一位线层包括第一位线。第一位线掩模也用来在第二器件级中形成第二位线层。第二位线层包括第二位线。第一位线和第二位线具有到位线连接级的不同电气连接。
本发明的另一实施例涉及使用四个位线掩模和一个字线掩模来制造三维存储器，从而制造八层三维存储器器件的结构和方法。字线层在存储器级对之间共享。尽管仅使用四个位线掩模，但是产生八个不同层到位线驱动器级上的单独位线驱动器的八个不同电气连接。
本发明的另一实施例涉及使用三个位线掩模、一个字线掩模和顶部金属(TM)带来制造三维存储器的结构和方法。字线层在存储器级对之间共享。两个过孔通道各自都具有三个过孔列。尽管仅使用三个位线掩模，但是产生八个不同层到位线驱动器级上单独位线驱动器的八个不同电气连接。
本发明的另一实施例涉及使用三个位线掩模、一个字线掩模、顶部金属带和X带来制造三维存储器的结构和方法。字线层在存储器级对之间共享。某些过孔通道被共享。尽管仅使用三个位线掩模，但是产生八个不同层到位线驱动器级上单独位线驱动器的八个不同电气连接。
本发明的另一实施例涉及使用四个位线掩模、一个字线掩模和顶部金属带来制造三维存储器的结构和方法。字线层在存储器级对之间共享。四个过孔通道具有一个过孔列，并且四个过孔通道具有两个过孔列。尽管仅使用四个位线掩模，但是产生八个不同层到位线驱动器级上单独位线驱动器的八个不同电气连接。
本发明的另一实施例涉及使用四个位线掩模和一个字线掩模制造三维存储器的结构和方法。不使用顶部金属层。字线层在存储器级对之间共享。某些过孔通道被共享。尽管仅使用四个位线掩模，但是产生八个不同层到位线驱动器级上的单独位线驱动器的八个不同电气连接。
参考图1，示出根据示范实施例的存储器单元子阵列100的顶视图。在该例子中，存储器单元子阵列100包括制造为半导体器件的一部分的两级存储器单元(看不见第一级)。在存储器单元子阵列100的顶视图中，示出存储器单元110、字线120和第二位线140。存储器单元110是从如下至少一个中选择的一次可编程或可重写单元：反熔丝，熔丝，串联布置的二极管和反熔丝，多晶硅存储器效应单元，金属氧化物存储器，可切换复合金属氧化物，碳纳米管存储器，相变材料存储器，导电桥元件，可切换聚合物存储器或薄淀积碳可切换电阻器，例如无定形、多晶或微晶碳膜。优选地，该单元包括导引元件(例如二极管或晶体管)以及从上面列出的存储元件类型的一个中选择的存储元件。优选但非必需地，每个单元都包括具有圆柱形或其它合适形状的柱体，在其中存储元件和导引元件串联布置在字线和位线之间。字线120和第二位线140由一种或多种导电材料制成，例如铝、钨、钛、氮化钛等。第二位线140包括从第二位线140侧面突出的第一标签(tab)135和第二标签145。过孔160将第二位线140连接到半导体器件的其它级。
参考图2，示出根据示范实施例的图1的存储器单元子阵列200的侧面图。在该例子中，存储器单元子阵列200包括两级存储器单元。在存储器单元子阵列200的侧面图中，示出第一存储器单元210、第二存储器单元215、第一字线220、第二字线225、第一位线230和第二位线240。第一字线220和第一位线230通过第一存储器单元210电气连接，使得电流可以从单独字线流动到第一位线230。第一存储器单元210、第一字线220和第一位线230包括在第一器件级中。第二字线225和第二位线240通过第二存储器单元215电气连接，使得电流可以从单独字线流动到第二位线240。第二存储器单元215、第二字线225和第二位线240包括在第二器件级中。注意到，第一位线230和第二位线240具有相同图案。
第一位线230包括从第一位线230侧面突出的第一标签235。第一标签235连接到第一过孔250，所述第一过孔250将第一位线230电气连接到位线连接层上的第一位线连接270。第一位线连接270电气连接到在半导体器件中驱动器级的位线驱动器，例如位于半导体衬底上的位线驱动器。第一过孔250是在半导体器件的各个层制造期间或之后生成的导电路径。第二位线240包括从第二位线240侧面突出的第二标签245。第二标签245连接到第二过孔260，所述第二过孔260将第二位线240电气连接到位线连接层上的第二位线连接275。第二位线连接275电气连接到在半导体器件中驱动器级的位线驱动器。第二过孔260是在半导体器件的各个层制造期间或之后生成的导电路径。第一位线连接270和第二位线连接275构成位线连接层。第一标签235和第二标签245使到半导体器件的驱动器级的电气连接成为可能，尽管第二位线245直接在第一位线230上面并且尽管第一位线230和第二位线240具有相同图案。在同一位线掩模用来制造多于一个位线级时，电气连接不能在第一位线230和第二位线240的直接路径中，这在考虑多个器件级时变得显而易见。
参考图3，示出根据示范实施例的位线级300的顶视图。位线级300包括电气连接到存储器单元320的位线迹线310。位线迹线310包括第一标签330和第二标签335。多个标签允许同一位线图案在多个层上使用。由于过孔位于不同器件级中的不同位置，因此标签中的一个，例如标签335，不能用于连接位线驱动器。因此，在不同级中，不同标签连接到不同过孔，而其它标签保持不连接到过孔。
例如，在具有第一和第二器件级的两个器件级半导体器件中，在第一器件级上的位线迹线310的第一标签330连接到在半导体器件驱动器级上的第一位线驱动器。然而，在该特定例子中，在第一器件级上的位线迹线310的第二标签335不连接到在半导体器件的驱动器级上的另一驱动器。在第二器件级(未示出)上，使用与位线迹线310相同的位线图案，类似的第二标签335连接到在半导体器件的驱动器级上的第二位线驱动器。然而，在该不同器件级上的类似的第一标签330不连接到在半导体器件的驱动器级上的另一驱动器。因此，对两个不同器件级上的两个不同的位线层使用相同图案，该两个不同位线层可以由两个不同的位线驱动器驱动。位线级300还包括过孔340。过孔340允许电气连接继续到半导体材料中的其他级。
参考图4，示出根据示范实施例的潜在过孔通道的顶视图。该图示出位线驱动器连接到位线410的半导体器件的区域。位线410延伸到并电气连接到许多存储器单元(未示出)。在这个例子中，具有八级存储器。每级存储器都具有它自己的过孔通道。例如，第一过孔通道420用来路由将位线驱动器连接到位线级1(其对应存储器级1)的过孔。其它过孔通道430用来路由将唯一位线驱动器连接到其它七个位线级的过孔。
在该情况下，第一过孔通道420具有第一过孔列440和第二过孔列450。在其它实施例中，过孔通道可以具有任何数量的过孔列，并且在过孔通道之间可以具有不同数量的过孔列。另外，通过使用电气带，电气路径可以在多个过孔通道上和之间路由。
参考图5，示出根据示范实施例的过孔通道区域布局的示图。八层三维存储器件500包括存储器单元阵列520、位线堆叠530、过孔通道区域540以及位线驱动器区域510。位线堆叠530是位线的垂直堆叠，其中许多位线共享相同或相似图案。过孔通道区域540代表在任何给定的位线垂直堆叠中位线的共同过孔路由，如在图4中示出。位线驱动器区域510代表通过位线驱动器电路占用的空间。在通常的存储器设计中，从存储器层到位线驱动器的电气连接占用与位线驱动器电路相比小得多的区域。通常，电气连接被放置为与位线自身对齐。然而，过孔通道相对太大，以至于不能以传统方式放置。示例过孔通道区域500和示例位线560的交迭示出了为什么过孔通道区域不能用传统方式放置。
由于在位线驱动器区域510上面的区域是几乎不使用的空间，因此过孔通道区域540可以重设置远离存储器单元阵列520。存储器单元阵列520中的一行电气连接到位线堆叠530。通过路由经过位于过孔通道区域540中的过孔通道的过孔，位线堆叠530电气连接到位于位线驱动器区域510中的位线驱动器，所述位线驱动器区域510位于八层三维存储器器件500的较低级上。过孔通道区域540远离且偏离位线堆叠530的中心线，以便为多个过孔通道区域腾出空间。
4个位线掩模和1个字线掩模来建造8层3D存储器
在第一实施例中，四个位线掩模和一个字线掩模用来制造八层三维存储器器件。参考图6，该示图示出根据示范实施例的用于位线级的掩模布局。掩模和各图案对准从而示出怎样在过孔通道内比较标签和过孔。例如，示出位线级1连接的第一过孔通道605。掩模Y1生成位线图案Y1 610。掩模Y2生成位线图案Y2 620。掩模Y3生成位线图案Y3 630。掩模Y4生成位线图案Y4 640。“Y”掩模表示它是位线掩模。
参考图7，该示图示出根据示范实施例的用于中间级的掩模布局。掩模和各图案对准，从而示出怎样在过孔通道内比较标签和过孔。例如，示出位线级1连接的第一过孔通道705。掩模V生成中间图案V710。“V”掩模也称为通孔掩模。掩模X生成中间图案X 720。“X”掩模也称为字线掩模。在字线掩模和X-通孔掩模上包括X掩模形状。从掩模产生的字线层和X-通孔层上的该形状形成从在字线上面的通孔形状到在X-通孔下面的位线形状的连接。掩模Z生成中间图案Z 730。“Z”掩模也称为过孔掩模。掩模TM生成图案TM 740。“TM”掩模也称为顶部金属掩模(其中出于清晰，在图8中顶部金属带标注为“带”)。三维存储器器件可以包括许多不同的中间图案；例如，可以使用两个通孔掩模。
参考图8，示出根据示范实施例使用在图6和7中示出的掩模来制造的过孔通道区域的剖面图。对于在图8中以虚线示出的每个位线层(例如，BL1到BL8)，对应正方形盒的列可以包括过孔列，并且在正方形盒之间的列对应带列。位线连接层R2具有指引到在位线驱动器级上的单独位线驱动器的所有表面连接点。沿层R2，从底部向上用下面顺序制造在图6和7中示出的图案：V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z和TM。图8示出通过分割过孔通道生成的剖面图，如图4中剖面“A”示出。没有示出存储器单元。字线层X在存储器级对之间共享。
再次参考图8，描述从位线驱动器到它们的各位线级的单独连接。从R2到位线层1的位线级1的连接如下：R2、V、Y1。到位线层1的连接是通过一级第一Y1标签810。明显地，一级第二Y1标签815没有电气连接到任何元件。
从R2到位线层2的位线级2的连接如下：R2、V、Y1、X、V、Y2。到位线层2的连接是通过二级第一Y2标签820。明显地，二级第二Y2标签825和二级第三Y2标签827没有电气连接到任何元件。
从R2到位线层3的位线级3的连接如下：R2、V、Y1、X、V、Y2、V、Y3。到位线层3的连接是通过三级第一Y3标签830。明显地，一级第三Y3标签835没有电气连接到任何元件。
从R2到位线层4的位线级4的连接如下：R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4。到位线层4的连接是通过四级第一Y4标签840。
从R2到位线层5的位线级5的连接如下：R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4带、V、Y2。到位线层5的连接是通过五级第二Y2标签855。明显地，五级第一Y2标签850和五级第三Y2标签857没有电气连接到任何元件。
从R2到位线层6的位线级6的连接如下：R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3带并且返回到V，最终是Y1。到位线层6的连接是通过六级第二Y1标签865。明显地，六级第一Y1标签860没有电气连接到任何元件。
从R2到位线层7的位线级7的连接如下：R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1带、V、Y3。到位线层7的连接是通过七级第二Y3标签875。明显地，七级第一Y3标签870没有电气连接到任何元件。
从R2到位线层8的位线级8的连接如下：R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、X、V、Y1、V、Y3、X、V、Y2、Z、TM带，并且返回到Z，最终是Y2。到位线层8的连接是通过八级第三Y2标签887。明显地，八级第一Y2标签880和八级第二Y2标签885没有电气连接到任何元件。因此，尽管仅使用四个位线掩模，但是使八个不同层上的八个不同电气连接到指引到在位线驱动器级上单独位线驱动器的连接点。
3个位线掩模、1个字线掩模以及TM带建造8层3D存储器
在第二实施例中，三个位线掩模、一个字线掩模以及顶部金属(TM)带用来制造八层三维存储器器件。参考图9，示出根据示范实施例使用三个位线掩模来制造的过孔通道区域的剖面图。位线连接层R2具有指引到在位线驱动器级上的单独位线驱动器的所有表面连接点。沿层R2，从底部向上用下面顺序制造层：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z以及TM。注意到，图6和图7仅涉及图8。图9示出通过分割过孔通道生成的剖面图，如图4中剖面“A”示出。没有示出存储器单元。字线层X在存储器级对之间共享。在字线掩模和X-通孔掩模上包括“X”掩模形状。在从掩模产生的字线层和X-通孔层上的形状形成从字线层上面和下面的通孔形状到位线形状的连接。用于位级4和位级6连接的过孔通道各自都含有三个过孔列。
再次参考图9，描述从位线驱动器到它们的各位线级的单独连接。没有标出端子标签。从R2到位线层1的位线级1的连接如下：R2、V、Y1。到位线层1的连接是通过一级第一Y1标签910。从R2到位线层2的位线级2的连接如下：R2、V、Y1、X、Y2。到位线层2的连接是通过二级第一Y2标签920。从R2到位线层3的位线级3的连接如下：R2、V、Y1、X、Y2带、V、Y3。到位线层3的连接是通过三级第一Y3标签930。从R2到位线层4的位线级4的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3带、然后返回X、Y1带、V，最终是Y2。到位线层4的连接是通过四级第二Y2标签940。从R2到位线层5的位线级5的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3带、然后返回X，最终是Y1。到位线层5的连接是通过五级第二Y1标签950。从R2到位线层6的位线级6的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TM带，然后返回Z、Y1、X、Y2带、V，最终是Y3。到位线层6的连接通过六级第二Y3标签960。从R2到位线层7的位线级7的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TM带、然后返回Z、Y1、X，最终是Y2。到位线层7的连接是通过七级第三Y2标签970。从R2到位线层8的位线级8的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y1、Z、TM带、然后返回Z，最终是Y1。到位线层8的连接是通过八级第三Y1标签980。因此，尽管仅使用三个位线掩模，但是使八个不同层上的八个不同电气连接到指引到在位线驱动器级上单独位线驱动器的连接点。
3个位线掩模、1个字线掩模、TM带和X带
在第三实施例中，三个位线掩模、一个字线掩模、顶部金属(TM)带和X带用来制造八层三维存储器器件。参考图10，示出根据示范实施例使用三个位线掩模和X带制造的共享的过孔通道区域的剖面图。位线连接层R2具有指引到在位线驱动器级上的单独位线驱动器的所有表面连接点。沿层R2，从底部向上用下面顺序制造层：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z以及TM。注意到，图6和图7仅涉及图8。图10示出通过分割过孔通道生成的剖面图，如图4中剖面“A”示出。没有示出存储器单元。字线层X在存储器级对之间共享。在图10中，X-通孔掩模在所有X位置具有形状。某些过孔通道被共享。
再次参考图10，描述从位线驱动器到它们的各位线级的单独连接。没有标出端子标签。从R2到位线层1的位线级1的连接如下：R2、V、Y1。到位线层1的连接是通过一级第一Y1标签1010。从R2到位线层2的位线级2的连接如下：R2、V、Y1、X、V、Y2。到位线层2的连接是通过二级第一Y2标签1020。从R2到位线层3的位线级3的连接如下：R2、V、Y1、X、V、Y2带、V、Y3。到位线层3的连接是通过三级第一Y3标签1030。从R2到位线层4的位线级4的连接如下：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3带，然后返回V、X、V、Y1带、V，最终是Y2。到位线层4的连接是通过四级第一Y2标签1040。从R2到位线层5的位线级5的连接如下：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3带，然后返回V、X、V，最终是Y1。到位线层5的连接是通过五级第一Y1标签1050。从R2到位线层6的位线级6的连接如下：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X带、V、Y3。到位线层6的连接是通过六级第一Y3标签1060。从R2到位线层7的位线级7的连接如下：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TM带，然后返回Z、Y1、V、X，最终是Y2。到位线层7的连接是通过七级第一Y2标签1070。从R2到位线层8的位线级8的连接如下：R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Y1、Z、TM带，然后返回Z，最终是Y1。到位线层8的连接是通过八级第一Y1标签1080。因此，尽管仅使用三个位线掩模，但是使八个不同层上的八个不同电气连接到指引到在位线驱动器级上的单独位线驱动器的连接点。
4个位线掩模和1个字线掩模从而使用多个单过孔通道建造8层3D存 储器
在第四实施例中，四个位线掩模、一个字线掩模和顶部金属(TM)带用来制造八层三维存储器器件。参考图11，示出根据示范实施例使用三个位线掩模制造的具有多个单过孔通道的过孔通道区域的剖面图。位线连接层R2具有指引到在位线驱动器级上的单独位线驱动器的所有表面连接点。沿层R2，从底部向上用下面顺序制造层：R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z以及TM。注意到，图6和图7仅涉及图8。图11示出通过分割过孔通道生成的剖面图，如图4中剖面“A”示出。没有示出存储器单元。字线层X在存储器级对之间共享。在图11中，X-通孔掩模在所有X位置具有形状。第一四个过孔通道具有一个过孔列；第二四个过孔通道具有两个过孔列。
再次参考图11，描述从位线驱动器到它们的各位线级的单独连接。没有标出端子标签。从R2到位线层1的位线级1的连接如下：R2、V、Y1。到位线层1的连接是通过一级第一Y1标签1110。从R2到位线层2的位线级2的连接如下：R2、V、Y1、X、Y2。到位线层2的连接是通过二级第一Y2标签1120。从R2到位线层3的位线级3的连接如下：R2、V、Y1、X、Y2、V、Y3。到位线层3的连接是通过三级第一Y3标签1130。从R2到位线层4的位线级4的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y4。到位线层4的连接是通过四级第一Y4标签1140。从R2到位线层5的位线级5的连接如下：R2、V、Y1、X、Y2、V、Y3、Y4带、V，最终是Y2。到位线层5的连接是通过五级第二Y2标签1150。从R2到位线层6的位线级6的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3带，然后返回V，最终是Y1。到位线层6的连接是通过六级第二Y1标签1160。从R2到位线层7的位线级7的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1带、V、Y3。到位线层7的连接是通过七级第三Y3标签1170。从R2到位线层8的位线级8的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z、TM带，然后返回Z，最终是Y2。到位线层8的连接是通过八级第三Y2标签1180。因此，尽管仅使用四个位线掩模，但是使八个不同层上的八个不同电气连接到指引到在位线驱动器级上单独位线驱动器的连接点。
4个位线掩模和1个字线掩模建造8层3D存储器(不使用TM层)
在第五实施例中，四个位线掩模和一个字线掩模用来制造八层三维存储器器件。参考图12，示出根据示范实施例使用四个位线掩模并且不使用顶部金属层制造的过孔通道区域的剖面图。位线连接层R2具有指引到在位线驱动器级上的单独位线驱动器的所有表面连接点。沿层R2，从底部向上用下面顺序制造层：R2、V、Y1、X、V、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4。注意到，图6和图7仅涉及图8。图12示出通过分割过孔通道生成的剖面图，如图4中剖面“A”示出。没有示出存储器单元。字线层X在存储器级对之间共享。在图12中，X-通孔掩模在所有X位置具有形状。某些过孔通道被共享。
再次参考图12，描述从位线驱动器到它们的各位线级的单独连接。没有标出端子标签。从R2到位线层1的位线级1的连接如下：R2、V、Y1。到位线层1的连接是通过一级第一Y1标签1210。从R2到位线层2的位线级2的连接如下：R2、V、Y1、X、Y2。到位线层2的连接是是通过二级第一Y2标签1220。从R2到位线层3的位线级3的连接如下：R2、V、Y1、X、Y2带、V、Y3。到位线层3的连接是通过三级第一Y3标签1230。从R2到位线层4的位线级4的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3带，然后返回X、Y1带、V，最终是Y2。到位线层4的连接是通过四级第一Y2标签1240。从R2到位线层5的位线级5的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3带，返回X，最终是Y1。到位线层5的连接是通过五级第一Y1标签1250。从R2到位线层6的位线级6的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4带，然后返回X、Y2带、V，最终是Y3。到位线层6的连接是通过六级第一Y3标签1260。从R2到位线层7的位线级7的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4带，然后返回X，最终是Y2。到位线层7的连接是通过七级第一Y2标签1270。从R2到位线层8的位线级8的连接如下：R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4。到位线层8的连接是通过八级第一Y4标签1280。因此，尽管仅使用四个位线掩模并且不使用顶部金属带，但是使八个不同层上的八个不同电气连接到指引到在位线驱动器级上单独位线驱动器的连接点。
有利地是，用于八层存储器的掩模的数量可以减少为七个掩模：一个存储器单元掩模、一个过孔掩模、一个字线掩模、三个位线掩模和一个X-通孔掩模。充分降低了掩模组的成本。位线掩模可以使用两次或三次，每次都使制造利用率增加。另外，对实验运行掩模组更有成本效率。这些较低成本掩模组也使各系列的产品变化更有利可图。
出于说明和描述目的给出了示范实施例的前面描述。它无意穷尽或将本发明限制于所公开的精确形式，并且根据前面教导，修改和变化是可能的，并且可以由本发明的实践获得。例如，描述的示范实施例集中在使用三或四个位线掩模的八层实现。然而，本发明不限于特定数量的层或掩模。本领域技术人员将认识到，可以在各个层上使用不同数量的掩模、带以及采用不同通道配置来实施本发明的器件和方法，而没有违背本发明的精神。同样，每个存储器层都可以被制造为具有它自己的字线层，或两个字线掩模可以用来生成两组字线。存储器单元可以是任何无源元件存储器阵列。另外，可以改变制造这些层的顺序而不违背本发明的精神。选择和描述实施例是为了解释本发明的原理并且实际应用本发明，从而使本领域技术人员能够在各种实施例中利用本发明，并且加入适合于期望的特定用途的各种修改。意在本发明的范围由附此的权利要求和它们的等效范畴来定义。
尽管针对上面阐述的实施例大量描述了本发明，但本发明不必需限于这些实施例。例如，本发明也可以应用于被配置为多个级的三维存储器阵列，其中字线和/或位线在各级之间共享，包括但不限于：(1)在Mark G.Johnson等人的授权于2000年3月7日的美国专利No.6,034,882和授权于2001年2月6日的美国专利No.6,185,122中描述的存储器，两个申请同此共同授让；(2)在美国专利申请No.09/560,626中描述的存储器阵列，该申请以N.Johan Knall的名义提交于2000年4月28日，并且同此共同授让；(3)在美国专利申请No.09/814,727中描述的存储器阵列，该申请以N.Johan Knall和Mark G.Johnson的名义提交于2001年3月21日，并且同此共同授让；在Kleveland等人的“Three-Dimensional Memory Array Incorporating Serial ChainDiodeStack”，美国专利申请No.09/897,705中描述的存储器，该申请提交于2001年6月29日；上面提及的“Word Line Arrangement HavingMulti-Layer Word Line Segments for Three-Dimensional Memory Array”中描述的存储器；以及在Cleeves的美国专利申请No.10/185,508中描述的存储器，该申请提交于2002年6月27日，其标题为“ThreeDimensional Memory”，其中每个通过引用包括在此。
如在此描述，无源元件存储器阵列包括多个2-端子存储器单元，每个都连接在相关X-线和相关Y-线之间。这样的存储器阵列可以是二维(平面)阵列或可以是具有多于一个存储器单元平面的三维阵列。每个这样的存储器单元都具有非线性导电率，其中反向电流(例如，从阴极到阳极)低于正向电流。从阳极到阴极施加大于编程水平的电压改变存储器单元的导电率。该导电率在存储器单元包括熔丝技术时可能降低，或在存储器包括反熔丝技术时可能增加。无源元件存储器阵列不必需为一次可编程(即，写入一次)存储器阵列。该存储器阵列可以包括可再编程存储器材料，其导电率在施加合适电脉冲后可能降低或增加。
这样的无源元件存储器单元可能通常被视为具有在方向上引导电流的电流导引元件以及能够改变它的状态的另一组件(例如，熔丝、反熔丝、电容器、电阻元件等等)。在本发明的某些优选实施例中，存储器元件是p+区域通过反熔丝元件与n-区域分离的类二极管结构。在反熔丝元件编程时，P+区域电气连接到n-区域并形成二极管。在存储器元件被选定时，存储器元件的编程状态可以通过感测电流或电压降读取。在有机PEMA实施例中，存储器元件是阳极区域通过有机材料层与阴极区域分离的类二极管结构，随着电子注入到层中，所述有机材料层的导电率改变。
优选地，存储器单元由半导体材料构成，如在Johnson等人的美国专利No.6,034,882、Zhang的美国专利No.5,835,396、Knall的美国专利申请No.09/638,428中描述，该申请中每个都通过引用包括在此。具体地，反熔丝存储器单元是优选的。也可以使用在支持电路上可堆叠的其它类型的存储器阵列，例如MRAM和有机无源元件阵列。MRAM(磁阻随机访问存储器)基于磁存储器元件，例如磁隧道结(TMJ)。MRAM技术在Peter.K Naji等人的“A 2556kb 3.0V ITIMTJ NonvolatileMagnetoresistive RAM”中描述，该文献公布于2001 IEEE InternationalSolid-State Circuits Conference的Digest of Technical Papers，ISSCC2001/Session 7/Technology Directions：Advanced Technologies/7.6，2001年2月6日以及ISSCC 2001 Visual Supplement的页94-95、404-405，两者都通过引用包括在此。某些无源元件存储器单元包括有机材料的层，该有机材料的层包括具有类二极管特性的导电的至少一个层和施加电场后改变导电率的至少一种有机材料。Gudensen等人的美国专利No.6,055,180描述有机无源元件阵列，并也通过引用包括在此。也可以使用包含材料例如相变材料和无定形固体的存储器单元。见于Wolstenholme等人的美国专利No.5,751,012和Ovshinsky等人的美国专利No.4,646,266，两个申请都通过引用包括在此。也可以使用包括如下材料的存储器单元：变阻材料，变阻材料包括过渡金属氧化物，如在Hemer等人的美国专利申请No.11/287,452中进一步详细描述，该申请通过引用包括在此；和碳纳米管层，其可以如在Sen、Rahul等人的美国专利申请公开20050269553中所描述的形成，该申请通过引用包括在此，或碳电阻切换薄膜，例如多晶、无定形或微晶碳，或含石墨烯片的薄膜。
基于本公开的教导，期望本领域技术人员能够容易实施本发明。相信在此提供的各种实施例的描述提供了本发明的充足内涵和细节，从而使本领域技术人员能够实施本发明。尽管某些支持电路(例如，解码器、感测电路、多路复用器、输入/输出缓冲器等等)没有具体描述，但这样的电路是公知的，并且在实施本发明的背景下这样电路的具体变化不提供特定优点。此外，相信本领域技术人员在本公开教导下能够使用已知电路技术实施本发明而没有过度的实验，包括实现推断的但没有在此具体描述的各种控制电路。然而，在以下文献中描述了特别适合一次写入反熔丝无源元件存储器单元的三维存储器阵列的偏置条件、偏置电路和层解码器电路的其他细节：Roy E.Scheuerlein的美国申请No.09/897,771，其标题为“Method and Apparatus for BiasingSelected and Unselected Array Lines When Writing a Memory Array”，提交于2001年6月29日；和Kleveland等人的“Three-Dimensional MemoryArray Incorporating Serial Chain Diode Stack”，美国专利申请No.09/897,705，该申请提交于2001年6月29日，两个申请全部内容通过引用包括在此。
在上面描述中，阵列线通常由两级存储器阵列(即，存储器平面)共享。替换地，存储器阵列可以被制造为每个平面具有不与其它平面共享的两个导体。介电层可以用来分离每个这样的存储器级。
字线也可称为行线或X-线，并且位线也可称为列线或Y-线。在“字”线和“位”线之间的区别可以给本领域技术人员带来某些含义。在读取存储器阵列时，一些专业人员假设“驱动”字线并且“感测”位线。此外，存储器组织(例如，数据总线宽度、在操作期间同时读取的位的数量，等等)可能与观察两个阵列线中更对准数据“位”而不是数据“字”的一组有关。在该描述中没有必需意指的含义。
X-线和Y-线的方向性仅是为了便于描述阵列中的两组交叉线。尽管X-线通常正交于Y-线，但这不必需通过这样的术语暗示。此外，存储器阵列的字和位组织也可以容易颠倒，使Y-线组织化为字线，并且X-线组织化为位线。作为额外例子，阵列的各部分可以对应给定字的不同输出位。这样的各种阵列组织和配置在本领域中是公知，并且本发明意在以宽泛的这类变化来理解。
在此描述的实施例可能涉及由电压驱动选定的字线和在读取模式中感测选定的位线，以及连接到字线的存储器单元阳极端子和连接到位线的阴极端子，但其它实施例具体考虑。例如，在三维(例如，多级)存储器阵列中，邻近存储器平面可以类似地连接(例如，如在上面提到的Johnson等人的美国专利No.6,034,882中描述的背对背二极管堆叠存储器阵列)，或可以颠倒邻近平面中存储器单元方向(例如，如在上面提到的Kleveland等人的美国专利申请No.09/897,705中描述的串行链二极管堆叠存储器阵列)，使得阳极端子连接到位线，并且阴极端子连接到字线。因此，X-线、字线和行线，以及Y-线、位线和列线在此的标识是说明各种实施例，但不应该用限制性方式而用更通常的方式理解。例如，在感测字线中而不是位线中的电流时，感测电路可以耦合到字线而不是位线，或可以用于字线和位线两者。例如，应理解，在串行链二极管堆叠上的存储器阵列的各种阵列线标识X-线和Y-线不必需暗示存储器单元的哪个端子(即，阳极或阴极)耦合到特定线，如同背对背二极管堆叠。X-线可以耦合到一个相关存储器平面中存储器单元的阳极端子，并可以耦合到邻近存储器平面中存储器单元的阴极端子。
包括存储器阵列的集成电路通常将阵列细分为有时大数量的较小阵列，有时也称为子阵列。如在此使用，阵列是具有通常不被解码器、驱动器、感测放大器和输入/输出电路打断的连续字线和位线的一组连续存储器单元。包括存储器阵列的集成电路可以具有一个阵列、多于一个阵列或甚至大数量的阵列。如在此使用，集成电路存储器阵列是单片集成电路结构，而不是封装在一起或紧密接近封装或管芯连结在一起的多于一个集成电路器件。
前面的详细描述仅描述了本发明的许多可能实现中的一些。出于该原因，该详细描述意在作为说明而不作为限制。可以基于在此阐述的描述对在此公开的实施例进行变化和修改，而不背离本发明的范畴和精神。只有下面的权利要求(包括所有等效)意在限定本发明的范畴。

Claims (22)

1.一种制造三维半导体器件的方法，包括：
使用第一位线掩模来在第一器件级中形成第一位线层，其中所述第一位线层包括第一位线，所述第一位线具有从所述第一位线的侧面突出的第一多个标签；以及
使用所述第一位线掩模来在第二器件级中形成第二位线层，其中所述第二位线层包括第二位线，所述第二位线具有类似于所述第一多个标签的、从所述第二位线的侧面突出的第二多个标签，
其中所述第一位线和所述第二位线具有经由所述第一和第二多个类似标签中不同的类似标签到位线连接级的不同电气连接。
2.根据权利要求1所述的方法，进一步包括：
使用第一器件掩模组来在所述第一器件级中形成第一器件层，其中所述第一器件层包括第一器件，其中所述第一器件电气连接到所述第一位线；以及
使用所述第一器件掩模组来在所述第二器件级中形成第二器件层，其中所述第二器件层包括第二器件，其中所述第二器件电气连接到所述第二位线，
其中所述第一器件掩模组包括至少一个器件掩模。
3.根据权利要求2所述的方法，其中所述第一器件和第二器件包括从以下各项中至少一个选择的一次可编程单元或可重写单元：反熔丝，熔丝，串联布置的二极管和反熔丝，多晶硅存储器效应单元，金属氧化物存储器，可切换复合金属氧化物，碳纳米管存储器，相变材料存储器，导电桥元件，可切换聚合物存储器或薄淀积碳可切换电阻器。
4.根据权利要求3所述的方法，进一步包括：
使用第一字线掩模来形成第一字线层，其中所述第一字线层包括第一字线，并且其中所述第一字线由所述第一器件级和第二器件级共享。
5.根据权利要求3所述的方法，进一步包括：
使用第一字线掩模来在所述第一器件级中形成第一字线层，其中所述第一字线层包括第一字线，其中所述第一器件电气连接到所述第一字线；以及
使用所述第一字线掩模来在所述第二器件级中形成第二字线层，其中所述第二字线层包括第二字线，其中所述第二器件电气连接到所述第二字线，
其中所述第一字线电气连接到所述第二字线。
6.根据权利要求4所述的方法，进一步包括：
使用至少两个位线掩模来在多个器件级中形成位线层，其中所述位线层包括位线，其中各器件级的所述位线具有到所述位线连接级的不同电气连接。
7.根据权利要求6所述的方法，进一步包括：
使用第一通孔掩模来在所述多个器件级中形成通孔层，其中所述通孔层包括通孔，其中所述通孔是到所述位线连接级的不同电气连接的一部分。
8.根据权利要求7所述的方法，包括：
使用所述第一位线掩模来在三个不同器件级上形成位线；
使用第二位线掩模来在两个不同器件级上形成位线；
使用第三位线掩模来在两个不同器件级上形成位线；
使用第四位线掩模来在一个器件级上形成位线；
使用所述第一字线掩模来在四个不同字线层上形成字线；
使用所述第一器件掩模组来在八个不同器件级上形成器件；
使用所述第一通孔掩模来形成四个不同通孔层，
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
9.根据权利要求7所述的方法，进一步包括：
使用第一带掩模来形成电气带，其中所述电气带是到所述位线连接级的不同电气连接的一部分。
10.根据权利要求9所述的方法，包括：
使用所述第一位线掩模来在三个不同器件级上形成位线；
使用第二位线掩模来在三个不同器件级上形成位线；
使用第三位线掩模来在两个不同器件级上形成位线；
使用所述第一字线掩模来在四个不同字线层上形成字线；
使用所述第一器件掩模组来在八个不同器件级上形成器件；
使用所述第一通孔掩模来形成四个不同通孔层；
使用所述第一带掩模来形成电气带，
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
11.根据权利要求9所述的方法，包括：
使用所述第一位线掩模来在三个不同器件级上形成位线；
使用第二位线掩模来在两个不同器件级上形成位线；
使用第三位线掩模来在两个不同器件级上形成位线；
使用第四位线掩模来在一个器件级上形成位线；
使用所述第一字线掩模来在四个不同字线层上形成字线；
使用所述第一器件掩模组来在八个不同器件级上形成器件；
使用所述第一通孔掩模来形成四个不同通孔层；
使用所述第一带掩模来形成电气带，
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
12.一种三维半导体器件，包括：
在第一器件级中的第一位线层，其中所述第一位线层具有第一位线图案，其中所述第一位线层包括第一位线，所述第一位线具有从所述第一位线的侧面突出的第一多个标签；以及
在第二器件级中的第二位线层，其中所述第二位线层具有所述第一位线图案，其中所述第二位线层包括第二位线，所述第二位线具有类似于所述第一多个标签的、从所述第二位线的侧面突出的第二多个标签，
其中所述第一位线和所述第二位线具有经由所述第一和第二多个类似标签中不同的类似标签到位线连接级的不同电气连接。
13.根据权利要求12所述的三维半导体器件，进一步包括：
在所述第一器件级中的第一器件层，其中所述第一器件层具有第一器件图案，其中所述第一器件层包括第一器件，其中所述第一器件电气连接到所述第一位线；以及
在所述第二器件级中的第二器件层，其中所述第二器件层具有所述第一器件图案，其中所述第二器件层包括第二器件，其中所述第二器件电气连接到所述第二位线，
其中所述第一器件图案是使用至少一个器件掩模生成的。
14.根据权利要求13所述的三维半导体器件，其中所述第一器件和第二器件包括从以下各项中至少一个选择的一次可编程单元或可重写单元：反熔丝，熔丝，串联布置的二极管和反熔丝，多晶硅存储器效应单元，金属氧化物存储器，可切换复合金属氧化物，碳纳米管存储器，相变材料存储器，导电桥元件，可切换聚合物存储器或薄淀积碳可切换电阻器。
15.根据权利要求14所述的三维半导体器件，进一步包括：
第一字线层，其中所述第一字线层具有第一字线图案，其中所述第一字线层包括第一字线，并且其中所述第一字线由所述第一器件级和第二器件级共享。
16.根据权利要求14所述的三维半导体器件，进一步包括：
在所述第一器件级中的第一字线层，其中所述第一字线层具有第一字线图案，其中所述第一字线层包括第一字线，其中所述第一器件电气连接到所述第一字线；以及
在所述第二器件级中的第二字线层，其中所述第二字线层具有所述第一字线图案，其中所述第二字线层包括第二字线，其中所述第二器件电气连接到所述第二字线，
其中所述第一字线电气连接到所述第二字线。
17.根据权利要求15所述的三维半导体器件，进一步包括：
在多个器件级中的位线层，其中所述位线层中的至少两个共享位线图案，其中所述位线层包括位线，其中各器件级的所述位线具有到所述位线连接级的不同电气连接。
18.根据权利要求17所述的三维半导体器件，进一步包括：
在所述多个器件级中的通孔层，其中所述通孔层具有第一通孔图案，其中所述通孔层包括通孔，其中所述通孔是到所述位线连接级的不同电气连接的一部分。
19.根据权利要求18所述的三维半导体器件，进一步包括：
在三个不同器件级上的第一组三个位线层，其中所述第一组三个位线层共享第一位线图案；
在两个不同器件级上的第一组两个位线层，其中所述第一组两个位线层共享第二位线图案；
在两个不同器件级上的第二组两个位线层，其中所述第二组两个位线层共享第三位线图案；
第八位线层，其中所述第八位线层具有第四位线图案；
四个字线层，其中所述四个字线层共享字线图案；
八个器件层，其中所述八个器件层共享器件层图案；以及
四个通孔层，其中所述四个通孔层共享通孔层图案；
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
20.根据权利要求18所述的三维半导体器件，进一步包括：
电气带，其中所述电气带是到所述位线连接级的不同电气连接的一部分。
21.根据权利要求20所述的三维半导体器件，其中所述器件包括八个器件级，所述八个器件级包括：
在三个不同器件级上的第一组三个位线层，其中所述第一组三个位线层共享第一位线图案；
在三个不同器件级上的第二组三个位线层，其中所述第二组三个位线层共享第二位线图案；
在两个不同器件级上的第一组两个位线层，其中所述第一组两个位线层共享第三位线图案；
四个字线层，其中所述四个字线层共享字线图案；
八个器件层，其中所述八个器件层共享器件层图案；
四个通孔层，其中所述四个通孔层共享通孔层图案；以及
电气带层，其中所述电气带层包括电气带，其中所述电气带是到所述位线连接级的电气连接中的至少一些的一部分，
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
22.根据权利要求20所述的三维半导体器件，其中所述器件包括八个器件级，所述八个器件级包括：
在三个不同器件级上的第一组三个位线层，其中所述第一组三个位线层共享第一位线图案；
在两个不同器件级上的第一组两个位线层，其中所述第一组两个位线层共享第二位线图案；
在两个不同器件级上的第二组两个位线层，其中所述第二组两个位线层共享第三位线图案；
第八位线级，其中所述第八位线级具有第四位线图案；
四个字线层，其中所述四个字线层共享字线图案；
八个器件层，其中所述八个器件层共享器件层图案；
四个通孔层，其中所述四个通孔层共享通孔层图案；以及
电气带层，其中所述电气带层包括电气带，其中所述电气带是到所述位线连接级的电气连接中的至少一些的一部分，
其中所述八个器件级的各位线具有到所述位线连接级的不同电气连接。
CN200980135327.7A 2008-09-09 2009-09-03 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模 Active CN102150267B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/231,000 US7943515B2 (en) 2008-09-09 2008-09-09 Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
US12/231,000 2008-09-09
PCT/US2009/055850 WO2010030555A1 (en) 2008-09-09 2009-09-03 Shared masks for x-lines and shared masks for y-lines for fabrication of 3d memory arrays

Publications (2)

Publication Number Publication Date
CN102150267A CN102150267A (zh) 2011-08-10
CN102150267B true CN102150267B (zh) 2014-03-12

Family

ID=41202582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980135327.7A Active CN102150267B (zh) 2008-09-09 2009-09-03 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模

Country Status (7)

Country Link
US (1) US7943515B2 (zh)
EP (1) EP2335284B1 (zh)
JP (1) JP5129391B2 (zh)
KR (1) KR101501105B1 (zh)
CN (1) CN102150267B (zh)
TW (1) TWI382417B (zh)
WO (1) WO2010030555A1 (zh)

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7964916B2 (en) * 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) * 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
EP2612357A4 (en) 2010-08-30 2015-03-04 Hewlett Packard Development Co MULTILAYER MEMORY MATRIX
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9443763B2 (en) 2013-09-12 2016-09-13 Micron Technology, Inc. Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process
US9257431B2 (en) 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9105320B2 (en) 2013-10-16 2015-08-11 Micron Technology, Inc. Memory devices and methods of operating the same
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
CN104991630B (zh) * 2015-06-15 2018-02-27 上海新储集成电路有限公司 一种降低服务器中处理器负载的方法及服务器结构
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US10461125B2 (en) 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays
KR102471157B1 (ko) 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
US10199434B1 (en) 2018-02-05 2019-02-05 Sandisk Technologies Llc Three-dimensional cross rail phase change memory device and method of manufacturing the same
US10468596B2 (en) 2018-02-21 2019-11-05 Sandisk Technologies Llc Damascene process for forming three-dimensional cross rail phase change memory devices
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759450A (zh) * 2003-03-18 2006-04-12 株式会社东芝 可编程阻抗存储器器件
CN101198909A (zh) * 2005-03-31 2008-06-11 桑迪士克3D公司 掩蔽重复的覆盖和对准标记以允许在垂直结构中重复使用光掩模

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6649505B2 (en) 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
BR0315984A (pt) * 2002-11-04 2005-09-20 Polymers Australia Pty Ltd Composições fotocrÈmicas e artigos que transmitem luz
US7504051B2 (en) 2003-09-08 2009-03-17 Nantero, Inc. Applicator liquid for use in electronic manufacturing processes
JP4534132B2 (ja) * 2004-06-29 2010-09-01 エルピーダメモリ株式会社 積層型半導体メモリ装置
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
JP4054347B2 (ja) * 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
TWI285410B (en) 2006-01-27 2007-08-11 Ind Tech Res Inst Interlayer interconnect of three-dimensional memory and method for manufacturing the same
KR100796642B1 (ko) 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759450A (zh) * 2003-03-18 2006-04-12 株式会社东芝 可编程阻抗存储器器件
CN101198909A (zh) * 2005-03-31 2008-06-11 桑迪士克3D公司 掩蔽重复的覆盖和对准标记以允许在垂直结构中重复使用光掩模

Also Published As

Publication number Publication date
JP2012502480A (ja) 2012-01-26
KR101501105B1 (ko) 2015-03-11
US7943515B2 (en) 2011-05-17
EP2335284A1 (en) 2011-06-22
KR20110069787A (ko) 2011-06-23
WO2010030555A1 (en) 2010-03-18
TWI382417B (zh) 2013-01-11
CN102150267A (zh) 2011-08-10
EP2335284B1 (en) 2015-12-02
JP5129391B2 (ja) 2013-01-30
TW201015548A (en) 2010-04-16
US20100059796A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN102150267B (zh) 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模
JP5222761B2 (ja) 抵抗変化型不揮発性記憶装置
CN103069496B (zh) 用于控制三维存储器元件阵列的单器件驱动器电路
CN101971336B (zh) 三维六边形矩阵存储器阵列和制造方法
US7750334B2 (en) Phase change memory device
CN101647117B (zh) 可配置三维交叉杆阵列系统
JP2009199713A5 (zh)
US20030053332A1 (en) Three-dimensional memory array incorporating serial chain diode stack
JP2009004725A (ja) 抵抗変化型不揮発性記憶装置
CN101151512A (zh) 用于紧密间距存储器阵列线的晶体管布局配置
EP1872370B1 (en) Multiplexer interface to a nanoscale-crossbar
KR20050077778A (ko) 반도체 기억 장치 및 그 제조 방법
CN107924703A (zh) 多次可编程的非易失性存储器单元
US20080007991A1 (en) Reversed Magnetic Tunneling Junction for Power Efficient Byte Writing of Mram
JP2004514298A (ja) 不揮発性メモリセルを配置する集積メモリ、ならびに集積メモリの製造および操作方法
US7340356B2 (en) Method and system for reading the resistance state of junctions in crossbar memory
US8780601B2 (en) Three-dimensional integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160531

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk 3D LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.