CN1450561A - 非易失多层存储器装置 - Google Patents

非易失多层存储器装置 Download PDF

Info

Publication number
CN1450561A
CN1450561A CN03120559A CN03120559A CN1450561A CN 1450561 A CN1450561 A CN 1450561A CN 03120559 A CN03120559 A CN 03120559A CN 03120559 A CN03120559 A CN 03120559A CN 1450561 A CN1450561 A CN 1450561A
Authority
CN
China
Prior art keywords
conductive material
layer
memory element
memory
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03120559A
Other languages
English (en)
Inventor
S·M·布兰登伯格
K·K·史密斯
K·J·埃尔德雷奇
A·L·范布洛克林
P·J·弗里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1450561A publication Critical patent/CN1450561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Abstract

只读存储装置(100)具有多层(102，104)，其中第一层(102)形成在半导体衬底(516)上面，而其他一层或多层(104)形成在第一层(102)上面。每一层具有多个非易失存储单元(118)，它们包括连接在导电迹线(112，114)之间的存储元件(116)。存储元件(116)在电位加到被选中的存储单元(118)时显示一定的电阻值。可以由电阻器(204)、与控制元件(308)串联的电阻器(306)或与二极管(408)串联的反熔丝器件(406)来构成存储元件(116)。可以在生产之后对具有包括反熔丝器件的存储元件(404)的存储装置(400)进行编程，其中，反熔丝器件(406)在生产存储装置的时候显示对应于逻辑1的高电阻值，而在反熔丝结(406)被贯穿形成电连接时显示对应于逻辑0的低电阻值。

Description

非易失多层存储器装置
技术领域
本发明涉及存储器装置，具体地说，涉及非易失多层存储器装置。
背景技术
传统的只读存储器(ROM)电路是以用于永久存储程序指令和数据的专用集成电路的形式实现的。例如，可以制造具有用于操作计算机系统的特定指令的ROM电路。
一般地说，ROM电路由半导体上面的存储单元阵列构成，每一个存储单元具有晶体管，所述晶体管被制成可以根据如何对半导体进行离子注入而产生晶体管来指示“1”或“0”。数据由存储器单元永久存储，而且这些数据不能被以电的方式擦除或改动。这样构成每个晶体管、以便具有所述两个预定值之一。此外，可以把ROM电路制成单层器件的形式，其中存储单元阵列在半导体衬底上彼此相邻。
可编程ROM(PROM)电路设计成在制造了半导体芯片之后被编程。PROM装置的存储单元在指令烧进芯片的时候以数据(例如“1”或“0”)编程。通过选择性地把晶体管阵列中每一个存储单元晶体管阈电压电平编程为一个或两个或更多的预定电平来对掩模ROM进行编码。这一点通过在生产过程将近结束的时候形成限定阈电压电平的触点来完成。当对PROM装置进行编程时，可以像其中数据不能被以电的方式改动的传统的ROM芯片那样来实现所述装置。
因为生产半导体装置的成本问题以及基于更小的集成电路的电子装置的设计问题，现需要提供一种非易失存储器电路，它占用更少的空间、具有更大的存储容量而且造价低廉。
发明内容
描述一种具有多层的只读存储器装置。在半导体衬底上形成存储器装置的第一层，并且在所述第一层上面形成一层或多层附加层。每一层具有多个非易失存储单元，它们包括连接在导电的迹线之间的存储元件。
在特定层中，以与导电材料列交叉的导电材料行的形式形成所述导电的迹线。通过连接导电材料行和导电材料列之间的存储元件来形成各个存储单元。
可以利用绝缘材料来使存储装置的各层彼此电绝缘，或者所述各层可以共用各层之间的导电迹线。例如，存储装置第一层的存储元件和存储装置第二层的存储元件可以同时连接到同一导电材料行，但是连接到相应的各层中每一层的不同导电材料列。
存储单元中的存储元件在电位加到被选存储单元时指示电阻值。存储单元可以这样构成，即包括电阻器、与控制元件串联的电阻器，或者与二极管串联的反熔丝器件。其存储元件包括电阻器的存储装置可以这样构成，即，或者具有对应于逻辑1的高电阻值、或者具有对应于逻辑0的低电阻值。
其存储元件包括反熔丝器件的存储器装置可以在生产后编程，其中，在生产存储器装置时反熔丝器件可以指示对应于逻辑1的高电阻值，然后，当反熔丝的结被穿透而形成电连接时，就指示对应于逻辑0的低电阻值。
附图说明
在所有附图中相同的数字用来表示相同的特征或元件。
图1A和图1B是说明非易失多层存储器装置的简图。
图2是说明其存储单元包括电阻器的非易失存储阵列的电路图。
图3是说明其存储单元包括与控制元件串联的电阻器的非易失存储阵列的电路图。
图4是说明其存储单元包括与二极管串联的反熔丝器件的非易失存储阵列的电路图。
图5说明具有电绝缘层的非易失、多层存储器半导体装置。
图6说明非易失、多层存储器半导体装置。
图7是描述制造非易失、多层存储器和/或逻辑装置的方法的流程图。
具体实施方式
下文说明非易失、多层存储器装置以及制造这样一种存储器装置的方法。多层只读存储器装置(ROM)占用的空间比传统的ROM存储器装置要少，而且还提供更大的存储容量。多层ROM存储装置可以在小型电子装置中使用，而且符合存储装置更小化的要求。此外，由电阻性存储单元制成而不是由传统的基于晶体管的存储单元制成的存储装置，造价更为低廉。造价低廉且更小型的存储器可以为基于集成电路的电子装置提供更大的设计灵活性。
示范性的多层ROM装置
图1A和图1B是非易失、多层只读存储器(ROM)装置100的示意图。所述示意图说明了存储器装置100，它具有两层，第一层102和第二层104。存储器装置100的第一层102具有以与各导电材料列108(1-3)交叉的各导电材料行106(1-2)的形式形成的导电迹线。
第一层102还具有存储元件110(1-6)，在示意图中示为电阻器。每个存储元件110连接在导电材料行和导电材料列之间。例如，存储元件110(1)连接在导电材料行106(1)和导电材料列108(1)之间。
同样地，第二层104具有以与各导电材料列114(1-3)交叉的各导电材料行112(1-2)的形式形成的导电迹线。存储元件116(1-6)连接在导电材料行和导电材料列之间，它被指定为存储单元。例如，存储单元118包括连接在导电材料行112(1)和导电材料列114(1)之间的存储元件116(1)。
存储装置100的每一层具有多个存储单元，而每一个存储单元具有存储元件。当电位加到存储元件的两端时，每个存储元件(例如，图2的电阻器)具有可确定的电阻值。任一交叉点的任一存储元件的电阻值可以设计成相对较高(例如，10兆欧)，它被转换成逻辑位值1，或者设计成相对较低(例如，100千欧)，它被转换成逻辑位值0。把相对高的电阻值和逻辑1相关联，并且把相对低的电阻值和逻辑0相关联是一种实现方案的设计选择。因此，可以把相对高的电阻值定义为逻辑0，而把相对低的电阻值定义为逻辑1。除了电阻器存储元件以外，每个存储单元还可以包括与图3说明的电阻器元件串联的控制元件。控制元件帮助识别存储元件的不同电阻值。
利用非导电材料120使第一层102的存储元件和第二层104的存储元件彼此电绝缘。虽然在示意图中以存储单元之间的各个绝缘体120表示所述非导电材料，但是，它可以是第一层102和第二层104之间的固态层。
为了简化说明，图1A和图1B只示出存储器装置100的两层，而且每一层只有几个存储单元，它们包括设置在行导电迹线和列导电迹线之间、即在它们交叉点上的存储元件。本专业的技术人员应理解可以制造具有任意数量的层的存储器装置100，而且每一层具有任意数量的存储元件，从而适应使存储装置变得更小、提供更大存储容量的要求。
示范性的带有电阻器的ROM装置
图2是存储阵列200的电路图，它示出了非易失、多层ROM装置的一层。单个存储单元202具有电阻器204存储元件，它连接在导电材料行206(1)和导电材料列208(1)之间。
存储元件(即连接在导电迹线之间的存储元件)排列成沿X方向210延伸的行和沿Y方向212延伸的列。ROM装置的其他层将沿着Z方面扩展。为简化说明，只示出几个存储单元。实际上，可以使用具有多个存储单元阵列200的ROM装置。此外，导电材料行206和导电材料列不一定要制成彼此垂直。本专业的技术人员可以认识到，可以使用不同的制造技术和半导体设计布局来制造存储阵列200。
导电材料行是在存储阵列200中沿着X方向210延伸的起字线作用的迹线。导电材料列208是在存储阵列200中沿着Y方向212延伸的起位线作用的迹线。阵列中每一行为一条字线，而每一列为一条位线。每个存储单元位于相应的字线和位线的交叉点上，其中，存储单元存储可以转换成逻辑1或逻辑0的信息位。
通过把电压加到存储单元并测量流过存储单元中存储元件的电流，就可以读出被选存储单元的电阻状态。电阻值与读出电流成比例。在确定存储阵列的存储元件电阻值的读出操作过程中，行解码器(没有示出)通过把字线连接到地214而选择了字线206(2)。列解码器(没有示出)选择了位线208(2)，后者连接到读出放大器216，读出放大器216把正电压(标识为+V)加到位线208(2)。读出放大器216读出存储阵列200中各被选存储单元的各存储元件的不同的电阻值。
其他所有没有被选中的字线(也就是行206)连接到恒压电源(标识为+VWL)，它等于正电压+V。此外，其他所有没有被选中的位线(也就是列208)连接到恒压电源(标识为+VBL)，它同样等于正电压+V。恒压电源+VWL和+VBL可以从外部电路或多个电路提供，以便施加等电位而防止电流损耗。本专业的技术人员应该认识到，电压源+VWL和+VBL不一定要等电位，而可以利用任意数量的电路实现方案来防止电流损耗。
在非易失多层存储阵列中，某一特定层的存储单元通过平行路径连接在一起。把相等的电位加到被选中的字线和位线以及没被选中的字线和位线上，减小寄生电流。例如，在确定存储元件的电阻值时，信号电流218流过电阻器220。如果加到行206(3)的等电位电压+VWL小于选择电压+V，不希望有的寄生电流222将会流过电阻器224。
可以利用包括差动读出放大器、模拟读出放大器或数字读出放大器在内的读出放大器来实现读出放大器216。美国Perner等人的专利号为6185143B1的专利中说明了如何利用存储器装置来实现差动读出放大器。美国Perner的专利号为6128239的专利中说明了如何利用存储器装置实现模拟读出放大器。美国Perner等人的专利号为6188615B1的专利中说明了如何利用存储器装置实现数字读出放大器。所有这些授予Perner的专利均转让到Hewlett-Packard公司。
示范性的带有电阻器和控制元件的ROM装置
图3是存储阵列300的电路图，示出了非易失多层ROM装置的一层。在存储阵列300中，单个存储单元302具有存储元件304，后者由与控制元件308串联的电阻器306构成。存储元件304连接在导电材料行310(1)和导电材料列312(1)之间。
控制元件308起允许选择存储阵列300的特定存储单元的作用。控制单元308可以用线性或非线性的电阻器、隧道结型二极管、隧道二极管或者肖特基、PN或PIN半导体二极管来实现。
存储单元(即连接在导电迹线之间的存储元件)被排列成在沿X方向314延伸的行和沿Y方向316延伸的列。ROM或逻辑装置的其他任何层将沿着Z方向扩展。为了简化说明，只示出几个存储单元。实际上，可以使用具有多个存储单元阵列300的ROM或逻辑装置。此外，不一定要把导电材料行310和导电材料列312制成彼此垂直的。本专业的技术人员应认识到，可以采用各种各样的制造技术和半导体设计布局来制造存储阵列300。
导电材料行310是一些用作字线的迹线，它们在存储阵列300中沿着X方向314延伸。导电材料列是一些用作位线的迹线，它们在存储阵列300中沿着Y方向316延伸。阵列的每一行有一条字线，而阵列的每一列有一条位线。每个存储单元位于相应的字线和位线的交叉点上，其中，存储单元存储转换为逻辑1或逻辑0的信息位。
把电压加到存储单元并测量流过所述存储单元的存储元件的电流，就可以读出被选存储单元的电阻状态。例如，为了确定存储元件318的电阻值，字线310(2)连接到地320，而位线312(2)连接到读出放大器322，后者把正电压(标识为+V)加到位线312(2)。读出放大器322读出存储元件318的电阻值，所述电阻值与通过存储元件318的信号电流324成比例。
示范性的带有反熔丝结和二极管的ROM装置
图4是存储阵列400的电路图，示出了非易失多层ROM装置的一层。此外，可以以逻辑装置、例如一次性可编程门阵列的形式来实现存储阵列400。这种门阵列的功能类似于场可编程门阵列(FPGA)，后者是一种在生产后可编程的集成电路。
在存储阵列400中，单个存储单元402具有存储元件404，后者由与二极管408串联的反熔丝器件406构成。存储元件404连接在导电材料行410(1)和导电材料列412(1)之间。反熔丝器件406是一种隧道结型、一次性可编程装置。反熔丝器件的隧道结为很薄的氧化结，当预定的相对高的电位被加到反熔丝器件两端时，电子“隧道”贯穿所述薄氧化结。当氧化结被破坏时，所加电位引起电连接。可以用任意数量的现有的元件和各种类型的熔丝或反熔丝、例如LeComber、硅化物、隧道结、氧化物绝缘击穿(rupture)或其他任何相似的熔丝元件来实现反熔丝器件406。
可以用这样的反熔丝器件来制造存储阵列400的每个存储单元：当读出特定存储单元时，当把相对低的电压加到反熔丝器件两端时，所述反熔丝器件显示高电阻值。可以采用以下方法对被选中的存储单元进行编程：把相对高的电位加到被选中的存储单元中的反熔丝器件的两端、使得当相对低的电压加到特定存储单元时，反熔丝器件显示低电阻。反熔丝器件可以用作可编程开关，后者允许以类似于FPGA的可编程逻辑装置的形式来实现存储阵列400。反熔丝器件既可以用作逻辑元件又可以用作路由选择互连器。所述反熔丝器件和传统的开关元件不一样，它一旦被编程就可以被优化成具有非常低的电阻，从而允许高速互连和低功率电平。
存储单元(即连接在导电迹线两端的存储元件)被排列成沿X方向414延伸的行和沿Y方向416延伸的列。ROM或逻辑装置的其他任何附加层将沿着Z方向扩展。为简化说明，只示出几个存储元件。实际上，可以使用具有多个存储单元阵列400的ROM或逻辑装置。此外，不一定要把导电材料行410和导电材料列412制成彼此垂直的。本专业的技术人员应该认识到可以采用各种各样的制造技术和半导体设计布局来制造存储阵列400。
导电材料行410是一些用作字线的迹线，它们在存储阵列400中沿X方向414延伸。导电材料列412是一些用作位线的迹线，它们在存储阵列400中沿Y方向416延伸。阵列的每一行有一条字线，而阵列的每一列有一位线。每个存储单元位于对应的字线和位线之间或它们的交叉点上，其中，存储单元存储转换成逻辑1或逻辑0的信息位。
通过加电压到存储单元并测量通过该存储单元的存储元件的电流，就可以读出被选存储单元的电阻状态。例如，为了确定存储元件418的电阻值，把字线410(2)连接到地420，而把位线412(2)连接到读出放大器422，后者把正电压(标识为+V)加到位线412(2)。读出放大器422读出存储元件418的电阻值，所述值与通过存储元件418的信号电流424成比例。其他未选的字线(即行410)和未选的位线(即列412)并不需要如存储阵列200(图2)所示那样加上等电位，因为未选存储单元的二极管可以防止任何电流流失(例如，寄生电流)。
示范性的具有绝缘层的多层ROM存储装置
图5示出非易失、多层ROM半导体装置500的截面图，它具有电绝缘层502、504和506。每一层利用绝缘材料508与下一层绝缘。单个层(例如层502)具有导电材料列510和导电材料行512以及存储元件514。
在半导体装置500的衬底层516上形成第一层502。衬底层516是装置500的支持结构，可以由任何半导体材料构成。装置500其他每一层在前一层上面形成。例如，层504在层502上面形成，层506在层504上面形成。虽然只是示出了半导体装置500的三层，但是，本专业的技术人员应该理解，可以把装置制成具有任意数量的层，每一层可以具有任意数量的存储元件。
可以利用导电材料、例如铜或铝或者合金或掺杂质的硅等来制造导电材料列510和导电材料行512。可以利用电阻材料(例如氧化物)来实现存储元件514，所述电阻材料构成如图2所示的电阻器存储元件、如图3所示的与控制元件串联的电阻器元件或如图4所示的与二极管串联的反熔丝结。可以利用二氧化硅构成绝缘层508。本专业的技术人员应认识到，可以利用许多材料和设计的不同组合来制造半导体装置500。
示范性的具有共用层的多层ROM装置
图6示出非易失、多层ROM半导体装置600的截面图，它具有层602、604和606。单个层(例如层602)具有导电材料列608，导电材料行610和存储元件612。每一层与装置600的其他一层或多层共用一些元件。例如，层602和层604共用导电材料行610，层604和层606共用导电材料列614。
在半导体装置600的衬底616上面形成第一层602。衬底616是装置600的支持结构，可以由任何半导体材料构成。装置600的其他每一层均在前一层上面形成。例如，层604在层602上面形成，层606在层604上面形成。虽然只是示出了半导体材料的三层，但是，本专业的技术人员应该理解到，所述装置可以制成具有任意数目的层并且每一层具有任意数目的存储单元。
导电材料列608、614和导电材料行610可以用导电材料制成，例如铜或铝、或用合金或掺杂质的硅制成。可以利用电阻性材料(例如氧化物)实现存储元件612，这些电阻性材料构成如图2所示的电阻器存储元件、如图3所示的与控制元件串联的电阻器存储元件或如图4所示的与二极管串联的反熔丝结。本专业的技术人员应该认识到，可以利用许多材料和设计的不同组合来制造半导体装置600。
制造非易失、多层装置的方法
图7示出用于制造非易失、多层ROM装置和/或逻辑装置的方法。不应该把叙述所述方法的次序当作一种限制。
在方块700中，提供半导体衬底，在其上制成多层ROM或逻辑装置。在方块702，在半导体衬底上形成导电材料列。或者通过铜镶嵌工艺或者通过铝或其他金属淀积工艺来制成导电材料列。
在方块704，在导电材料列上形成存储元件。可以通过生长或淀积氧化铝或其他类似的绝缘和/或隧道效应材料等来形成这些存储元件。为了形成串联元件，可以在前一存储元件的绝缘和/或隧道效应阻挡层的顶上生长或淀积下一个元件。
在方块706，在存储元件上形成导电材料行、使得导电材料行与在方块702形成的导电材料列交叉。形成导电材料列所说明的工艺同样可以用来形成导电材料行。
当在导电材料行和导电材料列之间连接存储元件的时候，就形成单个存储元件。可以以电阻器、或者与控制元件串联的电阻器、或者与二极管串联的反熔丝结的形式来形成存储元件。此外，执行方块702至706的各步骤来形成非易失、多层ROM和/或逻辑装置的第一层。这种装置的每一层包括交叉的导电材料行和导电材料列，其中，非易失存储单元包括连接在导电材料行和导电材料列的存储元件。
在方块708，在第一层上面形成电绝缘材料，使所述第一层与所述多层ROM装置和/或逻辑装置的任何其他层绝缘。在方块710，在绝缘层上形成导电材料列。在方块712，在导电材料列上形成存储元件。在方块714，在存储元件上面形成导电材料行、使得导电材料行与在方块710形成的导电材料列相交。对于存储器和/或逻辑装置的其他每个层重复方块708至714、使得在前一层上面形成其他每个层。
作为在方块708在第一层上面形成绝缘层的另一种替代的方法，可以在方块716在前一层的导电迹线(例如行或列)上形成另一层的存储元件。例如，在方块706形成的第一层的导电材料行上形成第二层的存储元件。
在方块718，在存储元件上形成导电材料行或列、使得导电材料行或列与在方块716形成的导电迹线交叉。例如，在方块718形成第二层的导电材料列、使得该导电材料列与在方块706形成的导电材料行交叉。对于存储器和/或逻辑装置的其他每一层重复方块716至718、使得在前一层上面形成其他每一层并且所述其他每一层共用前一层的元件(行或列)。
结论
一种非易失、多层ROM装置比传统的存储器装置占用的空间更小，但却能提供更大的存储容量。以带有电阻器、或与控制元件串联的电阻器的存储单元制成的多层ROM装置造价低廉、并且为基于集成电路的电子装置提供设计的灵活性。此外，以带有与二极管串联的反熔丝结的存储元件制成的多层ROM装置可以以逻辑装置的形式实现。
虽然已经以结构特征和/或方法步骤的具体语言描述了本发明，但是，显然，在所附权利要求书中定义的本发明并不限于在此说明的具体的特征或步骤。而且，这些具体的特征和步骤是作为实现权利要求中的发明的优选形式而公开的。

Claims (10)

1.一种只读存储器装置(100)，它包括：
具有非易失存储单元(118)的多个层(102，104)，单个层104包括：
导电迹线(112，114)；以及
存储元件(116)，它配置成当电压加到被选中的非易失存储单元(118)时显示一定的电阻值，其中，单个非易失存储单元(118)包括连接在所述单个层104的第一导电迹线(112)和所述单个层(104)的第二导电迹线(114)之间的存储元件(116)。
2.如权利要求1所述的只读存储器装置(100)，其特征在于：单个存储元件(116)包括与二极管(408)串联的反熔丝器件(406)。
3.如权利要求1所述的只读存储器装置(100)，其特征在于：单存储元件(116)由与二极管(408)串联的反熔丝结(406)构成，所述反熔丝结(406)配置成在生产所述存储装置(100)的时候显示对应于逻辑1的第一电阻值、而在所述反熔丝结(406)被贯穿透形成电连接时显示对应于逻辑0的第二电阻值。
4.如权利要求1所述的只读存储器装置(600)，其特征在于：以配置成与导电材料列(608)交叉的导电材料行(610)的形式形成所述导电迹线(608，610)，其中，所述导电材料行(610)是所述单个层(602)和第二层(604)共用的。
5.一种方法，它包括：
形成第一层(102)；
在所述第一层(102)上形成其他一层或多层(104)；
其中，形成单个层(104)包括以下步骤：
形成多条导电迹线(112，114)；以及
形成多个非易失存储单元(118)，通过把存储元件(116)连接在所述单个层(104)的第一导电迹线(112)和所述单个层(104)的第二导电迹线(114)之间来形成单个存储单元(118)。
6.如权利要求5所述的方法，其特征在于：所述第一层(602)和第二层(604)具有共用的导电迹线(610)。
7.如权利要求5所述的方法，其特征在于：
形成所述多行导电迹线(608，610)包括形成与导电材料列(608)交叉的导电材料行(610)；以及
形成所述多个非易失存储元件(118)包括把所述第一层(602)的存储元件(110)连接在导电材料行(610)和第一导电材料列(608)之间、以及把第二层(604)的存储元件(116)连接在所述导电材料行(610)和第二导电材料列(614)之间。
8.一种制造可编程逻辑装置(400)的方法，它包括：
提供半导体衬底(516)；
在所述半导体衬底(516)上形成第一层(102)；
在所述第一层(102)上面形成其他一层或多层(104)；
其中，形成单个层(104)包括以下步骤：
利用导电材料形成多条导电迹线(410，412)；以及
形成多个非易失存储单元(402)，通过把与二极管(408)串联的反熔丝结(406)连接在所述单个层(104)的第一导电迹线(410)和所述单个层(104)第二导电迹线(412)之间来形成单个存储单元(402)。
9.如权利要求8所述的制造可编程逻辑装置(400)的方法，其特征在于：所述第一层(602)和第二层(604)具有共用的导电迹线(610)。
10.如权利要求8所述的可编程逻辑装置(400)的方法，其特征在于：所述单个存储单元(402)由与二极管串联的反熔丝结(406)构成，所述反熔丝结(406)构造成在形成非易失存储单元(402)时显示对应于逻辑1的第一电阻值而在所述反熔丝结(406)被贯穿形成电连接时显示对应于逻辑0的第二电阻值。
CN03120559A 2002-04-09 2003-03-10 非易失多层存储器装置 Pending CN1450561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/120,118 US20030189851A1 (en) 2002-04-09 2002-04-09 Non-volatile, multi-level memory device
US10/120118 2002-04-09

Publications (1)

Publication Number Publication Date
CN1450561A true CN1450561A (zh) 2003-10-22

Family

ID=28674636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03120559A Pending CN1450561A (zh) 2002-04-09 2003-03-10 非易失多层存储器装置

Country Status (3)

Country Link
US (1) US20030189851A1 (zh)
CN (1) CN1450561A (zh)
DE (1) DE10312676A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521704B2 (en) 2004-04-28 2009-04-21 Samsung Electronics Co., Ltd. Memory device using multi-layer with a graded resistance change
US7820996B2 (en) 2005-01-31 2010-10-26 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
CN102077299A (zh) * 2008-06-30 2011-05-25 阿莱戈微系统公司 非易失性可编程存储单元和存储阵列
CN101416252B (zh) * 2006-03-31 2011-11-30 桑迪士克3D公司 一种用于编程非易失性存储器单元的方法
US8101983B2 (en) 2003-06-03 2012-01-24 Samsung Electronics Co., Ltd. Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
CN104570849A (zh) * 2014-12-10 2015-04-29 中国电子科技集团公司第四十七研究所 反熔丝现场可编程门阵列编程状况的预估方法
CN104795397A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 存储单元、存储器及其布局结构

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816722B2 (en) * 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
US20050275106A1 (en) * 2004-06-14 2005-12-15 Fricke Peter J Electronic isolation device
US7136322B2 (en) * 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
US20060028895A1 (en) * 2004-08-09 2006-02-09 Carl Taussig Silver island anti-fuse
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
KR100585629B1 (ko) * 2005-02-04 2006-06-07 삼성전자주식회사 신뢰성을 향상시키는 안티퓨즈 회로 및 이를 이용한안티퓨징 방법
US20070069241A1 (en) 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
US7486534B2 (en) * 2005-12-08 2009-02-03 Macronix International Co., Ltd. Diode-less array for one-time programmable memory
TWI462099B (zh) * 2006-03-31 2014-11-21 Sandisk 3D Llc 非揮發性記憶體單元、整體三維記憶體陣列及用於程式化所述記憶體陣列之方法
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8085571B2 (en) * 2008-01-09 2011-12-27 Eugene Robert Worley High density prom
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8031541B1 (en) * 2008-12-31 2011-10-04 Synopsys, Inc. Low leakage ROM architecture
US8618608B2 (en) * 2008-12-31 2013-12-31 United Microelectronics Corp. Lateral silicon controlled rectifier structure

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101983B2 (en) 2003-06-03 2012-01-24 Samsung Electronics Co., Ltd. Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
US8164130B2 (en) 2003-06-03 2012-04-24 Samsung Electronics Co., Ltd. Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
US7521704B2 (en) 2004-04-28 2009-04-21 Samsung Electronics Co., Ltd. Memory device using multi-layer with a graded resistance change
US7820996B2 (en) 2005-01-31 2010-10-26 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
US8168469B2 (en) 2005-01-31 2012-05-01 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
CN101416252B (zh) * 2006-03-31 2011-11-30 桑迪士克3D公司 一种用于编程非易失性存储器单元的方法
CN102077299A (zh) * 2008-06-30 2011-05-25 阿莱戈微系统公司 非易失性可编程存储单元和存储阵列
CN102077299B (zh) * 2008-06-30 2014-02-19 阿莱戈微系统有限责任公司 非易失性可编程存储单元和存储阵列
CN104795397A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 存储单元、存储器及其布局结构
CN104795397B (zh) * 2014-01-21 2018-11-16 中芯国际集成电路制造(上海)有限公司 存储单元、存储器及其布局结构
CN104570849A (zh) * 2014-12-10 2015-04-29 中国电子科技集团公司第四十七研究所 反熔丝现场可编程门阵列编程状况的预估方法
CN104570849B (zh) * 2014-12-10 2017-04-12 中国电子科技集团公司第四十七研究所 反熔丝现场可编程门阵列编程状况的预估方法

Also Published As

Publication number Publication date
DE10312676A1 (de) 2003-11-06
US20030189851A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
CN1450561A (zh) 非易失多层存储器装置
US8358525B2 (en) Low cost high density rectifier matrix memory
CN101533849B (zh) 电阻式存储器器件及其形成方法
US7728391B2 (en) Small-pitch three-dimensional mask-programmable memory
CN105789210B (zh) 一种存储器元件及其制造方法
CN1759450A (zh) 可编程阻抗存储器器件
JP2010098067A (ja) 半導体装置
JP2009199713A (ja) 抵抗変化型不揮発性記憶装置
JP2009199713A5 (zh)
CN1405779A (zh) 用熔丝/抗熔丝和垂直取向熔丝的单位存储单元的一次可编程存储器
US8116109B2 (en) Low-cost high-density rectifier matrix memory
US20090020785A1 (en) Semiconductor integrated circuit device
US6625055B1 (en) Multiple logical bits per memory cell in a memory device
US6594171B1 (en) Memory systems and methods of making the same
US20170186811A1 (en) Compact Three-Dimensional Mask-Programmed Read-Only Memory
US10256274B2 (en) Semiconductor memory device
US7349248B2 (en) Non-volatile memory
JP2011035202A (ja) 半導体記憶装置
JP5636794B2 (ja) 半導体装置及びその駆動方法
US6649505B2 (en) Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
WO2022102353A1 (ja) 半導体装置
JP2018200967A (ja) 半導体装置
CN1543651A (zh) 存储器电路
JP2004127500A (ja) センス電圧を調整するメモリ記憶装置
JP2005311206A (ja) 半導体装置及びそのレイアウト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication