CN101197345B - 存储器单元结构及磁阻性随机存取存储器结构 - Google Patents

存储器单元结构及磁阻性随机存取存储器结构 Download PDF

Info

Publication number
CN101197345B
CN101197345B CN2007101410450A CN200710141045A CN101197345B CN 101197345 B CN101197345 B CN 101197345B CN 2007101410450 A CN2007101410450 A CN 2007101410450A CN 200710141045 A CN200710141045 A CN 200710141045A CN 101197345 B CN101197345 B CN 101197345B
Authority
CN
China
Prior art keywords
memory cell
interlayer
extension
magnetic
interlayer connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101410450A
Other languages
English (en)
Other versions
CN101197345A (zh
Inventor
廖忠志
王郁仁
蔡嘉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101197345A publication Critical patent/CN101197345A/zh
Application granted granted Critical
Publication of CN101197345B publication Critical patent/CN101197345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器单元结构及磁阻性随机存取存储结构，包括：一存储器叠层，具有一下电极及一上电极；一导体延伸层，电性连接下电极，且具有位于该存储叠层下的一主要部分及自位于存储叠层下的主要部分横向延伸的一延伸部；一数据控制线，用以控制该存储器叠层的存储状态，其直接形成于存储器叠层和导体延伸层的主要部分下；一下金属层，形成于延伸部之下，且电性耦接于一开关装置，以读取存储器叠层的存储状态；以及一介层插塞结构，直接连接延伸部至下金属层，且直接横向相邻于数据控制线。该介层插塞结构包括第一介层插塞，直接连接该下金属层；第二介层插塞，直接形成于第一介层插塞上且连接延伸部；其中第一介层插塞具有介层插塞结构的最大宽度。

Description

存储器单元结构及磁阻性随机存取存储器结构
技术领域
本发明提供一种半导体存储器元件，特别涉及一种使用磁阻性结构(magnetoresistive structure)以用于数据储存的存储器元件。
背景技术
由于手持式和多媒体产品的不断发展，加速了统合存储技术的需求，并取代了使用单一芯片进行数据/编码(data/code：flash，ROM)和执行(DRAM/SRAM)储存媒体的方式。磁性随机存取存储器(Magnetic RandomAccess Memory，以下简称为MRAM)则提供了非易失特性(non-volatile)、高容忍度、和绝佳随机存取速度的独特组合，因而成为一种新且受瞩目的存储器技术。MRAM为一非挥发性(non-volatile)的存储器，该存储器使用磁性而非电力以储存数据。
典型MRAM单元的主要结构为磁穿隧接面叠层(Magnetic TunnelJunction，以下简称为MTJ)及一晶体管。此磁穿隧接面叠层由固定磁性层(pinned magnetic layer)、穿隧障壁层(tunneling barrier)及自由磁性层(freemagnetic layer)组成，并成为上电极和下电极之间的夹层。其中由磁性层所极化自旋的电子会横越穿隧障壁层，固定磁性层和自由磁性层的平行对准可导致低阻值状态，同时固定磁性层和自由磁性层的逆平行(anti-parallel)对准可导致高阻值状态。在磁阻性随机存取存储器单元的金属绕线中，字符线沿着存储器单元的行方向延伸，而位线则沿着存储器单元的列方向延伸。每个存储器单元则位于字符线和位线的交叉点上。存储器单元依据一磁化方向(orientation of a magnetization)储存一信息位(或多位)。每个存储器单元的磁性被认定在任何给定的时间中会呈现出两个稳定的磁化方向之一。这两个磁化方向包括平行和逆平行，分别代表逻辑0和逻辑1。
传统的磁阻性随机存取存储器单元也包括一具有薄氧化层的传输(pass)晶体管，其通过下电极或上电极电性连接至磁穿隧接面叠层。而基于数据输入(或称为写入MRAM单元)的原因，较宽的字符线和位线经常使用在磁穿隧接面叠层的上部或底部上以进行数据输入。由于未来的磁阻性随机存取存储器单元的尺寸会持续微缩，有几个限制因素必须注意，例如磁穿隧接面叠层的尺寸、下层写入字符线(under-layer write word line)的尺寸、及下电极和传输晶体管的连接路径的尺寸。
对于下电极和传输晶体管的连接路径，关键因素是金属接着垫(metallanding pad)的最小面积，其中金属接着垫位于具有下层写入字符线的同一金属层中。在传统结构中，接着垫和位在其两侧(上下侧)的介层插塞(viastructure)，可作为从下电极连接至下层金属(接近传输晶体管)的连接部。然而，在考虑金属层尺寸持续微缩的准则下，当前的挑战在于，如何取得线间距隔离(line-space isolation)和最小化接着垫开口(似孔形状(镶嵌工艺))两者间工艺容许度(process margin)的平衡。特别是，二维面积微缩因子(S2)比起一维线微缩因子(S)要快上一个次幂级距。而此种二维效应会引发一个基于两种需求冲突所致的工艺容许度问题，其一为线的形状(牵涉桥接的问题：使用中或低曝光能量)；另一则为孔的形状(牵涉盲孔的问题：使用较高的曝光能量)。而上述情形又会导致另一个问题，即有关上层介层孔对金属层或此金属层对下层介层孔的接着容许度(landing margin)。而为了使元件尺寸持续缩小，例如在进入90纳米或以下的情形时，金属接着垫面积和写入字符线线宽将成为上述元件单元的尺寸微缩的瓶颈。
发明内容
相较于传统接着垫所占据的面积，以下实施例所揭示的存储器元件，可明显减少10％至50％不等的面积，其原因在于存储器单元结构移除了传统的接着垫，取而代之为形成一介层插塞结构，以电性连接存储叠层至下金属层。通过只形成此种介层插塞结构，而不是在接着垫两侧分别形成介层插塞的方式，从存储器叠层连接到下金属层所需的介层插塞的整体宽度可以实质减少，因此，介层插塞和下层金属可以形成的更靠近存储器叠层，因而，整体存储器单元结构的宽度可以减少。
本发明所揭示的一实施例为一种存储器单元结构，包括：一存储器叠层，具有一下电极及一上电极；一导体延伸层，电性连接下电极，且具有一主要部分及一延伸部，其中该主要部分位于该存储叠层下，且该延伸部自位于存储器叠层下的该主要部分横向延伸；一数据控制线，用以控制该存储器叠层的存储器状态，其直接形成于存储器叠层和导体延伸层的主要部分下；一下金属层，形成于延伸部之下，且电性耦接于一开关装置，以读取存储器叠层的存储状态；以及一介层插塞结构，直接连接延伸部至下金属层，且直接横向相邻于数据控制线。
本发明所揭示的另一实施例为一种磁阻性随机存取存储器结构，包括：一磁穿隧接面叠层，具有一下电极及一上电极；一导体延伸层，电性连接该下电极，且具有一主要部分及一延伸部，其中该主要部分位于该磁穿隧接面叠层下，该延伸部自位于该磁穿隧接面叠层下的该主要部分横向延伸；一写入字符线，用以控制该磁穿隧接面叠层的磁性状态，其直接形成于该磁穿隧接面叠层和该导体延伸层的主要部分下；一读取字符线，电性耦接于一开关装置，以读取该磁穿隧接面叠层的存储状态，且部分形成于该延伸部之下，部分形成于该存储器叠层之下；以及一介层插塞结构，直接连接该延伸部至该读取字符线，且直接横向相邻于该写入字符线。
本发明所揭示的另一实施例为一种存储器单元结构的制造方法，包括：形成一下金属层以电性耦接于一开关装置，用以读取一存储器叠层的存储状态；形成一介层插塞结构于该下金属层上，且电性连接该下金属层；形成一数据控制线，用以控制该存储器叠层的存储状态，其直接且横向相邻于该介层插塞结构；形成一导体延伸层，具有一主要部分，位于该数据控制线上，且具有一延伸部，横向延伸于该下金属层上；及形成一存储器叠层，其具有一下电极及一上电极，位于该导体延伸层的主要部分上及直接位在数据控制线上；其中，该介层插塞结构直接连接该下金属层的延伸部。
附图说明
图1A显示传统MRAM阵列的部分电路图；
图1B显示单一传统MRAM单元在写入程序中的等角坐标图(isometricview)；
图2显示典型的磁穿隧接面(MTJ)堆叠结构的方块图；
图3显示磁穿隧接面(MTJ)堆叠结构的电阻的变化；
图4显示本发明实施例的MRAM单元和传统MRAM单元结构的对照图。
图5显示在图4的MRAM单元下依据所揭露的原则建构的其它新颖结构；及
图6至8显示依据所揭示的原则建构的MRAM单元中，各种基底层或其高度的图示。
其中，附图标记说明如下：
10MRAM阵列；12～19存储单元；
40-48导线；20～27磁阻存储单元；
30～37晶体管；30～33晶体管；
40字符线(WL1)；41字符线(WL2)；
42编程线(PL1)；43编程线(PL2)；
45位线(BL1)；46位线(BL2)；
22磁阻存储元件、26；47位线(BL3)；
48位线(BL4)；100磁阻性随机存取存储单元；
50磁穿隧接面结构；52自由层；
54间隙壁(spacer)；56固定层(pinned layer)；
58固定层(pinning layer)；400MRAM存储单元；
140接着垫；405第一介层插塞；
110第二介层插塞；115第二金属层；
120传输晶体管；130读/写位线(R/W BL)；
125写入字符线(WWL)；
R行方向；C列方向；
RWL读取字符线；135金属延伸层；
W1宽度；W2宽度W3宽度；W4宽度；
410第三介层插塞；415上层金属接着垫；
420下金属层；4a-7a第四至第七介层插塞；
5m-8m第五至第八金属层；
500内侧结构；550外侧结构。
具体实施方式
图1A显示MRAM阵列10的部分的电路图，该图包含了多个存储器单元12～19及串接的导线40-48。各存储器单元12～19包含一磁阻存储器单元(magnetoresistive(MR)memory element)20～27及一晶体管30～37。显示于图1A的架构称作1T1MTJ(一晶体管，一MTJ)架构。
如图1A所示，晶体管30～33通过字符线(WL1)40相耦接，而晶体管34～37通过字符线(WL2)41相耦接，其中这些字符线40、41形成晶体管30～37的栅电极。晶体管30～33也通过一编程线(PL1)42相耦接，而晶体管34～37也通过一编程线(PL2)43相耦接，其中这些编程线42、43充当虚拟的接地线。同样地，磁阻存储元件20与24通过位线(BL1)45相耦接，磁阻存储元件21与25通过位线(BL2)46相耦接，磁阻存储元件22与26通过位线(BL3)47相耦接，而磁阻存储元件23与27通过位线(BL4)48相耦接。一般而言，位线45～48会与字符线40、41及编程线42、43相垂直。其中图1B显示单一磁阻性随机存取存储器单元100在写入程序中的等角坐标图(isometric view)。
各磁阻存储器单元20～27为一多层次的磁阻结构，例如一磁穿隧接面结构(magnetic tunneling junction，MTJ)或一巨磁阻结构(giantmagnetoresistive，GMR)。图2显示一典型的磁穿隧接面结构50的一例。该磁穿隧接面结构50包含4个基本叠层：自由层52、用以作为穿隧障壁(tunnelingbarrier)的间隙壁(spacer)54、固定层(pinned layer)56、以及固定层(pinninglayer)58。自由层52与固定层56是由铁磁性物质所制成，例如钴-铁或镍-钴-铁。固定层58则是由反铁磁性物质所制成，例如铂-锰。固定层56与固定层58间的静磁联系(magnetostatic coupling)使固定层56有一固定磁矩(magnetic moment)。另一方面，借着磁场的运用下，自由层52有一能在第一方向与第二方间切换的磁矩；其中第一方向与固定层56的磁矩平行，而第二方向不与固定层56的磁矩平行。
间隙壁54穿插于固定层56与自由层52之间。间隙壁54由绝缘物质所组成，例如氧化铝、氧化镁、氧化钽。间隙壁54极薄，以便于自由层52与固定层56的磁矩相平行时，可允许自旋对准的电子(spin-aligned electrons)进行传递(穿过)。另一方面，当自由层52与固定层56的磁矩不平行时，电子穿过间隙壁54的机率便减低。此现象通常被称为自旋相依穿隧(spin-dependent tunneling，SDT)。
如图3中所示，当固定层与自由层两者的磁矩越不相平行时，磁穿隧接面元件50的电阻(如层52至58或其相反路径)也增加；而当固定层与自由层磁矩变的越平行时，磁穿隧接面元件50的电阻也减小。因此于MRAM存储器单元中，磁穿隧接面元件50的电阻能切换于第一与第二电阻值之间，而该第一与第二电阻值也可代表第一与第二逻辑状态。举例来说，高阻值可代表逻辑状态″1″，而低阻值可代表逻辑状态″0″。因而我们可借着传送一感测电流通过磁阻存储单元并检测其电阻值，而对于以此方式储存于存储器单元的逻辑状态进行读取。举例来说，回头看图1A，我们可通过传送一感测电流通过位线45(BL1)、通过字符线40(WL1)驱动晶体管30，并通过感测从位线45(BL1)通过并经过MTJ20到达编程线42(PL1)的电流，而读取出存储器单元12的逻辑状态。
在写入操作期间，电流流过编程线42、43及位线45～48，而这些线路相交于目标存储器单元12～19。举例来说，若以一电流通过编程线42(PL1)，并以一电流通过位线46(BL2)，便可对存储器单元13进行写入动作。然而这些电流的大小必须受下述原则的限制：该两电流于单独作用下所产生的各别磁场强度并未强到足以改变磁阻存储器单元20～23及25的存储状态，但该两电流于磁阻存储器单元21处所产生的合并磁场却足以改变磁阻存储器单元21的存储状态(也即切换自由层52的磁矩)。
图4显示MRAM存储器单元400以及与之作为比较的传统MRAM存储器单元100两者的剖面图。在本例中，如图所示，用于传统磁阻性随机存取存储器单元100的接着垫140已经被完全去除。因此，新的第一介层插塞405现在从第二介层插塞110(连接MTJ堆叠层的下电极)延伸至第二金属层115(为一连接到传输晶体管120的下层金属层)。因此，被第一介层插塞405所占据的空间或面积(芯片本身)将远少于先前传统接着垫所占据的。此外，在单一工艺中，通过移除制作接着垫的步骤而改由可简单制作从第二介层插塞(via structure)110连接至第二下金属层115的第一介层插塞405的工艺步骤，整个制造过程也因此予以简化。
与传统结构的主要差异
1.不需要如图4所示的传统单元结构100，需要以传统金属接着垫作为连接上层(2nd)介层插塞和下层(1st)介层插塞间的连接层。
2.本实施例所揭示的技术可产生连续且平滑的双镶嵌金属结构(如新的第一介层插塞405)，而不是传统由下层介层插塞105、接着垫和上层介层插塞110构成的阶梯状结构。
3.如图5所示的磁阻性随机存取存储器单元400所提供的金属绕线(routing)方式，其通过减少传统金属接着垫所占据的区域宽度而形成。
相较于传统结构的优点
1.本实施例所揭示的技术符合双镶嵌金属层在线层和最小面积的微缩比例。
2.由于结构的最终宽度只由第一介层插塞405所占据，其远小于传统由接着垫所占据的宽度，因此本实施例所揭示的技术在双镶嵌金属结构上提供了较宽的光刻工艺容许度。
3.在MRAM的工艺中，由于传统设计需考虑接着垫所需占据的空间，因此相比较之下第一介层插塞405的工艺十分简单，因此，本实施例所揭示的技术不会产生额外的成本。
实施例
图4显示一种新的存储器单元结构。此新的结构可适用于一存储器阵列，其中此存储器阵列具有由存储器单元400组成的磁阻交叉点阵列。每个存储器单元400设置在一字符线和位线的交叉点上，请特别注意图4，其显示单一存储器单元400结构，在本例中，存储器单元400包括一存储器叠层，例如一典型MRAM单元，具有一磁穿隧接面叠层(Magnetic Tunnel Junction，以下简称为MTJ)50，此磁穿隧接面叠层50由上电极区、穿隧障壁层(tunnelingbarrier)及下电极区组成，如图2所示的例子。如上所述，每个MRAM单元400可依据一磁化方向来储存一个位或多个位信息。虽然存储器单元400以MRAM单元为例，但是此存储器单元可以是任何类型的磁性存储器单元。在其它实施例中，此存储器单元400可以是静态随机存取存储器或动态随机存取存储器，或其它非挥发性存储器或其结合。
关于MRAM单元400的金属绕线，一读/写位线(R/W BL)130或是电源线连接到上电极，而一数据控制线，用以控制存储器叠层的存储状态，并以写入字符线(WWL)125的形式设置在存储器叠层如磁穿隧接面叠层50之下但并未与之接触。在本例中，写入字符线125沿着存储器单元行延伸(或称为行方向R)，位线130沿着存储器单元列延伸(或称为列方向C)。行方向R和列方向C可以是彼此垂直，但非必要条件。
使用传输或开关晶体管120可对磁穿隧接面叠层50的磁性状态进行读取控制。此传输晶体管120使用读取字符线(RWL)进行操作，在本例中读取字符线也对准行方向R。使用传输晶体管120的读取结构包括一导体延伸层，其中，数据控制线形成于存储器叠层和导体延伸层的主要部分下，例如一金属延伸层135，其可电性耦接于磁穿隧接面叠层50的下电极。另外，一下金属层115，形成于延伸层135之下，其电性连接一开关装置，例如传输晶体管120，以读取存储器叠层的状态；及一第一介层插塞层，直接连接延伸层135至下金属层115，且直接横向邻接于数据控制线125。其中上述下金属层115或读取字符线RWL部分形成于延伸层135下，部分形成于存储器叠层50下。
此外，第一介层插塞层横向邻接写入字符线125，此第一介层插塞层包括一第一介层插塞405，其通过一第二介层插塞110电性耦接下金属层115至导体延伸层135。如图所示，第一介层插塞405的宽度W1实质小于传统存储器单元100的接着垫140的宽度W2，此接着垫用于从下金属层115连接介层插塞105至第二介层插塞110。由于此传统的接着垫140并未用于本实施例的结构，因此整个读取结构的宽度可予以减少，特别是第一介层插塞405的宽度W1(第一介层插塞405为读取结构中最宽的元件)，小于传统读取结构中使用接着垫140的宽度(接着垫140为传统读取结构中最宽的元件)。因此，读取结构比起传统使用接着垫的结构更能靠近于写入字符线125，结果，整个新存储器单元的宽度W3实质小于传统存储器单元的整体宽度W4。
另外，对于所揭示的新的读取结构，第一介层插塞405不再连接到传统的接着垫140而是镶嵌产生的导体层，或者，第一介层插塞405直接连接第二下金属层115和第二介层插塞110以及磁穿隧接面叠层50的下电极。如此一来，整个读取结构以及从磁穿隧接面叠层50的下电极到第二下金属层115间的连接部，不会宽于第一介层插塞405。此外，在存储器单元结构400外侧的第三介层插塞410，实质和第一介层插塞405设置于同一金属层高度。此外部的第三介层插塞410可作为上层金属接着垫415(第4金属层)和一下金属层420(第三金属层)的连接路径，因此，如图4所示，第一介层插塞层(第一介层插塞405+金属层115)的插塞高度实质和第三介层插塞410+第三金属层420的高度总和相同。再者，此结构中，第一介层插塞405相对第三介层插塞410的底部开口面积比值可以大于1.3倍。
如图4所示，其显示一存储器单元400的外侧结构，此外侧结构实质和第一介层插塞405设置于同一金属层高度。此外侧结构可包括一第三介层插塞410和另一个下金属层420(第三金属层)、以及金属接着垫415(第四金属层)。因此，第一介层插塞层(第一介层插塞405+金属层115)的插塞高度实质和第三介层插塞410+第三金属层420的高度总和相同。再者，此结构中，第一介层插塞405相对第三介层插塞410的底部开口面积比值可以大于1.3倍。
在一工艺实施例中，用于形成第一介层插塞405和金属层115、以及第三介层插塞410和第三金属层420的金属工艺，为双镶嵌金属工艺。此外，这些元件可实质设在相同高度或同一层以允许这些元件在同一时间形成。此外，金属层和介层插塞的材料可以选择铜、氮化钽、碳化硅、钨和氮化钛或其结合。在许多实施例中，这些金属层/介层插塞都由低介电材料层所包围，此低介电材料可以是含氟结构、含碳结构、含空气结构、多孔结构、或其它包含介电常数低于3的任何物质、或其结合。
其它依据上述原则建构的新颖结构，如图5所示，这些结构可包括一第四至第七介层插塞4a-7a、以及一第五至第八金属层5m-8m。这些结构可包括直接在MRAM单元400之下的互连结构(内侧结构500)，以及直接在图4所示外侧结构之下的互连结构(外侧结构550)。特别是，第四和第六介层插塞4a、6a，以及第五和第六金属层5m、6m设在MRAM单元400的内侧结构，同时，第五和第七介层插塞5a、7a，以及第七和第八金属层7m、8m是设在MRAM单元400的外侧结构。据此，这些金属层和介层插塞以及内侧结构和外侧结构500、550，全部可设置在比第一介层插塞405低的金属层上。
第四介层插塞4a可以在一介于5至300nm的分隔空间内与第六金属层6m相邻，此第四介层插塞4a也可以连接到底下的第五金属层5m，第五介层插塞5a则直接连接到第七金属层7m和第八金属层8m，此外，第四和第五介层插塞4a、5a及第六金属层6m实质上设在相同的金属层高度。在本例中，第四介层插塞4a对第五介层插塞5a的底部接着面积比值可以大于1.3倍。在某些例子中，此种类型的结构可以使用第六金属层6m作为如上所讨论的读取字符线。因此，如图4所讨论的实施例，第六金属层6m(读取字符线)能被置在更靠近第四介层插塞4a之处，因为第四介层插塞4a是设计成直接接触第六介层插塞6a，而不是另外包括在两个介层插塞之间的接着垫。据此，显示于图4的MRAM单元400的整体宽度W3，已经通过移除接着垫而减少；且和传统在第四和第六介层插塞4a、6a间使用接着垫的传统结构相比较，内侧结构500的整体宽度W5也因此而减少。
在另一实施例中，第一介层插塞405和下金属层115有实质相同的宽度，且因此在形成时呈现一个类孔结构(具有连续的侧壁形状)，而不是使用双镶嵌结构形成。在此种实施例中，此结构能实质设在作为写入字符线125的相同的金属层中。此外，在另一些实施例中，类孔结构和第三介层插塞410的底部接着面积比值约大于1.5倍，在某些实施例中，第三介层插塞410的尺寸(底部剖面CD)约小于100nm。再者，类孔结构的插塞高度实质和设在相同金属层高度的金属层+介层插塞的高度总和相同。
图6至8显示依据所揭示的原则建构的MRAM单元中，各种基底层或其高度的图示。特别是图6和图7显示图4所示的MRAM单元400以及外侧结构的特定高度，同时图8显示图5所示的下层结构。
我们已讨论了各式根据本发明的原理的实施例，然而必须了解到这些实施例仅供举例之用，而非用以限定本发明。因此，本发明的保护范围不该被任何举例性质的实施例所限制，而仅应依据下述的权利要求书及其它本揭示中相类事项来定义。进一步来说，这些实施例提供了相当的特征极其优点，但这些实施例不该限制应用本权利要求书的工艺或结构，且这些工艺及结构能达成任何或所有上述的优点。
此外，本文中各段落的标题仅是提供本文结构的线索。这些标题不该使本发明的权利要求受到限定。举例来说，虽然标题定为“技术领域”，然而本发明的权利要求则不应受该标题下描述所谓技术领域的词汇的限定。此外，“背景技术”标题下所描述的技术不该被视为承认该项技术在本发明之前便已存在。“发明内容”也不该被视为在描述本发明的权利要求的特性。另外本文中以单数型态以描述本发明的结构，均不该被用来主张本发明中仅本发明中仅包含一个所述这些结构。根据本文所揭示的权利要求可提出多个发明，因而本发明应由下述权利要求来定义，并依据该范围受到保护。于所有情况下权利要求均应依照其本身的法律意义来解释，而不该被说明书中其它标题下述及的内容所限制。

Claims (12)

1.一种存储单元结构，包括：
一存储叠层，具有一下电极及一上电极；
一导体延伸层，电性连接该下电极，且具有一主要部分及一延伸部，其中该主要部分位于该存储叠层下，且该延伸部自位于该存储叠层下的该主要部分横向延伸；
一数据控制线，用以控制该存储叠层的存储状态，其直接形成于该存储叠层和该导体延伸层的主要部分下；
一下金属层，形成于该延伸部之下，且电性耦接于一开关装置，以读取该存储叠层的存储状态；以及
一介层插塞结构，直接连接该延伸部至该下金属层，且直接横向相邻于该数据控制线，该介层插塞结构包括：一第一介层插塞，直接连接该下金属层；及一第二介层插塞，直接形成于该第一介层插塞上且连接该延伸部；其中该第一介层插塞具有该介层插塞结构的最大宽度。
2.如权利要求1所述的存储单元结构，其特征是该下金属层和该第一介层插塞使用双镶嵌金属工艺形成。
3.如权利要求2所述的存储单元结构，其特征是该下金属层和该第一介层插塞的材料选自铜、氮化钽、碳化硅、钨、氮化钛或其结合。
4.如权利要求1所述的存储单元结构，还包括一绝缘材料以围绕该介层插塞结构和下金属层。
5.如权利要求4所述的存储单元结构，其特征是该绝缘材料为一低介电常数材料，其内含物包括氟、碳、空气或其组合。
6.如权利要求1所述的存储单元结构，其特征是该数据控制线沿一第一方向形成，且该存储单元结构还包括一电源线，其沿一第二方向形成且电性连接至该存储叠层的上电极。
7.如权利要求6所述的存储单元结构，其特征是该第一方向和该第二方向彼此垂直。
8.如权利要求1所述的存储单元结构，其中该存储单元结构包括一非挥发性存储单元，其选自一磁阻性随机存取存储单元、一静态随机存取存储单元、一动态随机存取存储单元或其组合。
9.如权利要求1所述的存储单元结构，其特征是该介层插塞结构和下金属层具有相同的最大宽度。
10.如权利要求1所述的存储单元结构，其特征是该开关装置为一晶体管。
11.如权利要求1项所述的存储单元结构，其特征是该下金属层部分形成于该延伸部之下、部分形成于该存储叠层之下。
12.一种磁阻性随机存取存储结构，包括：
一磁穿隧接面叠层，具有一下电极及一上电极；
一导体延伸层，电性连接该下电极，且具有一主要部分及一延伸部，其中该主要部分位于该磁穿隧接面叠层下，该延伸部自位于该磁穿隧接面叠层下的该主要部分横向延伸；
一写入字符线，用以控制该磁穿隧接面叠层的磁性状态，其直接形成于该磁穿隧接面叠层和该导体延伸层的主要部分下；
一读取字符线，电性耦接于一开关装置，以读取该磁穿隧接面叠层的存储状态，且部分形成于该延伸部之下，部分形成于该存储叠层之下；以及
一介层插塞结构，直接连接该延伸部至该读取字符线，且直接横向相邻于该写入字符线，该介层插塞结构包括：一第一介层插塞，直接连接该下金属层；及一第二介层插塞，直接形成于该第一介层插塞上且连接该延伸部；其中该第一介层插塞具有该介层插塞结构的最大宽度。
CN2007101410450A 2006-12-06 2007-08-16 存储器单元结构及磁阻性随机存取存储器结构 Active CN101197345B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US86873306P 2006-12-06 2006-12-06
US60/868,733 2006-12-06
US11/674,581 US7692230B2 (en) 2006-12-06 2007-02-13 MRAM cell structure
US11/674,581 2007-02-13

Publications (2)

Publication Number Publication Date
CN101197345A CN101197345A (zh) 2008-06-11
CN101197345B true CN101197345B (zh) 2010-11-10

Family

ID=39496973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101410450A Active CN101197345B (zh) 2006-12-06 2007-08-16 存储器单元结构及磁阻性随机存取存储器结构

Country Status (3)

Country Link
US (3) US7692230B2 (zh)
CN (1) CN101197345B (zh)
TW (1) TWI348162B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502339B2 (ja) * 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8879314B2 (en) * 2011-06-06 2014-11-04 Iii Holdings 1, Llc Memory cell with Schottky diode
US8772845B2 (en) 2011-09-22 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device
WO2013066342A1 (en) 2011-11-04 2013-05-10 Hewlett-Packard Development Company, L.P. Structure of a switching device in an array
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
KR102266709B1 (ko) 2014-09-22 2021-06-22 삼성전자주식회사 반도체 메모리 장치
KR102374642B1 (ko) 2015-01-22 2022-03-17 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
KR102358565B1 (ko) 2015-09-09 2022-02-04 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자
US9842986B2 (en) 2015-12-15 2017-12-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
KR20180086375A (ko) 2017-01-20 2018-07-31 삼성전자주식회사 반도체 메모리 장치
US10784440B2 (en) * 2017-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory with various size magnetic tunneling junction film stacks
JP2020035976A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
CN111435702B (zh) * 2019-01-14 2023-05-19 联华电子股份有限公司 磁阻随机存取存储单元
US11114606B2 (en) * 2019-09-23 2021-09-07 International Business Machines Corporation MRAM devices containing a harden gap fill dielectric material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281257A (zh) * 1999-06-28 2001-01-24 株式会社东芝 半导体器件
CN1503229A (zh) * 2002-11-22 2004-06-09 ��ʽ���綫֥ 磁阻效应元件、磁存储器以及磁头

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873023B2 (en) * 2002-04-18 2005-03-29 Kabushiki Kaisha Toshiba Magnetic random access memory
AU2003265062A1 (en) * 2002-10-03 2004-04-23 Koninklijke Philips Electronics N.V. Programmable magnetic memory device
JP2005116658A (ja) * 2003-10-06 2005-04-28 Fujitsu Ltd 磁気抵抗メモリ装置
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7387961B2 (en) 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281257A (zh) * 1999-06-28 2001-01-24 株式会社东芝 半导体器件
CN1503229A (zh) * 2002-11-22 2004-06-09 ��ʽ���綫֥ 磁阻效应元件、磁存储器以及磁头

Also Published As

Publication number Publication date
TWI348162B (en) 2011-09-01
US8558297B2 (en) 2013-10-15
US20080135957A1 (en) 2008-06-12
US20120170358A1 (en) 2012-07-05
US7692230B2 (en) 2010-04-06
CN101197345A (zh) 2008-06-11
US20110143514A1 (en) 2011-06-16
TW200826097A (en) 2008-06-16
US8080471B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
CN101197345B (zh) 存储器单元结构及磁阻性随机存取存储器结构
JP3831353B2 (ja) 磁気ランダムアクセスメモリ
US6473328B1 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein
JP4747507B2 (ja) 磁気メモリ及びその記録方法
US6788570B2 (en) Magnetic random access memory
KR100558012B1 (ko) 반도체 메모리 소자
US6882563B2 (en) Magnetic memory device and method for manufacturing the same
JP2003218326A (ja) 磁気記憶装置およびその製造方法
JP4415745B2 (ja) 固体メモリ装置
US20060186443A1 (en) Magnetic memory
US6744662B2 (en) Magnetoresistive memory (MRAM)
EP3353789B1 (en) Spinram
JP2004079632A (ja) 半導体集積回路装置
KR100559274B1 (ko) 자기 랜덤 액세스 메모리
US8139402B2 (en) Magnetic memory device
US6775182B2 (en) Integrated magnetoresistive semiconductor memory configuration
US7088612B2 (en) MRAM with vertical storage element in two layer-arrangement and field sensor
US7251156B2 (en) Magnetic memory architecture with shared current line
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
US20090040663A1 (en) Magnetic memory
JP2002164515A (ja) Ｍｒａｍモジュール構造物
JP2006173472A (ja) 磁気記憶装置およびその製造方法
JP4665382B2 (ja) 磁気メモリ
JP2004079633A (ja) 半導体集積回路装置
JP2007123512A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant