JP2003187570A - Mramアレイ内のセルのための一様な磁気環境 - Google Patents

Mramアレイ内のセルのための一様な磁気環境

Info

Publication number
JP2003187570A
JP2003187570A JP2002311295A JP2002311295A JP2003187570A JP 2003187570 A JP2003187570 A JP 2003187570A JP 2002311295 A JP2002311295 A JP 2002311295A JP 2002311295 A JP2002311295 A JP 2002311295A JP 2003187570 A JP2003187570 A JP 2003187570A
Authority
JP
Japan
Prior art keywords
magnetic
cell
memory cell
magnetic memory
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002311295A
Other languages
English (en)
Other versions
JP4608177B2 (ja
JP2003187570A5 (ja
Inventor
Janice H Nickel
ジャニス・エイチ・ニッケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003187570A publication Critical patent/JP2003187570A/ja
Publication of JP2003187570A5 publication Critical patent/JP2003187570A5/ja
Application granted granted Critical
Publication of JP4608177B2 publication Critical patent/JP4608177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】アレイ内の全てのメモリセルに対して一様な磁気環境を
有するMRAMアレイの提供。 【解決手段】一様な磁気環境を有する磁気メモリ(10)が開
示される。磁気メモリは、タ゛ミー磁気セル(D)を含み、タ゛ミー磁気
セルは電気的に不活性であるが、磁気メモリ内の活性な磁気メ
モリセル(I,P)とほぼ等しい磁極を有する。磁気メモリセルの幾つ
かは、アレイ(20)の内側に配置され、全ての側面で隣接す
る磁気メモリセルによって包囲され、内側位置のセル(I)が第1
の一様な磁気環境に晒されるようにする。他の磁気メモリセ
ル(P)はアレイの周辺に配置される。タ゛ミー磁気セルが周辺部の
磁気メモリセルに隣接して配置され、周辺の磁気メモリセル(P)
が、第1の一様な磁気環境にほぼ等しい第2の一様な磁気
環境に晒されるようにする。結果として、磁気メモリ(10)
は、アレイ(20)の全体に亘って一様な磁気環境を有し、アレイ
内の磁気メモリセル(I,P)の切替え特性分布が一様になる。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は全般に磁気ランダム
アクセスメモリ内の磁気メモリセルのための一様な磁気
環境に関する。より具体的には、本発明は、アレイの周
辺部にあるセルが、アレイの内側部分の磁気メモリセル
が受ける磁気環境に概ね同一である磁気環境を受ける、
磁気メモリセルのアレイに関する。 【0002】 【従来の技術】磁気ランダムアクセスメモリ(MRA
M)は、高速アクセスの半導体メモリおよびハードディ
スクドライブのような従来のデータ記憶デバイスに対す
る代替形態を提供することができる新進の技術である。
たとえば、MRAMを、コンピュータにおいてDRAM
の代わりに用いることができる。典型的には、MRAM
は磁気メモリセルのアレイを含み、アレイ内の各セルが
1ビットのデータ(すなわち、情報)を格納する。アレ
イ内の各セルは、薄膜からなるいくつかの層を含み、そ
の層のうちのいくつかが磁気特性を有する。これらの層
のうちの1つが、変更可能な磁化の向きを有する薄い磁
気データ層である。データ層は、安定し、かつ別個の2
つの磁気状態を有するように設計される。それらの安定
した磁気状態は、バイナリ1およびバイナリ0を定義す
る。そのデータは薄い磁気膜に格納されるが、アレイ内
の各メモリセルは、非常に注意深く制御される磁気層、
導電層および誘電体層を含む。 【0003】1つの有名なタイプのMRAMセルはスピ
ントンネルデバイスである。スピントンネル効果の物理
的現象は、MRAMの技術分野において良く理解されて
いる。図1aでは、従来のスピントンネルメモリセル1
01が、変更可能な磁化の向き103として1ビットの
データを格納するデータ層102と、磁化の向きが固定
された方向108にピン止めされる(pinned)基準層1
04と、データ層102と基準層104との間に配置さ
れる薄い層106とを含む。データ層106は、トンネ
ル磁気抵抗メモリセル(TMR)内の誘電体層(トンネ
ル障壁層とも呼ばれる)である。層106は同様に、巨
大磁気抵抗メモリセル(GMR)では導電層とすること
ができる。トンネル障壁層106の厚みは通常、2.0
nm未満である。形状異方性のため、従来のメモリセル
101の幅Wおよび高さHは結果的に、1.0より大き
な縦横比(W/H)を有し、変更可能な磁化の向き10
3がメモリセル101の磁化容易軸eに揃えられるよう
にすることが望ましい。 【0004】データ層102および基準層104の相対
的な向き103および108がバイナリ状態を定義す
る。たとえば、図1bでは、ピン止めされた向き108
および変更可能な向き103が互いに平行である(すな
わち、それらが同じ方向を指す)ときに、従来のメモリ
セル101のデータ層102にバイナリ1が格納され
る。対照的に、ピン止めされた向き108および変更可
能な向き103が互いに反平行である(すなわち、それ
らが反対の方向を指す)ときに、従来のメモリセル10
1のデータ層102にバイナリ0が格納される。これら
の指示は逆にすることができる。すなわち、平行な向き
がバイナリ0であり、反平行な向きがバイナリ1である
こともできる。 【0005】図1cでは、従来のメモリセル101が、
直交する方向に(すなわち、互いに90°をなして)メ
モリセル101を横切る2つの導体(105および10
7)間の中間に配置される。行導体105が、磁化容易
軸(図1cではX軸)に沿ってメモリセル101を横切
り、列導体107が、Y軸に沿ってメモリセル101を
横切る。導体(105、107)に流れる電流Iyおよ
びIxをそれぞれ用いて磁界HxおよびHyを生成する
ことにより、1ビットのデータが書き込まれる。磁界
(Hx、Hy)はデータ層102と相互作用し、変更可
能な磁化の向き(図1cにはMとして示される)を、X
軸に関して正の向き(バイナリ「1」)または負の向き
(バイナリ「0」)に回転させる。 【0006】従来のメモリセル101は典型的には、同
一のメモリセルからなる大規模アレイ内に配置される。
図2では、従来のMRAMアレイ100が、複数の従来
のメモリセル101を含む。メモリセル101はそれぞ
れ、上述の導体(105、107)間に配置される。た
とえば、導体105をワード線とし、導体107をビッ
ト線とすることができる。メモリセル101は、X方向
およびY方向に沿ってそれぞれ所定の距離ΔXおよびΔ
Yだけ間隔をおいて配置される。結合された磁界(Hx
およびHy)が、その現時点の向きから、メモリセル1
01に書き込まれることが望まれるデータを示す新たな
向きに、変更可能な磁化の向きを切り替えるだけの十分
な大きさを有するように、図1cに示されるような電流
でメモリセル101を横切るワード線およびビット線に
磁場を生じさせることにより、アレイ100内のメモリ
セル101が書込み操作に関して選択される。 【0007】MRAMアレイ100の密度(すなわち、
単位面積当たりのメモリセル101の数)を高めること
が望ましい。密度を高めるために、メモリセル101の
サイズを縮小し、かつメモリセル101間の距離(ΔX
およびΔY)を短縮して、セルサイズおよびセル間距離
を低減した結果として面積を減少させることにより、M
RAMアレイ100が、より小さなフットプリントしか
占有しないようにすることが必要とされる。 【0008】図2は、メモリセル101から構成される
MRAM100の図である。これは例示の目的であり、
アレイ100の実際のサイズは、図示されるものと異な
る可能性がある。図2では、メモリセル101は、行導
体105の方向に沿って距離ΔXだけ、かつ列導体10
7の方向に沿って距離ΔYだけ間隔をおいて配置され
る。各メモリセル101は、そのセル101のための切
替え特性に寄与する切替え磁界Hcを有する。すなわ
ち、切替え特性は結合された磁界(HxおよびHy)の
大きさであり、セル101を横切る行および列導体(1
05、107)に流れる書込み電流に応答して、その磁
界によりセル101がその変更可能な磁化の向き103
を切り替えることになる。さらに、各メモリセル101
は、磁界を生成する磁気ビットを含む。アレイ100内
の全てのメモリセル101から結合された磁界が磁気環
境を作り出す。個々のメモリセル101に作用する磁気
環境は、アレイ100内のそのセル101の位置に依存
するであろう。したがって、メモリセルのうちのいくつ
か(101iで示される)はアレイ100内の内側位置
(破線iを参照)を有し、一方、他のメモリセル(10
1pで示される)はアレイ100内の周辺位置(すなわ
ち、破線i内ではない位置)を有する。 【0009】従来のMRAMアレイ100の1つの欠点
は、ある特定の位置において、メモリセル101間の距
離(ΔXおよびΔY)が、個々のメモリセル101が隣
接するメモリセル101によって生成される磁気環境に
よって影響を受けるようになるほど小さくなることであ
る。この磁気環境は、個々のメモリセル101の切替え
特性に影響を及ぼす。理想的には、アレイ100内の全
てのメモリセル101間で、ばらつきの少ない(tigh
t)切替え特性分布(すなわち、低σの保磁力分布)を
有することが望ましい。しかしながら、特定のメモリセ
ル101が内側位置を有するか、周辺位置を有するかに
応じて、切替え特性がアレイ100にわたって変動す
る。これにより、アレイ100の切替え特性分布が増加
する。磁気環境がアレイ100にわたって変動するため
に、切替え特性は変動する。 【0010】図2では、内側位置を有する(たとえば、
アレイ100の中央にある)メモリセル101iは、隣
接するメモリセルによって対称的に包囲される(破線矢
印Sを参照)。メモリセル101iに作用する磁気環境
は、周辺位置に配置され、隣接するメモリセルによって
非対称的に包囲される(破線矢印aを参照)メモリセル
101pおよび101p’に作用する磁気環境とは異な
る。したがって、メモリセル101pおよび101p’
の切替え特性は、メモリセル101iの切替え特性とは
異なる。 【0011】図4では、メモリセル101p’が、行お
よび列導体(105、107)の端部に周辺位置を有す
る。メモリセル101は、上述の磁気環境に寄与する磁
極(+および−)を有し、メモリセル101の磁化容易
軸103は、行導体105に揃えられる。破線矢印a
は、メモリセル101間の磁界相互作用を示す。メモリ
セル101p’は、3つのメモリセルとのみ磁気的に相
互作用し、メモリセル101p’の正極+は、対応する
負極−を持たない。なぜなら、それが、行および列導体
(105、107)の端部にあるためである。その不釣
合いの結果として、メモリセル101p’の切替え特性
は、101iまたは101pの場合とは異なることにな
る。磁化容易軸103に沿った(すなわち、行導体10
5に沿った)磁界が列導体107に沿った磁界よりも強
くなるので、メモリセル101p’の切替え特性は、メ
モリセル101p’の右隣に配置されるメモリセル10
1pの切替え特性よりも大きく悪影響を及ぼされる。 【0012】結果として、メモリセル101間の距離が
減少すると、個々のセル101間の相互作用が増加す
る。図3では、ΔXが0.30μm未満であるとき、距
離ΔXが減少すると、メモリセル101の切替え磁界が
著しく増加する。それゆえ、アレイ100にわたって磁
気環境が変動する結果として、切替え特性もアレイ10
0にわたって変動することになる。それらの切替え特性
の変動は、周辺位置を有するメモリセル101の場合に
さらに大きくなる。 【0013】 【発明が解決しようとする課題】したがって、アレイ内
の全てのメモリセルに対して一様な磁気環境を有するM
RAMアレイが必要とされている。また、周辺位置を有
するメモリセルに対して、内側位置を有するメモリセル
のための磁気環境と概ね同じ磁気環境を提供することも
必要とされている。最後に、アレイ内の全てのメモリセ
ル間で、ばらつきの少ない切替え特性分布を有するMR
AMアレイを提供することが必要とされている。 【0014】 【課題を解決するための手段】本発明の一様な磁気環境
を有するMRAMは上述の問題点を解決する。切替え特
性の変動を伴う上述の問題は、周辺メモリセルに作用す
る磁気環境が、内側位置を有するメモリセルの磁気環境
に概ね同一になるように、周辺メモリセルに隣接する位
置に、電気的には不活性(inactive)なダミー磁気セル
を配置することにより解決される。 【0015】ダミー磁気セルは、MRAMアレイ内の電
気的に活性(active)なメモリセルを形成するために用い
られる同じ材料の層を用いて形成され得る。ダミー磁気
セルは、ダミー磁気セルの磁化容易軸が活性なメモリセ
ルの磁化容易軸に揃えられるように、かつ周辺メモリセ
ルの磁極がダミー磁気セル上の極と相補的に釣り合うよ
うに配置され得る。さらに、ダミー磁気セルは、周辺メ
モリセルが、隣接する磁気セルとダミー磁気セルとの組
み合わせによって対称的に包囲されるように配置され得
る。 【0016】概して、本発明は一様な磁気環境を有する
磁気メモリにおいて具現化される。その磁気メモリは、
内側位置および周辺位置を有するアレイを画定するため
に行および列に配列された複数の磁気メモリセルを含
む。その磁気メモリセルは、内側または周辺位置のいず
れか一方に配置される。各磁気メモリセルは磁化容易軸
を含み、1つの行導体および1つの列導体によって横切
られる。 【0017】内側位置に配置される磁気メモリセルは、
隣接する磁気メモリセルによって形成される第1の一様
な磁気環境に晒される。磁化容易軸を有する複数の電気
的に不活性なダミー磁気セル(すなわち、それらはデー
タを格納せず、読出しまたは書込みが行われない)が、
周辺位置にある1つまたは複数の磁気メモリセルに隣接
して配置される。 【0018】周辺位置にある磁気メモリセルは、隣接す
る磁気メモリセルと隣接するダミー磁気セルとによって
形成される第2の一様な磁気環境に晒される。第2の一
様な磁気環境は、第1の一様な磁気環境に概ね等しい。
結果として、磁気メモリは、アレイの全体にわたって一
様な磁気環境を有し、その結果、アレイ内の磁気メモリ
セル間(すなわち、周辺位置および内側位置の磁気メモ
リセル間)の切替え特性も一様になる。 【0019】本発明の一実施形態では、第1の一様な磁
気環境が、内側位置と、隣接する磁気メモリセルとを有
する磁気メモリセルによって生成される切替え磁界の大
きさに影響を及ぼす。また、第2の一様な磁気環境は、
第1の一様な磁気環境と概ね同じように、周辺位置と、
ダミー磁気セルと、隣接する磁気メモリセルとを有する
磁気メモリセルによって生成される切替え磁界の大きさ
に影響を及ぼす。 【0020】本発明の他の態様および利点は、一例とし
て本発明の原理を例示する、添付図面とともに取り上げ
られる、以下の詳細な説明から明らかになるであろう。 【0021】 【発明の実施の形態】以下の詳細な説明および図面のう
ちのいくつかの図において、類似の要素は同じ参照番号
で特定される。 【0022】例示のための図面に示されるように、本発
明は、一様な磁気環境を有する磁気メモリにおいて具現
化される。磁気メモリは、磁化容易軸を有し、アレイを
画定するために複数の行および列で配列される複数の磁
気メモリセルを含む。磁気メモリセルは、アレイ内の内
側位置または周辺位置のいずれかに配置される。行導体
および列導体は、行方向および列方向においてそれぞ
れ、アレイの磁気メモリセルを横切る。内側位置に配置
される磁気メモリセルは、隣接する磁気メモリセルによ
って生成される第1の一様な磁気環境に晒される。 【0023】磁気メモリセルは、磁化容易軸を有し、周
辺位置に配置される選択された1つまたは複数の磁気メ
モリセルに隣接して配置される複数のダミー磁気セルも
含む。結果として、周辺位置に配置される磁気メモリセ
ルは、隣接する磁気メモリセルおよび隣接するダミー磁
気セルによって生成される第2の一様な磁気環境に晒さ
れる。第2の一様な磁気環境は第1の一様な磁気環境に
概ね等しく、アレイ全体の磁気メモリセルが一様な磁気
環境に晒されるようにする。一様な磁気環境は、アレイ
内の磁気メモリセル間での切替え磁界の変動を伴う前述
の問題に対処する。 【0024】本発明の磁気メモリセルおよびダミー磁気
セルは、以下に限定はしないが、トンネル磁気抵抗(T
MR)磁気メモリセル、巨大磁気抵抗(GMR)磁気メ
モリセル、磁気的に軟らかい基準層を含むTMRまたは
GMR磁気メモリセル、単一TMR磁気メモリセル、お
よび二重TMR磁気メモリセルを含む任意の磁気メモリ
システムを形成するために、MRAMの技術分野におい
て知られている薄い材料からなるいくつかの層から形成
され得る。磁気メモリセルが行および列導体の両方によ
って横切られ、選択された磁気メモリセルにデータを書
き込むために、行および列導体に流れる電流によって生
成される磁界が、磁気メモリセルのデータ層と協働して
相互作用することができる点で、ダミー磁気セルと磁気
メモリセルとは異なる。また、行および列導体を用い
て、選択された磁気メモリセルに格納された1ビットの
データを読み出すために、データ層の磁化の向きの状態
をセンシング(検出)することもできる。著しく対照的
に、本発明のダミー磁気セルは、行導体および列導体の
双方によっては横切られず、行導体のみによって、列導
体のみによって横切られることができるか、または行お
よび列導体の双方よって横切られず、誘電体材料によっ
てその導体から電気的に絶縁されることができる。 【0025】図5aおよび図5bでは、一様な磁気環境
を有する磁気メモリ10が、アレイ20を画定するため
に行および列(図5aおよび図5bのrowおよびco
lを参照)に配列される複数の磁気メモリセル(Iおよ
びPとして示される)を含む。磁気メモリセルIは、ア
レイ20内の内側位置(メモリセルIを囲む破線I
よって示される)に配置され、磁気メモリセルPはアレ
イ20内の周辺位置(太い破線Pによって示される)
に配置される。すなわち、磁気メモリセルPは、破線I
の外側、かつ破線Pの内側に配置される。磁気メモ
リセル(I、P)は、磁化容易軸Eを含む。ここに示さ
れるようなアレイ20のサイズは、単なる例示であっ
て、任意のサイズのアレイが使用され得る。 【0026】行導体13および列導体15は、行方向R
および列方向Cにおいてそれぞれ磁気メモリセル(I、
P)を横切る。典型的には、行および列導体(13、1
5)は、直交する方向に磁気メモリセル(I、P)を横
切る(すなわち、導体が互いに90°の角度で配置され
る)。 【0027】内側位置Iを有する磁気メモリセルI
は、隣接する磁気メモリセル(I、P)によって生成さ
れる第1の一様な磁気環境に晒される。磁化容易軸Eを
有する複数のダミー磁気セルDが、周辺位置Pを有す
る1つまたは複数の磁気メモリセルPに隣接して配置さ
れる。周辺位置Pを有する磁気メモリセルは、隣接す
る磁気メモリセル(I、P)と隣接するダミー磁気セル
Dとによって生成される第2の一様な磁気環境に晒され
る。第2の一様な磁気環境は、第1の一様な磁気環境に
概ね等しく、磁気メモリ10を構成する活性なメモリセ
ルは、アレイ20の全体にわたって一様な類似の磁気環
境を有するようになる。 【0028】本発明の一実施形態では、第1の一様な磁
界は、内側位置Iを有する磁気メモリセルIと、内側
位置Iを有するそれらの磁気メモリセルIに隣接する
磁気メモリセル(I、P)とによって生成される切替え
磁界の大きさに影響を及ぼす。同様に、第2の一様な磁
気環境も、周辺位置Pを有する磁気メモリセルPと、
ダミー磁気セルDと、周辺位置Pを有するそれらの磁
気メモリセルPに隣接する磁気メモリセル(I、P)と
によって生成される切替え磁界の大きさに影響を及ぼ
す。第2の一様な磁気環境は、第1の一様な磁気環境が
内側位置Iを有する磁気メモリセルIによって生成さ
れる切替え磁界の大きさに影響を及ぼすのと概ね同じよ
うに、周辺位置Pを有する磁気メモリセルPによって
生成される切替え磁界の大きさに影響を及ぼす。結果と
して、アレイ20の全体にわたる磁気メモリセル(I、
P)の切替え特性は概ね同じになり、磁気メモリセル
(I、P)間に、ばらつきの少ない切替え特性分布がも
たされる。 【0029】図5aおよび図5bでは、磁気メモリセル
(I、P)およびダミー磁気セルDの磁化容易軸Eは、
互いに概ね同一直線をなすことができる。すなわち、磁
化容易軸Eは概ね同じ方向に揃えられることができる。 【0030】図5aに示されるように、本発明の一実施
形態では、磁気メモリセル(I、P)およびダミー磁気
セルDの磁化容易軸Eは、概ね行方向Rと同一直線にあ
る。 【0031】また図5aに示される本発明の別の実施形
態では、ダミー磁気セルDは、行上(すなわち、行導体
13の端部)に配置され、周辺位置Pを有する磁気メ
モリセルPに隣接して配置されることができる。磁気メ
モリセルPおよびダミー磁気セルDの磁化容易軸Eは行
方向Rと概ね同一直線上にある。 【0032】図7に示されるように、本発明のさらに別
の実施形態では、ダミー磁気セルDが、少なくとも1つ
の行バンク25(2つが示される)に配列され、行バン
ク25内のダミー磁気セルDは、周辺位置Pを有する
磁気メモリセルPとペアにされる。それゆえ、図7で
は、周辺位置Pを有し、かつ行導体13の端部にも位
置する磁気メモリセルPが、隣接する行バンク25内の
ダミー磁気セルDとペアにされる。たとえば、前述した
ように、第2の一様な磁気環境が第1の一様な磁気環境
に概ね等しくなるように、2つ以上の行バンク25が必
要とされる場合がある。図7には示されないが、磁気メ
モリセルPおよびダミー磁気セルDの磁化容易軸Eは、
行方向Rと概ね同一直線をなす。行バンク25内のダミ
ー磁気セルDは行導体13によって横切られるが、列導
体15によっては横切られない。前述したように、ダミ
ー磁気セルDは、行および列導体(13、15)の双方
によっては横切られず、行導体13のみか、列導体15
のみによって横切られることができるか、あるいは行ま
たは列導体(13、15)の一方または双方によって横
切られず、以下に説明されるように、誘電体材料によっ
てそれらの導体(13、15)の一方または双方から電
気的に絶縁される。 【0033】図5bに示されるように、本発明の一実施
形態では、磁気メモリセル(I、P)およびダミー磁気
セルDの磁化容易軸Eは、列方向Cと概ね同一直線をな
す。 【0034】また、図5bに示されるように、本発明の
別の実施形態では、ダミー磁気セルDは、列上(すなわ
ち、列導体15の端部)に配置され、周辺位置Pを有
する磁気メモリセルPに隣接して配置されることができ
る。磁気メモリセルPおよびダミー磁気セルDの磁化容
易軸Eは、列方向Cと概ね同一直線をなす。 【0035】図8に示されるように、本発明のさらに別
の実施形態では、ダミー磁気セルDは少なくとも1つの
列バンク27に配列され(2つが示される)、列バンク
27内のダミー磁気セルDは、周辺位置Pを有する磁
気メモリセルPとペアにされる。それゆえ、図8では、
周辺位置Pを有し、列導体15の端部にも位置する磁
気メモリセルPは、隣接する列バンク27内のダミー磁
気セルDとペアにされる。前述したように、第2の一様
な磁気環境が第1の一様な磁気環境と概ね等しくなるよ
うに、2つ以上の列バンク27が必要とされる場合があ
る。図8には示されないが、磁気メモリセルPおよびダ
ミー磁気セルDの磁化容易軸Eは、列方向Cと概ね同一
直線をなす。列バンク27内のダミー磁気セルDは、列
導体15によって横切られるが、行導体13によっては
横切られない。ダミー磁気セルDは、行および列導体
(13、15)のいずれか一方によっては横切られず、
行導体13のみか、列導体15のみによって横切られる
ことができるか、あるいは行または列導体(13、1
5)の双方によって横切られず、以下に説明されるよう
に、誘電体材料によってそれらの導体(13、15)の
一方または双方から電気的に絶縁される。 【0036】磁気メモリ10は、図13に示されるよう
に、アレイ20の周囲に配置される複数の上述した行お
よび列バンク(25、27)を含むことができる。行お
よび列バンク(25、27)内に存在しないさらなるダ
ミー磁気セルDがアレイ20の周囲に配置され、図9お
よび図10を参照して以下に説明されるように、周辺位
置Pを有する磁気メモリセルPのうちのいくつかまた
は全てを対称的に包囲することができる。 【0037】図9では、周辺位置Pを有する磁気メモ
リセルPがダミー磁気セルDと、隣接する磁気メモリセ
ル(I、P)とによって対称的に包囲されるように、ダ
ミー磁気セルDがアレイ20内に配置される。すなわ
ち、周辺位置Pを有する全ての磁気メモリセルPが、
1つまたは複数のダミー磁気セルDと、1つまたは複数
の磁気メモリセル(I、P)とによって対称的に包囲さ
れる。 【0038】たとえば、図9では、アレイ20の右上角
部において、周辺位置Pを有する磁気メモリセルP
(すなわち、それは行および列の端部にある)は、ダミ
ー磁気セルDのうちの5つと、磁気メモリセルPのうち
の2つ(同様に周辺位置Pを有する)と、1つの磁気
メモリセルIとによって対称的に包囲される(破線外郭
線SSおよび隣接するセルD、I、P間の両方向矢印
を参照)。矢印29は、行または列上に配置されず、か
つ行および列導体(13、15)によって横切られない
ダミー磁気セルDを示す。それらのダミー磁気セルD
は、アレイ20の周辺の角部に配置される磁気メモリセ
ルPに対して対角線状に配置される。それらのダミー磁
気セルD(すなわち29)は、アレイ20の角部に配置
される全ての磁気メモリセルPの上述の対称的な包囲S
を達成するために必要とされる対称性を提供する。 【0039】対照的に、アレイ20の左下部分の周辺位
置Pを有する磁気メモリセルPは、ダミー磁気セルD
のうちの3つと、磁気メモリセルPのうちの3つ(同様
に周辺位置Pを有する)と、磁気メモリセルIのうち
の2つとによって対称的に包囲される(破線外郭線SS
および隣接するセルD、I、P間の両方向矢印を参
照)。 【0040】図9では、ダミー磁気セルDおよび磁気メ
モリセル(I、P)の磁化容易軸E(図示せず)は、行
または列方向(R、C)のうちのいずれか一方と同一直
線をなすことができる。代案として、ダミー磁気セルD
および磁気メモリセル(I、P)の磁化容易軸E(図示
せず)は、ベクトルV(図12を参照)と概ね同一直線
をなすことができる。ベクトルVは、行または列方向
(R、C)に対して測られる角度を有することができる
か、あるいはアレイ20に対する任意の予め選択された
原点に対して測られる角度を有することができる。 【0041】図10では、周辺位置Pを有する、選択
された1つまたは複数の磁気メモリセルPが、ダミー磁
気セルDのうちの少なくとも2つとペアにされる。周辺
位置Pを有する磁気メモリセルPとダミー磁気セルD
のうちの少なくとも2つとのペアリングは、破線外郭線
PPによって示されるような行方向の(すなわち、行
方向Rに沿った)ペアリング、破線外郭線PPによっ
て示されるような列方向の(すなわち、列方向Cに沿っ
た)ペアリング、破線外郭線PPによって示されるよ
うな対角線方向の(すなわち、メモリセルPに対して対
角線状に配置されるダミー磁気セルとの)ペアリング、
またはPP、PPおよびPPの任意の組み合わせ
とすることができる。 【0042】対角線方向のペアリングPP、列方向の
ペアリングPPおよび行方向のペアリングPP(ま
たはそれらの組み合わせ)の結果として、図10に示さ
れるように、かつ図9に関して前述したように(SS
およびSSを参照)、周辺位置Pを有する磁気メモ
リセルPのうちのいくつかまたは全ての対称的な包囲を
形成することができる。 【0043】列方向のペアリングPPおよび行方向の
ペアリングPPの結果として、図7および図8に関し
て前述したように、1つまたは複数の行あるいは列バン
ク(25、27)を形成することもできる。 【0044】図10では、ダミー磁気セルDおよび磁気
メモリセル(I、P)の磁化容易軸E(図示せず)は行
または列方向(R、C)のうちのいずれか一方と同一直
線をなすことができる。一方、ダミー磁気セルDおよび
磁気メモリセル(I、P)の磁化容易軸E(図示せず)
は、ベクトルV(図12を参照)と概ね同一直線をなす
こともできる。ベクトルVは、行または列方向(R、
C)に対して測られる角度を有することができるか、あ
るいはアレイ20に対する任意の予め選択された原点に
対して測られる角度を有することができる。 【0045】図6aおよび図6bでは、第2の一様な磁
界を達成するためのダミー磁気セルの配置が、アレイ2
0の一部を参照して示される。MRAMの技術分野で
は、形状異方性を解消するために、磁気メモリセルの幅
と高さとの比が1.0より大きくされる(すなわち、セ
ルは1より大きな縦横比を有する)ことが良く理解され
ている。そのため、ダミー磁気セルDおよび磁気メモリ
セル(I、P)の磁化容易軸Eは、そのセルの幅寸法に
沿って揃うように設定されることができる。図6aおよ
び図6bでは、ダミー磁気セルDおよび磁気メモリセル
(I、P)の幅wおよび高さh(ダミー磁気セル29を
参照)が、1.0より大きい縦横比(w/h)を与える
ように選択される。そのセルがh寸法の高さより、w寸
法の長さが著しく長くなるように、縦横比は約3.0で
あることが好ましい。 【0046】磁化容易軸Eが行方向Rに揃えられる場合
(図6aを参照)、あるいは列方向Cに揃えられる場合
(図6bを参照)、周辺位置Pを有する磁気メモリセ
ルP上の磁極(+)は、行(図6a)または列(図6
b)上に配置される隣接するダミー磁気セルD上の対応
する磁極(−)によって補整され(破線外郭線CCを参
照)、またはその逆の場合も成り立つ。セル(I、P)
の変更可能な磁化の向き(図示せず)が磁化容易軸E
(両方向矢印によって示されるようないずれかの方向)
に沿っているので、任意の所与のメモリセル(I、P)
の切替え磁界の影響は、磁化容易軸Eに沿って最も強く
なり、磁化容易軸Eを横切る(すなわち、90°をな
す)方向において最も弱くなる。その横切る方向は磁化
困難軸Hとも呼ばれる。たとえば、磁化容易軸Eが行方
向Rに揃えられるとき、磁化困難軸Hは列方向Cに沿っ
て揃えられ、磁化容易軸Eが列方向Cに揃えられると
き、磁化困難軸Hは行方向Rに沿って揃えられる。 【0047】切替え磁界の強さは、メモリセル(I、
P)間の距離ΔLが磁化容易軸Eに沿って減少するのに
応じて、著しく増加する。切替え磁界の強さは、メモリ
セル(I、P)間の距離ΔWが磁化困難軸Hに沿って減
少する際に、それよりは少ない程度に増加する。それゆ
え、最初の状況に従って、ダミー磁気セルDの最も有益
な配置は、図6aおよび図6bに示されるように、磁化
容易軸Eに揃えられる行または列の端部に存在すること
である。 【0048】したがって、アレイ20にわたって切替え
特性を釣り合わせるために、ダミー磁気セルDは、図6
aに示されるように、周辺位置Pを有する磁気メモリ
セルPの磁化容易軸Eに揃えられる磁化容易軸Eを有す
る行13の端部に配置されることができる。結果とし
て、磁化容易軸に沿った磁極は補整され、第2の一様な
磁界が第1の一様な磁界と概ね同じになる。 【0049】一方、アレイ20にわたって切替え特性を
釣り合わせるために、ダミー磁気セルDは、図6bに示
されるように、周辺位置Pを有する磁気メモリセルP
の磁化容易軸Eに揃えられる磁化容易軸Eを有する列1
5の端部に配置されることができる。結果として、磁化
容易軸に沿った磁極は補整され、第2の一様な磁界が第
1の一様な磁界と概ね同じになる。 【0050】図6aおよび図6bでは、メモリセルP
(破線外郭線CCを参照)は、ダミー磁気セルDによる
左側にある磁化容易軸Eに沿って、かつメモリセル
(I、P)のいずれか一方による右側にある磁化容易軸
Eに沿って釣り合った状態にされる。 【0051】周辺位置Pを有する磁気メモリセルPを
包囲する磁気環境においてさらなる対称性を与えるため
に、ダミー磁気セルDは、前述されたように、対角線の
位置(参照番号29を参照)に配置されることができ
る。 【0052】磁気メモリセル(I、P)およびダミー磁
気セルDは、半導体処理技術においてよく知られている
超小型電子プロセスを用いて形成され得る。図11で
は、シリコン(Si)基板のような基板50が、複数の
磁気メモリセル(I、P)およびダミー磁気セルDを含
むことができる。誘電体層51(たとえばSiO)が
基板50上に堆積され得る。ダマシンプロセスを用いて
トレンチ59を形成することができ、トレンチ59に
は、行または列導体(13、15)のいずれか一方を形
成するために、第1の導体54が堆積され、その後、平
坦化される。次に、メモリセル(I、PまたはD1)の
種々の層が導体54上に形成される。メモリセル(I、
PまたはD1)は、ピン止めされた基準層53を形成す
る1つまたは複数の層と、薄いトンネル障壁層57を形
成する1つまたは複数の層と、データ層55を形成する
1つまたは複数の層とを含むことができる。メモリセル
(I、P)の場合、行または列導体(13、15)のい
ずれか一方を形成するために第2の導体52が堆積され
る。第2の導体52はダミー磁気セルD1上には堆積さ
れない。それゆえ、ダミー磁気セルDは第1の導体54
によってのみ横切られる。 【0053】一方、ダミー磁気セルD2は、平坦化され
た誘電体層51上に形成され得る。層53、57および
55を形成した後に、ダミー磁気セルD2が第2の導体
52によってのみ横切られるように、第2の導体52が
堆積される。 【0054】代案として、ダミー磁気セルD3が、平坦
化された誘電体層51上に形成され得る。ダミー磁気セ
ルD3は、第1および第2の導体(54、52)によっ
て横切られない。この構成は、対角線状に配置されるダ
ミー磁気セルD(図6a、図6bおよび図9の参照番号
29を参照)に使用され得る。 【0055】さらに別の構成では、ダミー磁気セルD4
が、平坦化された誘電体層51上に形成され得る。ダミ
ー磁気セルD4は第1の導体52によって横切られ、誘
電体材料56がダミー磁気セルD4を第1の導体52か
ら電気的に絶縁する。同様に、ダミー磁気セルD5は第
2の導体54によって横切られ、誘電体材料56がダミ
ー磁気セルD5を第2の導体54から電気的に絶縁す
る。誘電体材料56は、たとえば、二酸化シリコン(S
iO)のような誘電体材料からなる層とすることがで
きる。この構成は、対角線状に配置されるダミー磁気セ
ルD(図6a、図6bおよび図9の参照番号29を参
照)を含む、本明細書に説明される実施形態の任意のも
のに使用され得る。 【0056】本発明のいくつかの実施形態が開示および
図示されてきたが、本発明は、そのように説明および図
示される特定の形態または部品の構成に限定されない。
本発明は、特許請求の範囲によってのみ制限される。 【0057】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 1.一様な磁気環境を有する磁気メモリであって、磁化
容易軸を有し、アレイを画定するために複数の行および
列に配列される複数の磁気メモリセルであって、前記磁
気メモリセルが前記アレイ内の内側位置または周辺位置
の選択された一方に配置され、前記内側位置を有する前
記磁気メモリセルが、隣接する前記磁気メモリセルによ
って生成される第1の一様な磁気環境に晒される、複数
の磁気メモリセルと、行方向および列方向においてそれ
ぞれ前記磁気メモリセルを横切る行導体および列導体
と、及び磁化容易軸を有し、前記周辺位置を有する前記
磁気メモリセルのうちの選択された1つまたは複数の磁
気メモリセルに隣接して配置される複数のダミー磁気セ
ルとを含み、前記周辺位置を有する磁気メモリセルが、
隣接する前記磁気メモリセルと隣接する前記ダミー磁気
セルとによって生成される第2の一様な磁気環境に晒さ
れ、前記第2の一様な磁気環境が前記第1の磁気環境に
概ね等しい、磁気メモリ。 2.前記第1の一様な磁気環境が、前記内側位置を有す
る磁気メモリセルと前記隣接する磁気メモリセルとによ
って生成される切替え磁界の大きさに影響を及ぼし、前
記第2の一様な磁気環境が、前記第1の磁気環境と概ね
同じように、前記周辺位置を有する磁気メモリセルと、
前記ダミー磁気セルと、前記隣接する磁気メモリセルと
によって生成される切替え磁界の大きさに影響を及ぼ
す、上記1に記載の磁気メモリ。 3.前記磁気メモリセルの前記磁化容易軸と、前記ダミ
ー磁気セルの前記磁化容易軸とが、互いに概ね同一直線
をなす、上記1に記載の磁気メモリ。 4.前記磁気メモリセルの前記磁化容易軸と、前記ダミ
ー磁気セルの前記磁化容易軸とが、前記行方向と概ね同
一直線をなす、上記3に記載の磁気メモリ。 5.前記ダミー磁気セルが、前記行上に配置され、前記
周辺位置を有する前記磁気メモリセルに隣接して配置さ
れる、上記4に記載の磁気メモリ。 6.前記ダミー磁気セルが、少なくとも1つの行バンク
に配列され、前記行バンク内の前記ダミー磁気セルが、
前記周辺位置を有する磁気メモリセルとペアにされる、
上記5に記載の磁気メモリ。 7.前記磁気メモリセルの前記磁化容易軸と、前記ダミ
ー磁気セルの前記磁化容易軸とが、前記列方向と概ね同
一直線をなす、上記3に記載の磁気メモリ。 8.前記ダミー磁気セルが、前記列上に配置され、前記
周辺位置を有する磁気メモリセルに隣接して配置され
る、上記7に記載の磁気メモリ。 9.前記ダミー磁気セルが、少なくとも1つの列バンク
に配列され、前記列バンク内の前記ダミー磁気セルが、
前記周辺位置を有する磁気メモリセルとペアにされる、
上記8に記載の磁気メモリ。 10.前記磁気メモリセルの前記磁化容易軸と、前記ダ
ミー磁気セルの前記磁化容易軸とが、1つのベクトルと
概ね同一直線をなす、上記3に記載の磁気メモリ。 11.前記ダミー磁気セルが、前記行導体および前記列
導体のうちの選択された一方によって横切られる、上記
1に記載の磁気メモリ。 12.前記ダミー磁気セルが、前記行導体および前記列
導体のうちの選択された一方によって横切られ、前記ダ
ミー磁気セルが、前記行導体および前記列導体のうちの
前記選択された一方から誘電体材料によって電気的に絶
縁される、上記1に記載の磁気メモリ。 13.前記ダミー磁気セルが前記行導体および前記列導
体によって横切られない、上記1に記載の磁気メモリ。 14.前記ダミー磁気セルは、前記周辺位置を有する磁
気メモリセルが前記ダミー磁気セル、および隣接する磁
気メモリセルによって対称的に包囲されるように配置さ
れる、上記1に記載の磁気メモリ。 15.前記ダミー磁気セルが前記行導体および前記列導
体によって交差されない、上記14に記載の磁気メモ
リ。 16.前記ダミー磁気セルが、前記行導体および前記列
導体のうちの選択された一方によって横切られ、前記ダ
ミー磁気セルが、前記行導体および前記列導体のうちの
前記選択された一方から誘電体材料によって電気的に絶
縁される、上記14に記載の磁気メモリ。 17.前記周辺位置を有するメモリセルのうちの選択さ
れた1つまたは複数のメモリセルが、前記ダミー磁気セ
ルのうちの少なくとも2つとペアにされる、上記1に記
載の磁気メモリ。 18.前記周辺位置を有する磁気メモリセルが、行方向
のペアリング、列方向のペアリングおよび対角線方向の
ペアリングのうちの選択された1つまたは複数のペアリ
ングを有する、上記17に記載の磁気メモリ。 19.前記ペアリングの結果として、前記周辺位置を有
するメモリセルの対称的な包囲のうちの選択された1つ
または複数と、前記周辺位置を有するメモリセルに隣接
して配置される行バンクと、前記周辺位置を有するメモ
リセルに隣接して配置される列バンクとが形成される、
上記18に記載の磁気メモリ。 【0058】 【発明の効果】本発明によれば、周辺位置を有するメモ
リセルに対して、内側位置を有するメモリセルのための
磁気環境と概ね同じ磁気環境を提供でき、アレイ内の全
てのメモリセルに対して一様な磁気環境を有するMRA
Mアレイを実現することができる。
【図面の簡単な説明】 【図1a】従来のスピン依存トンネルメモリセルの斜視
図である。 【図1b】図1aの従来のスピン依存トンネルメモリセ
ルのデータ層の論理状態を示す図である。 【図1c】従来のスピン依存トンネルメモリセルにデー
タを書き込むための行導体および列導体を示す概略図で
ある。 【図2】従来のMRAMアレイを画定するように構成さ
れる図1cの構成の概略図である。 【図3】従来のMRAMアレイ内の従来のスピン依存ト
ンネルメモリセル間の距離を減少させると切替え磁界が
増加することを示すグラフである。 【図4】従来のMRAMアレイ内の周辺位置を有する従
来のメモリセルのための一様でない磁界環境を示す概略
図である。 【図5a】本発明による一様な磁気環境を有するMRA
Mアレイの概略図である。 【図5b】本発明による一様な磁気環境を有するMRA
Mアレイの概略図である。 【図6a】本発明による、行端において周辺位置を有す
るメモリセルのための一様な磁気環境の概略図である。 【図6b】本発明による、列端において周辺位置を有す
るメモリセルのための一様な磁気環境の概略図である。 【図7】本発明による行バンクで配列されるダミー磁気
セルを示す概略図である。 【図8】本発明による列バンクで配列されるダミー磁気
セルを示す概略図である。 【図9】本発明による、対称的に包囲された周辺メモリ
セルを示す概略図である。 【図10】本発明による、ダミー磁気セルとペアにされ
る周辺メモリセルを示す概略図である。 【図11】本発明による磁気メモリセルおよびダミー磁
気セルの断面図である。 【図12】本発明による、1つのベクトルと同一直線上
にある磁化容易軸を有するダミー磁気セルおよび活性な
磁気メモリセルを示す概略図である。 【図13】本発明による、複数の行バンクおよび列バン
クで配列されるダミー磁気セルを示す概略図である。 【符号の説明】 10 磁気メモリ 13 行導体 15 列導体 20 アレイ 50 基板 51 誘電体層 53 基準層 55 データ層 56 誘電体材料 57 トンネル障壁層 D ダミー磁気セル E 磁化容易軸

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 一様な磁気環境を有する磁気メモリであ
    って、 磁化容易軸を有し、アレイを画定するために複数の行お
    よび列に配列される複数の磁気メモリセルであって、前
    記磁気メモリセルが前記アレイ内の内側位置または周辺
    位置の選択された一方に配置され、前記内側位置を有す
    る前記磁気メモリセルが、隣接する前記磁気メモリセル
    によって生成される第1の一様な磁気環境に晒される、
    複数の磁気メモリセルと、 行方向および列方向においてそれぞれ前記磁気メモリセ
    ルを横切る行導体および列導体と、及び磁化容易軸を有
    し、前記周辺位置を有する前記磁気メモリセルのうちの
    選択された1つまたは複数の磁気メモリセルに隣接して
    配置される複数のダミー磁気セルとを含み、 前記周辺位置を有する磁気メモリセルが、隣接する前記
    磁気メモリセルと隣接する前記ダミー磁気セルとによっ
    て生成される第2の一様な磁気環境に晒され、前記第2
    の一様な磁気環境が前記第1の磁気環境に概ね等しい、
    磁気メモリ。
JP2002311295A 2001-10-31 2002-10-25 Mramアレイ内のセルのための一様な磁気環境 Expired - Fee Related JP4608177B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/000652 2001-10-31
US10/000,652 US6466475B1 (en) 2001-10-31 2001-10-31 Uniform magnetic environment for cells in an MRAM array

Publications (3)

Publication Number Publication Date
JP2003187570A true JP2003187570A (ja) 2003-07-04
JP2003187570A5 JP2003187570A5 (ja) 2005-04-21
JP4608177B2 JP4608177B2 (ja) 2011-01-05

Family

ID=21692445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002311295A Expired - Fee Related JP4608177B2 (ja) 2001-10-31 2002-10-25 Mramアレイ内のセルのための一様な磁気環境

Country Status (2)

Country Link
US (1) US6466475B1 (ja)
JP (1) JP4608177B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686392B2 (en) 2011-01-27 2014-04-01 Renesas Electronics Corporation Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6807087B2 (en) * 2002-08-30 2004-10-19 Micron Technology, Inc. Write current shunting compensation
JP4945592B2 (ja) * 2009-03-13 2012-06-06 株式会社東芝 半導体記憶装置
JP5916524B2 (ja) * 2012-06-07 2016-05-11 ルネサスエレクトロニクス株式会社 半導体装置
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US10374005B2 (en) * 2017-12-29 2019-08-06 Globalfoundries Singapore Pte. Ltd. Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same
CN114974339A (zh) * 2021-02-22 2022-08-30 联华电子股份有限公司 存储器阵列

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214559A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体集積回路装置
JPH0461161A (ja) * 1990-06-22 1992-02-27 Mitsubishi Electric Corp 半導体メモリ装置のメモリパターンレイアウト
JPH05250889A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 不揮発性半導体記憶装置
JPH11265891A (ja) * 1999-01-28 1999-09-28 Toshiba Corp 半導体装置
JP2000188382A (ja) * 1998-12-22 2000-07-04 Nec Ic Microcomput Syst Ltd 半導体記憶装置、その装置製造方法
JP2001230472A (ja) * 1999-12-10 2001-08-24 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
JP2002164515A (ja) * 2000-09-12 2002-06-07 Infineon Technologies Ag Mramモジュール構造物
JP2003204044A (ja) * 2001-10-25 2003-07-18 Mitsubishi Electric Corp 薄膜磁性体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748524A (en) 1996-09-23 1998-05-05 Motorola, Inc. MRAM with pinned ends
US5757695A (en) 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
US5982658A (en) 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US6236590B1 (en) * 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214559A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体集積回路装置
JPH0461161A (ja) * 1990-06-22 1992-02-27 Mitsubishi Electric Corp 半導体メモリ装置のメモリパターンレイアウト
JPH05250889A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 不揮発性半導体記憶装置
JP2000188382A (ja) * 1998-12-22 2000-07-04 Nec Ic Microcomput Syst Ltd 半導体記憶装置、その装置製造方法
JPH11265891A (ja) * 1999-01-28 1999-09-28 Toshiba Corp 半導体装置
JP2001230472A (ja) * 1999-12-10 2001-08-24 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
JP2002164515A (ja) * 2000-09-12 2002-06-07 Infineon Technologies Ag Mramモジュール構造物
JP2003204044A (ja) * 2001-10-25 2003-07-18 Mitsubishi Electric Corp 薄膜磁性体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686392B2 (en) 2011-01-27 2014-04-01 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US6466475B1 (en) 2002-10-15
JP4608177B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
JP6770002B2 (ja) Mramのための歳差スピン電流構造
JP3593652B2 (ja) 磁気ランダムアクセスメモリ装置
JP6196250B2 (ja) 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram)
JP5100935B2 (ja) Mramの性能を向上させるための最適な書込導体レイアウト
TWI398871B (zh) 減少功率之磁阻性隨機存取記憶體元件及用於製造一磁阻性記憶體元件之方法
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
US6850433B2 (en) Magnetic memory device and method
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
JP2016225633A (ja) 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
JP2000285669A (ja) 磁気読出部及び/又はナノ・メモリ素子を使用する量子ランダム・アドレス・メモリ
KR20030014652A (ko) 자기 메모리 셀
US20040066668A1 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
JP2003187570A (ja) Mramアレイ内のセルのための一様な磁気環境
JP4572101B2 (ja) 非対称にパターニングされた磁気メモリ
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2004153268A (ja) 磁気メモリデバイスおよびそれを形成するための方法
WO2003032336A1 (en) Magnetic elements with magnetic flux closure, production method and memory application
JP2003187570A5 (ja)
KR20100015039A (ko) 이중 자기저항 메모리 셀

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

R150 Certificate of patent or registration of utility model

Ref document number: 4608177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees