DE102004003363A1 - Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung - Google Patents

Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung Download PDF

Info

Publication number
DE102004003363A1
DE102004003363A1 DE102004003363A DE102004003363A DE102004003363A1 DE 102004003363 A1 DE102004003363 A1 DE 102004003363A1 DE 102004003363 A DE102004003363 A DE 102004003363A DE 102004003363 A DE102004003363 A DE 102004003363A DE 102004003363 A1 DE102004003363 A1 DE 102004003363A1
Authority
DE
Germany
Prior art keywords
dielectric layer
ions
layers
layer
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004003363A
Other languages
English (en)
Inventor
Thomas Happ
Ralf Symanczyk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004003363A priority Critical patent/DE102004003363A1/de
Publication of DE102004003363A1 publication Critical patent/DE102004003363A1/de
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung, wobei ein Substrat (101) bereitgestellt wird, das Substrat mit einem Mehrschichtsystem als Dielektrikumschicht (102) beschichtet wird, Ionen (104) in einer vorgegebenen Tiefe der Dielektrikumschicht (102) mittels eines Ionenstrahls (202) deponiert werden und die somit erzeugte Struktur getempert wird, derart, dass Nanokristalle (201) in der vorgegebenen Tiefe der Dielektrikumschicht (102) ausgebildet werden.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Herstellung von Quantenpunktschichten, und betrifft insbesondere ein Verfahren zum Herstellen von Nanospeicherelementen, in welchen eine elektrische Ladung speicherbar ist.
  • Eine zunehmende Miniaturisierung elektronischer Schaltungen erfordert immer kleinere Elemente zur Ladungsspeicherung. So wurden bereits Nanopunkte (auch als Quantenpunkte bezeichnet) bzw. Nanokristalle (nano crystals: nc) als Elemente zur Ladungsspeicherung eingesetzt, um eine Nachfolgetechnologie zu bestehenden Flash-E2PROM-Speichern mit Floating-Gate-Technologie bereitzustellen.
  • Spezifisch betrifft die vorliegende Erfindung ein Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung in vorgebbaren Tiefen einer Isolatorschicht, die auf einem Substrat abgeschieden ist.
  • Ein wesentliches Problem herkömmlicher Herstellverfahren für Speicherschichten besteht darin, dass Nanokristalle nicht mit einer ausreichend hohen Dichte bereitgestellt werden können. Somit ist in unzweckmäßiger Weise nur ein unzureichendes Datenfenster (gespeicherte Ladungsmenge) eines mit Nanokristallen ausgebildeten Speichers erreichbar.
  • Weiterhin ist es mit Verfahren nach dem Stand der Technik äußerst schwierig, eine homogene Größenverteilung der einzelnen Nanokristalle zu erreichen. Auf diese Weise entsteht der Nachteil, dass die Nanokristalle uterschiedliche Ladungsmengen speichern, was zu erheblichen Problemen bei der anschließenden elektrischen Auslesung und/oder Auswertung der in den Nanokristallen gespeicherten Ladung führt.
  • Weiterhin ist es unzweckmäßig, dass mit herkömmlichen Verfahren hergestellte, aus Nanokristallen bestehende Nanospeicherelemente derart ausgebildet sind, dass eine unzureichende elektrische Isolation zwischen den einzelnen Nanokristallen vorhanden ist. Eine unzureichende elektrische Isolation zwischen den einzelnen Nanokristallen führt zu einer Ladungsübertragung und/oder Schwierigkeiten bei einer Ladungserhaltung in einem spezifischen Nanokristall.
  • Um für elektronische Schaltungseinheiten notwendige Eigenschaften hinsichtlich einer Skalierbarkeit, einer Retention, homogener Zelleneigenschaften etc. auch in großen Speicherfeldern zu erhalten, ist es unbedingt erforderlich, dass Nanokristalle einer ausreichenden Dichte mit einer möglichst homogenen Größenverteilung und einer ausreichenden elektrischen Isolation zwischen den Nanokristallen bereitgestellt werden.
  • Zur Lösung dieses Problems und zur Überwindung der oben beschriebenen Nachteile wurden Verfahren nach dem Stand der Technik vorgeschlagen, die im Wesentlichen auf vier unterschiedlichen Ansätzen zur Herstellung von Nanopunkten (nano dots) bzw. Nanokristallen beruhen.
    • (i) Abscheidung von Nanopunkten bzw. Nanokristallen mittels chemischer Gasphasenabscheidung (CVD: Chemical Vapor Deposition). Hierbei wurde insbesondere vorgeschlagen, eine Plasmaunterstützte chemische Gasphasenabscheidung (PECVD: Plasma Enhanced Chemical Vapor Deposition), wie in der Publikation: M. Rosmeulen et al., "Electrical Characterisation of Silicon-Rich-Oxide Based Memory Cells Usirg Pulsed Current-Voltage Techniques", ESSDERC 2002 beschrieben, oder eine chemische Niederdruck-Gasphasenabscheidung (LPCVD: Low Pressure Chemical Vapor Deposition) einzusetzen, wie in der Publikation: M. Saitoh et al., "Large memory window and long charge-retention time in ultranarrow-channel silicon floating-dot memory", Appl. Phys. Lett. 82, 1787, 2003 offenbart. Ein wesentlicher Nachteil von derartigen Abscheideverfahren besteht darin, dass eine Größe und eine Homogenität der Nanokristalle nicht ausreichend gesteuert werden können.
    • (ii) Nanopunkt/Nanokristall-Aufwachsen mit Hilfe eines pyrolytischen Aerosolreaktors. Eine derartige Aerosoltechnik ist in unzweckmäßiger Weise mit den bisherigen Beschichtungsverfahren nicht kompatibel und erfordert daher eine neue Ausrüstung zur Herstellung der Nanokristalle. Somit scheidet die Aerosoltechnik zur effizienten und wirtschaftlichen Herstellung von Nanokristallen aus.
    • (iii) Homogene Implantation von Silizium (Si), Germanium (Ge), etc. in einer Siliziumoxidschicht (SiO2), wie in der Publikation: J. von Borany et al., "Memory properties of Si implanted gate oxides; from MOS capacitors to nvSRAM", Solid-State Electronics 46, 1729, 2002 beschrieben. Das in dieser Publikation beschriebene, herkömmliche Implantationsverfahren weist den Nachteil auf, dass weder eine Dichte noch eine Größe der Nanokristalle auf ausreichende Weise gesteuert werden kann. Dies führt in unzweckmäßiger Weise zu dem Nachteil, dass dann, wenn eine Dotierungskonzentration zur Steigerung der Dichte der Nanokristalle erhöht wird, stets auch die Größe der Nanokristalle ansteigt. Für effiziente und wirtschaftliche Herstellungsverfahren zur Erzeugung von Nanospeicherelementen ist eine derartige Verknüpfung der Nanokristall-Größe mit der Nanokristall-Dichte nicht akzeptabel.
    • (iv) Disproportionierung von Siliziumoxidschichten (SiO) in einem Siliziumoxid/Siliziumdioxid-Übergitter-Schichtstapel, SiO/SiO2), wie in den Publikationen: H. Heitmann et al., "Size-controlled nc-Si synthesis by SiO/SiO2 superlattices", J. Noncryst. Solids 299-302, 1075, 2002 und: M. Zacharias et al., "Size-controlled highly luminescent silicon nanocrystals: A SiO'SiO2 superlattice approach", Appl. Phys. Lett. 80, 661, 2002 beschrieben.
  • Ein wesentlicher Nachteil der Herstellverfahren unter Verwendung von SiO/SiO2-Übergitter-Schichtstapeln besteht darin, dass diese nur für eine spezifische Materialkombination einsetzbar sind und unbekannte elektronische Eigenschaften aufweisen.
  • Weiterhin ist vorgeschlagen worden, gestapelte Quantenpunkte bzw. Nanokristalle durch eine örtlich selektive Oxidation einer durchgehenden Siliziumschicht (Si-Schicht) unter den mittels einer CVD-Abscheidung hergestellten Nanokristallen zu erzeugen, wie beispielsweise in der Publikation: R. Ohba et al., "Nonvolatile Si quantum memory with self aligned doubly stacked dots", IEEE Trans. El. Dev. 49, 1392, 2002 beschrieben.
  • Da das von R. Ohba et al. publizierte Verfahren auf der chemischen Gasphasenabscheidung beruht, bringt es auch sämtliche der unter Punkt (i) obenstehend aufgeführten Nachteile mit sich. Weiterhin ist es nachteilig, dass das in dieser Publikation vorgestellte Verfahren ausschließlich zur Herstellung von Silizium-Nanopunkten verwendet werden kann, so dass in unzweckmäßiger Weise ein höheres Einschlusspotential von anderen Materialkombinationen, wie beispielsweise Germanium (Ge) in Siliziumdioxid (SiO2) nicht herangezogen werden kann.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Herstellen von Nanopunkten bzw. Nanokristallen anzugeben, mit welchen eine Speicherdichte bei einer Herstellung von Nanospeicherelementen erhöht ist und eine Zuverlässigkeit einer Datenhaltung in den Nanospeicherelementen verbessert ist.
  • Diese Aufgabe wird erfindungsgemäß durch ein in dem Patentanspruch 1 angegebenes Verfahren gelöst.
  • Ferner wird die Aufgabe durch eine Speichervorrichtung mit den Merkmalen des Patentanspruchs 15 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, in einer Isolatorschicht, in welcher Nanokristalle auszubilden sind, horizontale Grenzflächen, d.h. Grenzflächen, die parallel zu einer Oberfläche eines Substrats ausgerichtet sind, vorzusehen, um eine übermässige vertikale Ausdehnung von Nanoelementen bei deren Herstellung zu verhindern.
  • Unter dem Begriff Substrat soll dabei ein Unterbau mit beliebiger Vorprozessierung verstanden werden.
  • Das erfindungsgemäße Verfahren weist den wesentlichen Vorteil auf, dass eine Ionenimplantation in unterschiedlichen Tiefen der Isolatorschicht, die beispielsweise als eine Dielektrikumschicht, insbesondere ein Gate-Dielektrikum bereitgestellt wird, ermöglicht wird. In zweckmäßiger Weise lassen sich mehrlagige Nanokristallschichten für eine Ladungsspeicherung erzeugen. Durch das erfindungsgemäße Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung ergeben sich insbesondere die folgenden Vorteile:
    • (a) eine effektive Dichte der Nanokristalle kann durch die mehrlagige Ausprägung der Nanokristalle gegenüber einer einlagigen Ausbildung der Nanokristalle erheblich gesteigert werden;
    • (b) bei einer gleichen Dichte der Nanokristalle einer vorgeschlagenen mehrlagigen Ausbildung ist eine elektrische Isolation der Nanokristalle untereinander im Vergleich zu einer einlagigen Anordnung der Nanokristalle deutlich verbessert;
    • (c) das erfindungsgemäße Verfahren ermöglicht vielfältige Materialkombinationen, d.h. Kombinationen von Materialien der Nanokristalle mit Materialien der Isolatorschicht bzw. des Gate-Dielektrikums derart, dass eine Bandlückenanpassung an Erfordernisse, die bei der Anwendung der Nanospeicherelemente auftreten, ermöglicht wird, wie beispielsweise Bandgap-Engineering zur Verbesserung einer Retention, zur Spezifizierung von Tunnelströmen für Schreiben und Löschen, etc.;
    • (d) durch die Verwendung eines mehrlagigen Gate-Dielektrikums wird eine Kontrolle über die Größenverteilung der sich bildenden Nanokristalle ermöglicht, d.h. die vorgegebenen Schichtdicken eines mehrlagigen bzw. mehrschichtigen Systems bestimmen die Größe der Nanokristalle in den einzelnen Schichten bzw. Lagen des Dielektrikums;
    • (e) eine Datenhaltung wird durch eine Anordnung Nanokristallen in unterschiedlichen Ebenen verbessert, d.h. eine Retention wird erhöht; und
    • (f) das erfindungsgemäße Verfahren ermöglicht eine Maskierung während des Ionen-Implantationsschrittes in die Isolatorschicht derart, dass eine lateral strukturierte Synthese von Nanokristallen ermöglicht und damit eine räumlich fedinierte Ladungsspeicherung mit Vorteilen im Schreib- bzw. Löschverhalten bereitgestellt wird.
  • Das erfindungsgemäße Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung weist im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen eines Substrats;
    • b) Beschichten des Substrats mit einer Dielektrikumschicht als ein Mehrfachschichtsystem;
    • c) Implantieren von Ionen in einer vorgegebenen Tiefe der Dielektrikumschicht mittels eines Ionenstrahls, der mindestens eine vorgegebenen Ionenenergie und mindestens eine vorgegebene Ionendosis aufweist;
    • d) Tempern der in den Schritten a) bis c) erzeugten Struktur derart, dass Nanokristalle in der vorgegebenen Tiefe der Dielektrikumschicht ausgebildet werden.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird das Tempern der in den oben beschriebenen Schritten a) bis c) erzeugten Struktur bei einer Temperatur in einem geeigneten Bereich, insbesondere von 800°C bis 1200°C für Si, durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die mindestens eine Dielektrikumschicht aus einem oder mehreren der Materialien Siliziumoxid, Siliziumnitrid, Aluminiumoxid und Hafniumoxid ausgeführt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die mindestens eine Dielektrikumschicht, die aus einem oder mehreren der Materialien Siliziumoxid, Siliziumnitrid, Aluminiumoxid und Hafniumoxid ausgeführt ist, mit einer Schichtdicke in einem Bereich von 1 nm bis 10 nm bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die in einer vorgegebenen Tiefe zu implantierenden Ionen als Siliziumionen (Si+) oder Germaniumionen (Ge+) oder Übergangsmetallionen bereitgestellt.
  • Vorzugsweise werden die entsprechenden Ionen in mindestens einer von der mindestens einen vorgegebenen Ionenenergie und von der mindestens einen vorgegebenen Ionendosis abhängigen Tiefe implantiert.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das Tempern in einem Schutzgas bei Atmosphärendruck oder Unterdruck durchgeführt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind in dem Mehrschichtsystem mehrfache Dielektrikumschichten ausgebildet, die über Grenzflächen aneinander grenzen und durch die Grenzflächen voneinander geometrisch getrennt sind.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die Grenzflächen zwischen den mehrfachen Dielektrikumschichten des Mehrfachschichtsystems parallel zu der Oberfläche des Substrats ausgerichtet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen die mehrfachen, in dem Mehrfachschichtsystem bereitgestellten Dielektrikumschichten eine Schichtdicke in einem Bereich von 1 nm bis 10 nm auf.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden zur Ausbildung der Grenzflächen in der Dielektrikumschicht Abscheidebedingungen während einer Abscheidung der Dielektrikumschicht variiert.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das Substrat aus einem Silizium- Material (Si) oder einem Germanium-Material (Ge) bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die Implantation von Ionen in eine oder mehrere Dielektikumsschichten durchgeführt, an die beiderseits eine nicht-implantierte Dielektrikumsschicht angrenzt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
    • a) zunächst zwei Dielektikumsschichten vorgesehen werden und dann eine erste Implantation von Ionen in die obere Dielektikumsschicht durchgeführt;
    • b) dann zwei weitere Dielektikumsschichten vorgesehen und dann eine zweite Implantation von Ionen in die obere der beiden weiteren Dielektikumsschichten durchgeführt; und
    • c) der Schritt b) optional mindestens einmal wiederholt, bevor eine oberste Dielektrikumschicht abgeschieden wird und dann das Tempern erfolgt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
    • a) zunächst drei Dielektikumsschichten vorgesehen und dann eine erste Implantation von Ionen in die mittlere Dielektikumsschicht durchgeführt;
    • b) dann zwei weitere Dielektikumsschichten vorgesehen und dann eine zweite Implantation von Ionen in die untere der beiden weiteren Dielektikumsschichten durchgeführt; und
    • c) der Schritt b) optional mindestens einmal wiederholt, bevor das Tempern erfolgt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1(a) ein Implantieren von Ionen in einer Dielektrikumschicht in unterschiedlichen Tiefen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 1(b) die Ausbildung von Nanokristallen nach einem Tempern der in 1(a) gezeigten Struktur;
  • 2 ein charakteristisches Diagramm einer Siliziumionen (Si+)-Konzentration in Abhängigkeit vom Abstand zur Oberfläche (Tiefe), erzeugt durch ein Simulationsprogramm;
  • 3(a) , (b) und (c) ein Verfahren zum Herstellen von Nanokristallen in unterschiedlichen Tiefen durch eine Bereitstellung einer als ein Mehrfachschichtsystem ausgebildeten Dielektrikumschicht, gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 ein charakteristisches Diagramm einer Germaniumionen-Konzentration als Funktion einer Tiefe der Dielektrikumschicht für ein in 3 gezeigtes Mehrfachschichtsystem;
  • 5(a), (b), (c) und (d) Herstellungsschritte zur Herstellung eines Nanospeicherelement-Schichtsystems gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegen den Erfindung, das aus übereinander gestapelten Systemen gemäß 1 besteht; und
  • 6(a), (b), (c) und (d) Herstellungsschritte zur Herstellung eines Nanospeicherelement-Schichtsystems gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, das aus übereinander gestapelten Systemen gemäß 1 besteht.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • Die 1(a) und (b) zeigen zwei wesentliche Verfahrensschritte zur Herstellung von mehrlagigen Nanokristall-Schichten gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Wie in 1(a) gezeigt, wird bei dem Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung zunächst ein Substrat 101 bereitgestellt. Vorzugsweise ist dieses Substrat 101 aus einem Silizium-Material (Si) oder einem Germanium-Material (Ge) gebildet.
  • Wie in 1(a) gezeigt, ist auf dem Substrat 101 eine Isolatorschicht aufgebracht, wobei vorzugsweise auf das Substrat 101 eine Dielektrikumschicht 102 mittels eines bekannten Abscheideverfahrens abgeschieden ist. Wie in 1(a) gezeigt, wird zum Implantieren von Ionen 104 in einer vorgegebenen Dielektrikumschicht 102 ein Ionenstrahl 202 eingesetzt, der eine vorgegebene Ionenenergie und eine vorgegebenen Ionendosis aufweist. In Abhängigkeit von den Einstellparametern des Ionenstrahls 202 (Ionenenergie, Ionendosis, etc.), werden die Ionen des Ionenstrahls, beispielsweise Siliziumionen (Si+) und/oder Germaniumionen (Ge+) in unterschiedliche Tiefen der Dielektrikumschicht 102 eingebracht.
  • Ein Tiefenprofil einer Siliziumionen-Konzentration 303 als Resultat zweier Implantationen mit verschiedenen Energien ist in 2 gezeigt. Hierbei bezeichnet das Bezugszeichen 302 ein Tiefenprofil, gemessen von der Oberfläche der Dielektrikumschicht 102 an. Das Tiefenprofil weist typische Halbwertsbreiten 301 bzw. 301' auf, die die vertikale Ausdehnung der Bereiche der implantierten Ionen kennzeichnen. Weiter ist in 2 gezeigt, dass die Dielektrikumschicht als eine Siliziumdioxidschicht (SiO2-Schicht) in einer Dicke von 20 Nanometern (nm) ausgebildet ist, wobei die Implantationsenergie der Siliziumionen angegeben sind.
  • Nach einer Implantation der Ionen 104 in der Dielektrikumschicht 102 mittels des Ionenstrahls, der mit unterschiedlicher Ionendosis und Ionenenergie betrieben wird, wird der in 1(a) gezeigte Zustand erhalten. In einem nächsten Schritt erfolgt eine Temperung, d.h. ein Ausheizen der in 1(a) erzeugten Struktur derart, dass Nanokristalle in den durch 1(a) gezeigten Ebenen gebildet werden. Das Tempern erfolgt vorzugsweise bei einer Temperatur in einem geeigneten Bereich, z.B. von 800°C bis 1200°C für Si, vorzugsweise in einem Schutzgas bei Atmosphärendruck oder Unterdruck. Nach einem Tempern bildet sich die in 1(b) gezeigte Struktur, d.h. die Nanokristalle 201 haben sich in unterschiedlichen Ebenen in der Dielektrikumschicht 102, die auf dem Substrat 101 abgeschieden ist, ausgebildet.
  • Diese erste Ausführungsform des erfindungsgemäßen Verfahrens beruht auf einer unterschiedlich tiefen Implantation, die durch einen Ionenstrahl bei unterschiedlichen Energien und Dosisleistungen durchgeführt wird, wobei eine Deponierung eines Nanokristall-Materials in unterschiedlichen Tiefen bereitgestellt wird. Anschließend erfolgt eine Temperung zur Ausbildung mehrlagiger Nanokristallschichten.
  • Ein weiteres bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung besteht in einer unterschiedlichen tiefen Implantation von Nanokristall-Material in Kombination mit einem vertikal, d.h. parallel zur Oberfläche des Substrats 101 struk turierten Isolatormaterial, d.h. in einer strukturierten Dielektrikumschicht 102.
  • 3(a) bis 3(c) zeigen die entsprechenden Verfahrensschritte. Wie in 3(a) gezeigt, wird von einer mehrfach geschichteten Dielektrikumschicht 102 ausgegangen, die auf dem Substrat 101 abgeschieden ist. Hierbei sind eine Anzahl n von Dielektrikumschichten 102a, 102b...102n auf dem Substrat 101 abgeschieden, um ein Mehrfachschichtsystem auszubilden. Wie in 3(a) gezeigt, bilden sich zwischen den einzelnen Dielektrikumschichten 102a, 102b, 102c,... 102n Grenzflächen 103 aufgrund der unterschiedlichen Materialeigenschaften der einzelnen Dielektrikumschichten.
  • Es sei darauf hingewiesen, dass, obwohl in 3 lediglich drei Dielektrikumschichten 102a-102e gezeigt sind, eine beliebige Anzahl n von Dielektrikumschichten 102a-102n abgeschieden werden kann, um eine entsprechend große Anzahl von Grenzflächen 103 zu erhalten.
  • Die Grenzflächen 103 stellen den entscheidenden Vorteil bereit, dass die in den entsprechenden Dielektrikumschichten 102a-102c abgeschiedenen Ionen in ihrer vertikalen Richtung, d.h. in einer Richtung senkrecht zu der Oberfläche des Substrats 101 lokal eingeschlossen werden, derart, dass eine effektive Nanokristalldichte durch das Mehrfachschichtsystem erhöht werden kann. Nachdem die mehrfachen Dielektrikumschichten 102a-102c gemäß 3(a) auf dem Substrat 101 abgeschieden sind, folgt der in 3(b) gezeigte Verfahrensschritt, d.h. es wird ein Ionenstrahl 202 mit variabler Ionendosis und Ionenenergie, wie obenstehend unter Bezugnahme auf 1 beschrieben, eingesetzt, um entsprechende Ionen 104 in den Dielektrikumschichten 102b und 102d zu deponieren.
  • Die Dielektrikumschicht 102c dient als eine Zwischenschicht und weist keine deponierten Ionen 104 auf. Die Materialkombination des Mehrfachschichtsystems ist beispielsweise wie folgt: Dielektrikumschicht 102a aus Siliziumdioxid SiO2, Dielektrikumschicht 102b aus Siliziumnitrid (Si3N4), um die entsprechende Grenzfläche bzw. das Interface 103 zu bilden, Dielektrikumschicht 102c aus SiO2 (Siliziumdioxid) etc. Es sei darauf hingewiesen, dass die zu implantierenden Ionen 104 als Siliziumionen (Si+) oder Germaniumionen (Ge+) in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung bereitgestellt werden. Nach dem die in 3(b) erzeugte Struktur erhalten ist, erfolgt, wie unter Bezugnahme auf 1 beschrieben, der Schritt eines Temperns derart, dass Nanokristalle in den vorgegebenen Tiefen der Dielektrikumschicht 102b und der Dielektrikumschicht 102d erzeugt werden. Die Nanokristalle 201 lassen sich durch das erfindungsgemäße Verfahren in wesentlich größerer Dichte und in mehrfachen Lagen erzeugen.
  • Weiterhin ist es möglich, unterschiedliche Abscheidetechniken für lediglich ein Material der Dielektrikumschicht 102 einzusetzen, derart, dass eine Variation der Abscheidebedingung zu einer Trennschicht- bzw. Grenzflächenbildung führt. In jedem Fall wird in dem Schritt eines Temperns der erzeugten Struktur (3(b)) ein Wachstum der Nanokristalle durch zusätzliche Grenzflächen in einer vertikalen Richtung gehemmt, so dass die Einzelschichtdicken eine Obergrenze für die sich bildenden Nanokristalle darstellen. Dies erlaubt in vorteilhafter Weise den Einsatz höherer Implantations-Ionenstrahldosen, ohne dass in unzweckmäßiger Weise große Nanokristalle oder in unterschiedlichen Tiefen Nanokristalle erzeugt werden. Somit werden in vorteilhafter Weise höhere Flächendichten erhalten.
  • 4 zeigt ein charakteristisches Diagramm einer Germaniumionen-Konzentration 303a als Funktion eines Tiefenprofils 302 für die in 3(c) gezeigte Struktur. Wie veranschaulicht, entspricht eine erste Halbwertsbreite 301a des Tiefenprofils in einer ersten Dielektrikumschicht ungefähr einer Halbwertsbreite, die durch das Bezugszeichen 301 in 2 gekennzeichnet ist. Durch den Mehrfachschichtaufbau der Dielektrikumschicht 102 ist es jedoch möglich, eine zweite Halbwertsbreite 301 in einer weiteren Siliziumdioxid-Dielektrikumschicht zu erhalten, die im Vergleich zu einer Anordnung gemäß 2 wesentlich verringert ist.
  • Auf diese Weise ist es möglich, eine effektive Dichte der Nanospeicherelemente zu erhöhen. Vorzugsweise wird bei einer Abscheidung der Isolatorschicht bzw. der Dielektrikumschicht 102 ein Wechsel zwischen einer Siliziumdioxidschicht und einer Siliziumnitridschicht in der vertikalen Richtung bereitgestellt. Die anschließende Implantation geeigneter Ionen (beispielsweise der Siliziumionen oder Germaniumionen, wie in 4 gezeigt) unter Einstellung geeignet gewählter Energien führt schließlich zu unterschiedlichen Implantationstiefen. Der abschließende Schritt eines Temperns der erzeugten Struktur stellt übereinander gestapelte Nanokristalle bzw. Quantenpunkte bzw. Nanopunkte bereit, wobei durch eine in dem Mehrfachschichtsystem ausgebildete mehrlagige Anordnung der Nanokristalle eine effektive Dichte gesteigert werden kann.
  • 5 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen von Nanospeicherelementen, wobei hier eine Sequenz einer Dielektrikumschicht-Kombination aus den Dielektrikumschichten 102, 102c mehrfach wiederholt wird, nachdem eine Dielektrikumschicht 102a als Puffer zum Substrat 101 zuunterst vorgesehen ist. 5(a) zeigt dementsprechend ein mit einer ersten, zweiten und dritten Dielektrikumschicht 102a-c beschichtetes Substrat 101, wobei die beiden Dielektrikumschichten 102 und 102c aus unterschiedlichen Materialien bzw. unterschiedlichen Bedingungen bereitgestellt werden. In der zweiten Dielektrikumschicht 102 werden in dem anschließenden Implantationsschritt, der in 5(b) gezeigt ist, Ionen 104 mittels eines Ionenstrahls 202 bei einer vorgegebenen Ionenenergie und einer vorgegebenen Ionendosis implantiert. Eine derartige Sequenz der Dielektrikumsschichten 102b,c wird mehrfach wiederholt, wie in 5(c) gezeigt, bis eine gewünschte Anzahl eines Übergitter-Stapels bzw. eine gewünschte Schichtanzahl erreicht ist. In vorteilhafter Weise besteht bei diesem Verfahren eine ausgezeichnete Steuerung der vertikalen Position des implantierten Materials und damit der Nanokristalle.
  • In 5(d) wird schließlich, wie bereits unter Bezugnahme auf die 1(b) und 3(c) beschrieben, ein Temperschritt durchgeführt, derart, dass Nanokristalle in den vorgegebenen Tiefen der Dielektrikumschichten 102 gebildet werden.
  • 6 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen von Nanospeicherelementen, wobei hier eine Sequenz einer Dielektrikumschicht-Kombination aus den Dielektrikumschichten 102a, 102 mehrfach wiederholt wird. 6(a) zeigt dementsprechend ein mit einer ersten und zweiten Dielektrikumschicht 102a,b beschichtetes Substrat 101, wobei die beiden Dielektrikumschichten 102a und 102 aus unterschiedlichen Materialien bzw. unterschiedlichen Bedingungen bereitgestellt werden. In der zweiten Dielektrikumschicht 102 werden in dem anschließenden Implantationsschritt, der in 6(b) gezeigt ist, Ionen 104 mittels eines Ionenstrahls 202 bei einer vorgegebenen Ionenenergie und einer vorgegebenen Ionendosis implantiert. Eine derartige Sequenz der Dielektrikumsschichten 102a,b wird mehrfach wiederholt, wie in 6(c) gezeigt, bis eine gewünschte Anzahl eines Übergitter-Stapels bzw. eine gewünschte Schichtanzahl erreicht ist. Schliesslich
  • In 6(d) wird schließlich nach der letzten Implantation eine oberste Dielektrikumschicht 102c abgeschieden und dann, wie bereits unter Bezugnahme auf die 1(b) und 3(c) beschrieben, ein Temperschritt durchgeführt, derart, dass Nanokristalle in den vorgegebenen Tiefen der Dielektrikumschichten 102 gebildet werden.
  • Durch das ausführungsformgemäße Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung ist es somit möglich, eine Speichervorrichtung mit Nanospeicherelementen bereitzustellen, welche eine erhöhte Speicherdichte und eine verbesserte Zuverlässigkeit der Datenhaltung aufweist.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
    • 101
    Substrat
    102
    Dielektrikumschicht
    102a,102b,...102n
    Dielektrikumschichten in Mehrfachschichtsystem
    103
    Grenzflächen
    104
    Implantierte Ionen
    105a,105b,...,105n
    Nanospeicherelement-Schichtsystem
    201
    Nanokristall
    202
    Ionenstrahl
    301
    Halbwertsbreite
    301'
    Halbwertsbreite
    302
    Tiefenprofil
    303
    Siliziumionen-Konzentration
    303a
    Germaniumionen-Konzentration

Claims (16)

  1. Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung, mit den folgenden Schritten: a) Bereitstellen eines Substrats (101); b) Beschichten des Substrats (101) mit mindestens einer Dielektrikumschicht (102); c) Implantieren von Ionen (104) in einer vorgegebenen Tiefe der Dielektrikumschicht (102) mittels eines Ionenstrahls (202), der mindestens eine vorgegebene Ionenenergie und mindestens eine vorgegebene Ionendosis aufweist; d) Tempern der in den Schritten a) bis c) erzeugten Struktur derart, dass Nanokristalle (201) in der vorgegebenen Tiefe der Dielektrikumschicht (102) ausgebildet werden, dadurch gekennzeichnet, dass die Dielektrikumschicht (102) als ein Mehrfachschichtsystem ausgebildet ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Tempern bei einer Temperatur im einem geeigneten Bereich, insbesondere von 800 °C bis 1200 °C für Si, durchgeführt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Dielektrikumschicht (102) aus einem oder mehreren der Materialien Siliziumoxid (SiO2), Siliziumnitrid (Si3N4; SixNy), Aluminiumoxid (Al2O3) und Hafniumoxid (HfO2) ausgeführt wird.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die mindestens eine Dielektrikumschicht (102), die aus einem oder mehreren der Materialien Siliziumoxid (SiO2), Siliziumnitrid (Si3N4; SixNy) , Aluminiumoxid (Al2O3) und Hafniumoxid (HfO2) ausgeführt ist, mit einer Schichtdicke in einem Bereich von einem Nanometer (nm) bis 10 Nanometern (nm) bereitgestellt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die in einer vorgegebenen Tiefe zu implantierenden Ionen als Siliziumionen (Si+) oder Germaniumionen (Ge+) bereitgestellt werden.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ionen in mindestens einer von der mindestens einen vorgebenen Ionenenergie und von der mindestens einen vorgebenen Ionendosis abhängigen Tiefe implantiert werden.
  7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Tempern in einem Schutzgas bei Atmosphärendruck oder Unterdruck durchgeführt wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in dem Mehrfachschichtsystem mehrfache Dielektrikumschichten (102a-102n) ausgebildet werden, die über Grenzflächen (103) aneinander grenzen.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Grenzflächen (103) zwischen den mehrfachen Dielektrikumschichten (102a-102n) des Mehrfachschichtsystems parallel zu der Oberfläche des Substrats (101) ausgerichtet werden.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die mehrfachen, in einem Mehrfachschichtsystem ausgebildeten Dielektrikumschichten (102a-102n) eine Schichtdicke in einem Bereich von einem Nanometer (nm) bis 10 Nanometern (nm) aufweisen.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Ausbildung der Grenzflächen (103) in der Dielektrikumschicht (102) Abscheidebedingungen während einer Abscheidung der Dielektrikumschicht (102) variiert werden.
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (101) aus einem Silizium-Material (Si) oder einem Germanium-Material (Ge) bereitgestellt ist.
  13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Implantation von Ionen in eine oder mehrere Dielektikumsschichten (102b; 102d) durchgeführt wird, an die beiderseits eine nicht-implantierte Dielektrikumsschicht (102a; 102c) angrenzt.
  14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass a) zunächst zwei Dielektikumsschichten (102a,b) vorgesehen werden und dann eine erste Implantation von Ionen in die obere Dielektikumsschicht (102b) durchgeführt wird; b) dann zwei weitere Dielektikumsschichten (102a,b) vorgesehen werden und dann eine zweite Implantation von Ionen in die obere (102b) der beiden weiteren Dielektikumsschichten (102a,b) durchgeführt wird; und c) der Schritt b) optional mindestens einmal wiederholt wird, bevor eine oberste Dielektrikumschicht (102c) abgeschieden wird und dann das Tempern erfolgt.
  15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass a) zunächst drei Dielektikumsschichten (102a-c) vorgesehen werden und dann eine erste Implantation von Ionen in die mittlere Dielektikumsschicht (102b) durchgeführt wird; b) dann zwei weitere Dielektikumsschichten (102b,c) vorgesehen werden und dann eine zweite Implantation von Ionen in die untere (102b) der beiden weiteren Dielektikumsschichten (102b,c) durchgeführt wird; und c) der Schritt b) optional mindestens einmal wiederholt wird, bevor das Tempern erfolgt.
  16. Speichervorrichtung, umfassend Nanospeicherelemente, die mit einem Verfahren nach einem oder mehreren der Ansprüche 1 bis 11 hergestellt sind.
DE102004003363A 2004-01-22 2004-01-22 Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung Ceased DE102004003363A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004003363A DE102004003363A1 (de) 2004-01-22 2004-01-22 Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004003363A DE102004003363A1 (de) 2004-01-22 2004-01-22 Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung

Publications (1)

Publication Number Publication Date
DE102004003363A1 true DE102004003363A1 (de) 2005-08-18

Family

ID=34800913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004003363A Ceased DE102004003363A1 (de) 2004-01-22 2004-01-22 Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung

Country Status (1)

Country Link
DE (1) DE102004003363A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2001053A3 (de) * 2007-06-08 2012-03-28 Valtion Teknillinen Tutkimuskeskus Elektronikmodul, Herstellungsverfahren dafür und Anwendungen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017657A1 (en) * 2000-03-15 2002-02-14 Stmicroelectronics S.R.L. Nanocrystalline silicon quantum dots within an oxide layer
DE10104193A1 (de) * 2001-01-31 2002-08-01 Max Planck Gesellschaft Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
EP1256986A2 (de) * 2001-05-10 2002-11-13 Samsung Electronics Co., Ltd. Einzelelektron-Speicheranordnung und Verfahren zur Herstellung
US20030042534A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017657A1 (en) * 2000-03-15 2002-02-14 Stmicroelectronics S.R.L. Nanocrystalline silicon quantum dots within an oxide layer
DE10104193A1 (de) * 2001-01-31 2002-08-01 Max Planck Gesellschaft Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
EP1256986A2 (de) * 2001-05-10 2002-11-13 Samsung Electronics Co., Ltd. Einzelelektron-Speicheranordnung und Verfahren zur Herstellung
US20030042534A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2001053A3 (de) * 2007-06-08 2012-03-28 Valtion Teknillinen Tutkimuskeskus Elektronikmodul, Herstellungsverfahren dafür und Anwendungen

Similar Documents

Publication Publication Date Title
DE19929926B4 (de) Verfahren zur Herstellung eines Speichers mit Mehrpegel-Quantenpunktstruktur
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE19731495C2 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE3825734C2 (de)
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE4006701A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2262024A1 (de) Verfahren zur herstellung von halbleiterbauelementen bzw. halbleiterschaltungen
DE1514038A1 (de) Verfahren zur Herstellung eines Feldeffekt-Transistors mit isolierter Steuerelektrode
EP1128428A2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2001006570A1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung
DE112013005987T5 (de) Integrierte Schaltungen mit Nichtflüchtigem Speicher und Verfahren zur Herstellung
DE112013005990T5 (de) Eingebetteter Ladungseinfang-Split-Gate-Flashspeicher und Assoziierte Verfahren
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
EP1423880A1 (de) Halbleiterspeicherelement, verfahren zur herstellung und verfahren zum betrieb
DE3032364C2 (de) Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection