DE4410287C1 - Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung - Google Patents

Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung

Info

Publication number
DE4410287C1
DE4410287C1 DE4410287A DE4410287A DE4410287C1 DE 4410287 C1 DE4410287 C1 DE 4410287C1 DE 4410287 A DE4410287 A DE 4410287A DE 4410287 A DE4410287 A DE 4410287A DE 4410287 C1 DE4410287 C1 DE 4410287C1
Authority
DE
Germany
Prior art keywords
layer
floating gate
oxide layer
silicon layers
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4410287A
Other languages
English (en)
Inventor
Hyun Sang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Application granted granted Critical
Publication of DE4410287C1 publication Critical patent/DE4410287C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung.
Ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren gemäß dem Oberbegriff des Patentanspruch 3 ist bereits aus der EP 0 542 575 A2 bekannt.
Bei diesen bekannten Verfahren folgt die Bildung einer Tunne­ lungseigenschaften aufweisenden Oxidschicht auf einem Substrat; sowie die Bildung eines Floating-Gates durch Aufeinanderlegen einer Mehrzahl von in wiederholten bzw. zyklischen Prozessen bei einer Temperatur von etwa 550°C gebildeten dünnen Siliciumschichten.
Aus der US 5,017,505 ist ein Verfahren zur Herstellung einer nichtflüchti­ gen Halbleiterspeichereinrichtung bekannt, bei dem ein amorpher Silici­ umfilm mit einer glatten Oberfläche innerhalb eines Temperaturbereichs 530°C bis 560°C gebildet wird.
Aus der US 5,032,881 ist es bereits bekannt, Zwischenisolationsschichten als ONO-Schichten (Oxid-Nitrid-Oxid-Schichten) auszubilden.
Jede Speicherzelle eines elektrisch programmierbaren Nurlesespeichers (EPROM), der repräsentativ für eine nichtflüchtige Speichereinrichtung ist, enthält gem. Fig. 1 ein potentialfreies bzw. schwimmendes Gate 4 (Floatinggate), das durch eine Schicht aus isolierendem Material (gemein­ hin als Tunnelungs-Oxidschicht bezeichnet) separiert ist, die auf einem Kanalbereich zwischen einem Sourcebereich 6a und einem Drainbereich 6b liegt, wobei sich der Kanalbereich, der Sourcebereich 6a und der Drain­ bereich 6b in einem Halbleitersubstrat 1 befinden. Die Isolationsschicht trägt das Bezugszeichen 3. Mit dem Bezugszeichen 2 sind Feldoxidfilme bezeichnet, die zur Festlegung des aktiven Bereichs dienen. Ein Steuer­ gate 7 befindet sich auf einer isolierenden Schicht 5, die zwischen dem potentialfreien Gate 4 und dem Steuergate 7 liegt.
Eine hohe positive Spannung, die an das Steuergate 7 und den Drainbe­ reich 6b einer derartigen elektrisch löschbaren und programmierbaren Nurlesespeicherzelle (EEPROM Zelle) angelegt wird, erzeugt heiße Elek­ tronen in der Nähe des Drainbereichs, wobei diese heißen Elektronen über genügend Energie verfügen, um die Potentialenergiebarriere der Tunne­ lungs-Oxidschicht zu überwinden und das Floatinggate 4 aufzuladen.
Die gespeicherten Ladungen im Floatinggate 4 ändern die Schwellenspan­ nung des Zellentransistors, womit die Zelle programmiert ist.
Auch die Leseoperation zum Auslesen der Speicherzelle erfolgt durch An­ legen einer bestimmten Spannung an Sourcebereich, Drainbereich und Steuergate, wobei der zwischen Source und Drain fließende Strom detek­ tiert wird.
Ursprünglich wurden EPROMs durch Anwendung von UV-Licht gelöscht, jedoch ist es heutzutage auch möglich, den Inhalt eines ROMS elektrisch zu löschen, sofern eine EEPROM Struktur vorliegt.
Das Löschen bisher entwickelter EEPROM Zellen erfolgt durch Anlegen spezifischer Spannungen an den Sourcebereich, den Drainbereich und das Steuergate, derart, daß im Floatinggate gespeicherte Ladungen in den Drainbereich transportiert werden.
Kürzlich wurde eine EEPROM Zelle vorgeschlagen, die ein Löschgate als drittes Gate aufweist, das vom Floatinggate und vom Steuergate getrennt ist, und mit dessen Hilfe sich der Inhalt der Zelle löschen läßt.
In einer nichtflüchtigen Speicherzelle der oben beschriebenen Art sollte die Grenzfläche zwischen dem Floatinggate und der Tunnelungs-Oxid­ schicht möglichst glatt sein, also keine Rauhigkeit aufweisen, um sicher­ zustellen, daß während des Löschens die Schwellenspannung konstant bleibt.
Um eine hohe Betriebszuverlässigkeit zu erhalten, muß ferner dafür ge­ sorgt werden, daß der infolge von mechanischen Spannungen auftretende Leckstrom der Tunnelungs-Oxidschicht möglichst gering ist.
Üblicherweise wird das potentialmäßig freischwimmende Gate bzw. Floa­ tinggate aus Polysilicium hergestellt, wobei die Korngröße des für das Floatinggate verwendeten Polysiliciums etwa der Dicke dieser Schicht ent­ spricht und z. B. in der Nähe von 200 nm liegt. Dies führt zu einer relativ rauhen Grenzfläche zwischen der Tunnelungs-Oxidschicht und dem Floatinggate.
Zur Verbesserung der Betriebszuverlässigkelt der Einrichtung wurde da­ her vorgeschlagen, ein Floatinggate mit geringeren Korngrößen zu verwen­ den, um auf diese Weise zu einer geringeren Oberflächenrauhigkeit in der genannten Grenzfläche zu kommen.
Die kürzlich vorgeschlagene EEPROM Einrichtung enthält eine Tunne­ lungs-Oxidschicht, deren Dicke geringer ist als 10 nm. Die Dicke des Floatinggates liegt im Bereich von etwa 200 bis 300 nm, wobei sich ferner eine Oxid-Nitrid-Oxidschicht (ONO) als Zwischeniso­ lationsschicht zwischen dem Floatinggate und dem Steuergate befindet.
Ein Problem bei einer derart aufgebauten nichtflüchtigen Speicherein­ richtung ist ebenfalls die Rauhigkeit in der Grenzfläche zwischen der Tun­ nelungs-Oxidschicht und dem Floatinggate.
Die Oberfläche zwischen der Tunnelungs-Oxidschicht und der einkristal­ linen Siliciumschicht, die als Substrat dient, ist praktisch nicht rauh, und zwar aufgrund der einkristallinen Struktur der Siliciumschicht. Dagegen ist die Grenzfläche zwischen der Tunnelungs-Oxidschicht und dem Float­ niggate infolge der Kristallkörner des Floatinggates erheblich rauher.
Die Fig. 2 zeigt eine vergrößerte Ansicht eines Bereichs, der in Fig. 1 mit den Bezugszeichen A gekennzeichnet ist. Dieser Bereich A stellt einen Grenzflächenbereich zwischen dem Floatinggate und der Tunnelungs- Oxidschicht dar.
Besteht das Floatinggate 4 aus Polysilicium, so wird eine sehr rauhe Grenzfläche zwischen dem Floatinggate 4 und der Tunnelungs-Oxid­ schicht 3 erhalten. Diese rauhe Grenzfläche führt zu einer Inkonsistenz der Löscheigenschaften der jeweiligen Zelle, während andererseits sich durch den Fowler-Nordheim-Tunneleffekt ein Leckstrom in der Tunne­ lungs-Oxidschicht infolge von Spannungen einstellt, die beim bidirektio­ nalen Löschen und Programmieren der Zelle auftreten.
Zur Erhöhung der Betriebszuverlässigkeit der Speichereinrichtung wurde daher vorgeschlagen, die Grenzfläche zwischen dem Floatinggate und der Tunnelungs-Oxidschicht zu verbessern.
Es ist bereits vorgeschlagen worden, zur Verminderung des Leckstroms in der Oxidschicht infolge von auftretenden Spannungen die Oberflächen­ rauhigkeit dadurch zu verringern, daß zunächst Ionen mit niedriger Kon­ zentration implantiert werden und danach ein schneller Wärmebehand­ lungsprozeß bei niedriger Temperatur erfolgt.
Es ist allerdings nicht so einfach, für den Fall, daß ein Floatinggate aus Polysilicium besteht, kleinere Kristallkörnchen zu erhalten. Eine Technik, die hier einen gewissen Fortschritt zeigt, ist in der US-PS-5,147,813 offen­ bart. Einzelheiten werden kurz unter Bezugnahme auf die Fig. 3 und 4 beschrieben.
Entsprechend der Fig. 3 wird ein Floatinggate 4 durch drei aufeinanderlie­ gende Schichten erhalten, also durch Strukturierung einer ersten, einer zweiten und einer dritten Schicht, die auf der Tunnelungs-Oxidschicht 3 liegen, welche sich ihrerseits auf dem Halbleitersubstrat 1 befindet. Die Schicht 4a ist dabei eine dünne Polysiliciumschicht mit einer Dicke von et­ wa 30 bis 50 nm, während die Schicht 4b eine Oxidschicht mit einer Dicke von 2 bis 3 nm ist. Dagegen besteht die Schicht 4c aus Polysilicium und weist eine Dicke von 100 bis 150 nm auf.
Die Fig. 4 zeigt in vergrößerter Darstellung den in Fig. 3 mit A markierten Bereich. Wie zu erkennen ist, weist die erste Schicht, also die dünne Poly­ siliciumschicht 4a, die eine Dicke von 30 bis 50 nm besitzt, Kristallkörner mit nur geringer Größe auf. Die Oxidschicht 4b als zweite Schicht verhindert das Kristallwachstum der aus Polysilicium bestehen­ den ersten Schicht.
Wie oben beschrieben, enthält das Floatinggate mit Dreischichtstruktur eine sehr dünne erste Schicht benachbart zur Tunnelungs-Oxidschicht, wobei die erste Schicht aus Polysilicium mit sehr kleinen Kristallkörnchen besteht. Dies führt zu einer Verringerung der Oberflächenrauhigkeit im Grenzflächenbereich zwischen der Tunnelungs-Oxidschicht 3 und dem Floatinggate 4.
Ist allerdings die Schicht 4b, die als zweite Schicht dient, zu dünn, werden die Polysiliciumkörner größer, während dann, wenn die Schicht 4b zu dick ist, diese Schicht als Zwischenisolationsschicht zwischen der ersten Schicht und der dritten Schicht wirkt, so daß im Ergebnis das Floatinggate nicht mehr als solches arbeiten kann.
Der Erfindung liegt die Aufgabe zugrunde, Verfahren der eingangs genannten Art so weiterzubilden, daß die Halbleiterspeichereinrichtung eine noch weiter verbesserte Betriebszuverlässigkeit aufweist.
Lösungen der gestellten Aufgabe finden sich in den kennzeichnenden Tei­ len der nebengeordneten Patentansprüche 1 und 3. Dagegen sind vorteil­ hafte Ausgestaltungen der Erfindung in den jeweils nachgeordneten Un­ teransprüchen angegeben.
Mit den erfindungsgemäßen Verfahren wird erreicht, daß sich im Floa­ tinggate die Kristallkorngröße noch weiter minimieren läßt, so daß eine weniger rauhe bzw. noch glattere Oberfläche zwischen der Tunnelungsei­ genschaften aufweisenden Oxidschicht und dem Floatinggate erhalten wird.
Zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung wird zunächst eine Tunnelungseigenschaften aufweisende Oxidschicht auf ein Halbleitersubstrat aufgebracht. Sodann wird auf der Tunnelungseigen­ schaften aufweisenden Oxidschicht (Tunnelungs-Oxidschicht) ein Floa­ tinggate (Gate mit schwimmendem Potential) gebildet. Dieses Floatinggate besteht aus einer Mehrzahl von aufeinanderliegenden, dünnen Silicium­ schichten, die durch gleiche und wiederholt ablaufende bzw. zyklische Prozesse sowie bei einer Temperatur von etwa 550°C gebildet werden. Durch jeweils einen dieser Prozesse wird eine der dünnen Siliciumschich­ ten erhalten. Jeweils einer dieser Prozesse enthält einen ersten Schritt zum Aufbringen der dünnen Siliciumschicht mit einer Dicke von 10 bis 50 nm bei einer Temperatur von etwa 550°C und einen zwei­ ten Schritt, in welchem mit N₂ Gas gespült wird. Im jeweils zweiten Schritt eines Prozesses wird also die bis dahin erhaltene Schichtstruktur durch N₂ Gas gereinigt bzw. gespült, wonach dann der nächste Prozeß abläuft, also zunächst auf die so vorhandene Struktur wieder eine der dünnen Sili­ ciumschichten aufgebracht wird, dann wieder gespült wird, usw. Ein aus den so hergestellten dünnen Siliciumschichten gebildeter Schichtstapel weist vorzugsweise eine Dicke von etwa 150 bis 200 nm auf.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch eine konventionelle EEPROM Zelle;
Fig. 2 eine vergrößerte Ansicht eines Bereichs A von Fig. 1;
Fig. 3 einen Querschnitt durch eine weitere konventionelle EEPROM ZELLE;
Fig. 4 einen vergrößerten Bereich A von Fig. 3;
Fig. 5 einen Querschnitt durch eine EEPROM Zelle nach einem bevorzugten Ausführungsbeispiel der vorlie­ genden Erfindung;
Fig. 6 einen vergrößerten Bereich der Zelle nach Fig. 5; und
Fig. 7A bis 7F Querschnittsstrukturen zur Erläuterung eines erfin­ dungsgemäßen Verfahrens zur Herstellung einer EEPROM Zelle.
Die Fig. 5 zeigt eine Querschnittsstruktur durch einen nichtflüchtigen Speicher nach einem bevorzugten Ausführungsbeispiel der Erfindung. Gemäß diesem Ausführungsbeispiel enthält die nichtflüchtige Speicher­ zelle ein Substrat 11 (Halbleitersubstrat), auf dem sich ein Isolationsoxid­ film 12 befindet, um einen aktiven Bereich auf dem Substrat 11 zu definie­ ren. Auf dem Substrat 11 und dem aktiven Bereich liegt eine Tunnelungs- Oxidschicht 13, während sich auf der Tunnelungs-Oxidschicht 13 ein Floatinggate 14, also ein potentialmäßig freischwimmendes Gate befindet. Oberhalb dieses Floatinggates 14 liegt ein Steuergate 17, wobei sich zwi­ schen dem Floatinggate 14 und dem Steuergate 17 eine Zwischenisola­ tionsschicht 15 befindet. In der Fig. 5 ist ferner ein Sourcebereich mit dem Bezugszeichen 16a und ein Drainbereich mit dem Bezugszeichen 16b ver­ sehen.
Die Fig. 6 zeigt eine vergrößerte Ansicht eines ausgewählten Bereichs, der durch den Kreis A in Fig. 5 markiert ist. Danach besteht das Floatinggate 4 der nichtflüchtigen Speicherzelle aus einer Mehrzahl sehr dünner amorpher Siliciumschichten 14₁, 14₂, 14₃, . . . 14 n, durch die sehr feine Körner mit einer mittleren Größe erhalten werden, die im Bereich von 10 bis 50 nm liegt. Dies führt zu einer sehr viel glatteren Grenzfläche bzw. zu einer geringeren Oberflächenrauhigkeit der Grenzflä­ che zwischen der Tunnelungs-Oxidschicht 13 und dem Floatinggate 14. Ein Verfahren zur Herstellung einer EEPROM Zelle nach dem vorliegenden Ausführungsbeispiel wird nachfolgend unter Bezugnahme auf die Fig. 7 im einzelnen erläutert.
Gemäß Fig. 7A wird zunächst auf einem Substrat 11 eine als Kissen bzw. Unterlage dienende Oxidschicht 22 gebildet, auf die eine Siliciumnitrid­ schicht 23 aufgebracht wird. Sodann wird die Siliciumnitridschicht 23 mit einem Photoresistfilm bedeckt, der anschließend strukturiert wird, um ein Muster 24 für einen aktiven Bereich zu erhalten. Die Strukturierung des Photoresistfilms erfolgt durch Belichtung und Entwicklung in einem pho­ tolithographischen Prozeß. Unter Verwendung des Photoresistmusters 24 als Maske wird die Siliciumnitridschicht 23 weggeätzt, wonach in die re­ sultierende Struktur Ionen vom n-Typ implantiert werden. Es kann sich hierbei um As-Ionen handeln. Sie gelangen zur Bildung von Source- und Drainbereichen in die Substratoberfläche und bilden dort zunächst einen Verunreinigungsbereich 26.
Nach Entfernen des Photoresistmusters 24 wird durch einen thermischen Oxidationsprozeß ein Feldoxidfilm 12 gebildet, der im Isolationsbereich zu liegen kommt. Dieser Feldoxidfilm 12 entsteht also durch Oxidation der Schicht 22 beidseitig zur Schicht 23. Während des Wärmebehand­ lungsprozesses diffundieren die Verunreinigungsionen im n-Typ Verun­ reinigungsbereich weiter in das Substrat hinein, so daß ein Sourcebereich und ein Drainbereich 16a bzw. 16b vom n-Typ entstehen. Dies ist in Fig. 7B gezeigt.
Gemäß Fig. 7C wird dann die Siliciumnitridschicht 23 entfernt und es wird eine dünne Tunnelungs-Oxidschicht 13 auf der gesamten Oberfläche des Substrats gebildet. Als Schicht 13 kann auch die oberhalb des aktiven Be­ reichs liegende Oxidschicht 22 verwendet werden.
Sodann wird gemäß 7D auf der gesamten freiliegenden Oberfläche der so erhaltenen Struktur eine Siliciumschicht 14 mit einer Gesamtdicke von 150 bis 200 nm gebildet, und zwar durch eine Anzahl gleicher Zyklen, beispielsweise durch 4 bis 10 Zyklen, wobei in jedem Zy­ klus eine amorphe Siliciumschicht mit einer Dicke von 10 bis 50 nm sowie bei einer Temperatur von etwa 550°C niedergeschlagen wird, und wobei danach ebenfalls pro Zyklus ein Reinigungsvorgang unter Verwendung N₂ Gas erfolgt. Es werden somit mehrere sehr dünne und amorphe Siliciumschichten bei der Temperatur von etwa 550°C aufeinan­ dergelegt, wobei nach Bildung jeweils einer der Schichten mit N₂ Gas ge­ spült bzw. gereinigt wird. Dieses Gas strömt somit entlang der Oberfläche der jeweils gebildeten Teilschicht, wodurch ein Reinigungs- bzw. Spülef­ fekt erzielt wird.
Die auf diese Weise erhaltene Siliciumschicht 14 wird dann strukturiert, um ein Floatinggate 14 zu erhalten, wie in Fig. 7E dargestellt ist.
Entsprechend der Fig. 7F wird dann auf die gesamte Oberfläche des Floa­ tinggates 14 eine Zwischenisolationsschicht 15 aufgebracht, die eine ONO-Schicht sein kann (Oxid-Nitrid-Oxid-Schicht). Anschließend wird leitendes Material, z. B. Polysilicium auf die gesamte Oberfläche der so er­ haltenen Struktur aufgebracht, also auf die Schicht 15 und auf die Schicht 12, um ein Steuergate 17 zu erhalten, das gegenüber dem Floatinggate 14 durch die Zwischenisolationsschicht 15 getrennt ist. Sowohl die Zwi­ schenisolationsschicht 15 als auch das Steuergate 17 können durch einen photolithographischen Prozeß strukturiert werden. Auf diese Weise wird eine EEPROM Zelle erhalten.
In Übereinstimmung mit der vorliegenden Erfindung liegt die maximale Kristallkorngröße im Bereich von etwa 10 bis 50 nm, die er­ reicht wird durch Niederschlagen einer Mehrzahl sehr dünner Silicium­ schichten in gleichen und wiederholt aufeinanderfolgenden bzw. zykli­ schen Prozessen zwecks Bildung des Floatinggates.
Erfindungsgemäß läßt sich somit die Rauhigkeit der Grenzschicht-Ober­ fläche zwischen der Tunnelungs-Oxidschicht und dem Floatinggate mini­ mieren, wodurch das Phänomen beseitigt wird, daß sich das elektrische Feld in Richtung bestimmter Orte konzentriert.
Es ergibt sich daher eine verbesserte Leckstromcharakteristik der Tunne­ lungseigenschaften aufweisenden Oxidschicht infolge der erzeugten Spannungen beim wiederholten F-N Tunnelbetrieb, was die Lebensdauer der Einrichtung erheblich verlängert. Nicht zuletzt bleibt auch die Schwel­ lenspannung während des Löschvorganges besser konstant. Insgesamt weist somit die erfindungsgemäße Einrichtung eine verbesserte Betriebs­ zuverlässigkeit auf.
Für den Fall, daß die Erfindung bei einer PMOS Einrichtung angewendet wird, die mit einer negativen Gatespannung betrieben wird, werden die gleichen Vorteile erzielt, da es auch hier zu verbesserten Grenzflächen­ eigenschaften zwischen dem Floatinggate und der Tunnelungs-Oxid­ schicht bei vorhandenem hohen elektrischen Feld kommt, so daß auch für eine derartige Einrichtung eine verlängerte Lebensdauer zu erwarten ist.

Claims (5)

1. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicher­ einrichtung mit folgenden Schritten:
  • - Bildung einer Tunnelungseigenschaften aufweisenden Oxidschicht (13) auf einem Substrat (11); und
  • - Bildung eines Floatinggates (14) durch Aufeinanderlegen einer Mehrzahl von in wiederholten bzw. zyklischen Prozessen bei einer Tempe­ ratur von etwa 550°C gebildeten dünnen Siliciumschichten (14₁, 14₂, . . . , 14 n), dadurch gekennzeichnet, daß die dünnen Siliciumschichten (14₁, 14₂, . . . , 14 n) durch Wiederholen eines Prozesses gebildet werden, der ei­ nen ersten Schritt aufweist, in dem eine Siliciumschicht mit einer Dicke von etwa 10 bis 50 nm sowie bei einer Temperatur von etwa 550°C nieder­ geschlagen wird, und der einen zweiten Schritt aufweist, in welchem die vorhandene Schichtstruktur mit N₂ gespült bzw. gereinigt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein aus den dünnen Siliciumschichten (14₁, 14₂, . . . , 14 n) gebildeter Stapel eine gesamte Dicke von etwa 150 bis 200 nm aufweist.
3. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicher­ einrichtung mit folgenden Schritten:
  • - Bildung einer Tunnelungseigenschaften aufweisenden Oxidschicht (13) auf einem Substrat (11);
  • - Bildung eines Floatinggates (14) durch Aufeinanderlegen einer Mehrzahl von in wiederholten bzw. zyklischen Prozessen sowie bei einer Temperatur von etwa 550°C gebildeten dünnen Siliciumschichten (14₁, 14₂, . . . , 14 n); sowie
  • - Bildung einer Zwischenisolationsschicht (15) auf der gesamten Oberfläche des Floatinggates (14), das durch selektives Ätzen der Silici­ umschichten erhalten wurde; und
  • - Bildung eines Steuergates (17) auf der gesamten Oberfläche der Zwischenisolationsschicht (15), dadurch gekennzeichnet, daß die dün­ nen Siliciumschichten (14₁, 14₂, . . . , 14 n) durch Wiederholen eines Pro­ zesses gebildet werden, der einen ersten Schritt aufweist, in dem eine Sili­ ciumschicht mit einer Dicke von etwa 10 bis 50 nm sowie bei einer Tempe­ ratur von etwa 550°C niedergeschlagen wird, und der einen zweiten Schritt aufweist, in welchem die vorhandene Schichtstruktur mit N₂ ge­ spült bzw. gereinigt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß ein aus den dünnen Siliciumschichten gebildeter Stapel eine gesamte Dicke von etwa 150 bis 200 nm aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Zwi­ schenisolationsschicht eine ONO-Schicht (Oxid-Nitrid-Oxid-Schicht) ist.
DE4410287A 1994-02-23 1994-03-24 Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung Expired - Fee Related DE4410287C1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940003198A KR0124629B1 (ko) 1994-02-23 1994-02-23 불휘발성 반도체 메모리장치의 제조방법

Publications (1)

Publication Number Publication Date
DE4410287C1 true DE4410287C1 (de) 1995-09-07

Family

ID=19377604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4410287A Expired - Fee Related DE4410287C1 (de) 1994-02-23 1994-03-24 Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung

Country Status (4)

Country Link
US (1) US5445982A (de)
JP (1) JP2855509B2 (de)
KR (1) KR0124629B1 (de)
DE (1) DE4410287C1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362751B1 (ko) * 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5891794A (en) * 1996-11-05 1999-04-06 Advanced Micro Devices, Inc. Oxygen-doped in-situ doped amorphous silicon multilayer gate structures
US6060360A (en) * 1997-04-14 2000-05-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of P-channel EEprom and flash EEprom devices
US6242304B1 (en) 1998-05-29 2001-06-05 Micron Technology, Inc. Method and structure for textured surfaces in floating gate tunneling oxide devices
US7192829B2 (en) * 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
US6272050B1 (en) * 1999-05-28 2001-08-07 Vlsi Technology, Inc. Method and apparatus for providing an embedded flash-EEPROM technology
US6455372B1 (en) * 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
KR100695820B1 (ko) * 2006-02-01 2007-03-20 삼성전자주식회사 비휘발성 반도체 장치 및 그 제조 방법
US8993459B2 (en) * 2012-08-31 2015-03-31 Globalfoundries Inc. Method of forming a material layer in a semiconductor structure
CN109166795A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 TiN电极薄膜形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017505A (en) * 1986-07-18 1991-05-21 Nippondenso Co., Ltd. Method of making a nonvolatile semiconductor memory apparatus with a floating gate
US5032881A (en) * 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
EP0542575A2 (de) * 1991-11-14 1993-05-19 Fujitsu Limited Verfahren zur Herstellung einer Halbleiterspeicheranordnung, die ein schwebendes Gate mit verbesserter Isolierschicht enthält

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437876A (en) * 1987-08-03 1989-02-08 Fujitsu Ltd Manufacture of semiconductor device
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JPH05326978A (ja) * 1992-05-21 1993-12-10 Rohm Co Ltd 半導体記憶装置およびその製造方法
US5350698A (en) * 1993-05-03 1994-09-27 United Microelectronics Corporation Multilayer polysilicon gate self-align process for VLSI CMOS device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017505A (en) * 1986-07-18 1991-05-21 Nippondenso Co., Ltd. Method of making a nonvolatile semiconductor memory apparatus with a floating gate
US5032881A (en) * 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
EP0542575A2 (de) * 1991-11-14 1993-05-19 Fujitsu Limited Verfahren zur Herstellung einer Halbleiterspeicheranordnung, die ein schwebendes Gate mit verbesserter Isolierschicht enthält

Also Published As

Publication number Publication date
US5445982A (en) 1995-08-29
KR950026014A (ko) 1995-09-18
KR0124629B1 (ko) 1997-12-11
JPH07240478A (ja) 1995-09-12
JP2855509B2 (ja) 1999-02-10

Similar Documents

Publication Publication Date Title
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE69528329T2 (de) EEPROM-Speicherzelle
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE10203762B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE69228905T2 (de) Halbleiterspeichergerät
DE68924849T2 (de) Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung.
DE19730762B4 (de) Flash-Speicherzelle und Verfahren zu deren Herstellung
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung
DE19638969C2 (de) EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
DE4114344A1 (de) Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis
DE69312676T2 (de) Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
DE19630984C2 (de) Verfahren zur Herstellung einer Doppel-Polysilizium-MONOS-EEPROM-Zelle
DE112005000665T5 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19724469C2 (de) Flashspeicher mit I-förmigem potentialungebundenem Gate und Verfahren zu dessen Herstellung
DE4407248B4 (de) EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE3689651T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit Gate-Elektrode und unterliegendem Oxid.
DE60207658T2 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3139846A1 (de) Mos-eprom-zelle und verfahren zu deren herstellung
DE69326749T2 (de) Nichtflüchtiger Speicher mit Schutzdiode

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001