CN101185167A - 可编程相变存储器及其方法 - Google Patents
可编程相变存储器及其方法 Download PDFInfo
- Publication number
- CN101185167A CN101185167A CN200580047954.7A CN200580047954A CN101185167A CN 101185167 A CN101185167 A CN 101185167A CN 200580047954 A CN200580047954 A CN 200580047954A CN 101185167 A CN101185167 A CN 101185167A
- Authority
- CN
- China
- Prior art keywords
- contact
- phase
- change material
- nonvolatile memory
- adjoining course
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000012782 phase change material Substances 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 230000008859 change Effects 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 7
- 230000009466 transformation Effects 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 150000004770 chalcogenides Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Semiconductor Memories (AREA)
Abstract
公开了一种非易失性存储器。设置有相变材料的邻接层(21；31；61；81)。邻近该相变材料的邻接层(21；31；61；71；81)设置有第一对触点(22；32；62；72；82)用于在二者之间提供电流，该电流流经相变材料的邻接层(21；31；61；71；81)，用于在第一区域内导致其加热。并且，该邻接层附近设置有第二对触点，设置成在二者之间提供电流，该电流流经相变材料的邻接层(21；31；61；71；81)，用于在其第二区域内导致加热，第二区域与第一区域不同。
Description
技术领域
本发明涉及到非易失性存储器，更具体地涉及到通过对其中的相变单元进行加热和冷却记录或擦除数据的非易失性存储器。
背景技术
目前已知的非易失性存储器有闪存、FeRAM、MRAM和相变存储器。例如美国专利6,172,902公开了一种结合在薄膜中的MRAM，美国专利5,166,758公开了相变存储器的结构。
最近，由于稳定性显著，相变非易失性存储器引起了关注。目前在现有技术文献中讨论了两种相变存储器单元集成概念。第一种相变存储器单元集成概念依赖于垂直器件，该垂直器件与由于在其中进行局部加热导致的可变接触电阻类似。
不利的是，上述方法存在一定的限制，例如在可靠性和制造方面。提供利用目前的集成电路制造设备配置可制造的用于提供电流收缩(current constriction)的简单结构将是有利的。每项现有技术器件依赖于将要形成的具有已知制造尺寸和要求图形化或几个步骤制造工艺的相变单元。为了使这些结构最小化，要求相变单元较小，从而要求制造工艺更为精确。
发明内容
本发明的目的在于提供一种用于支持基于相变材料的非图形化(non-patterned)的一次可编程非易失性存储器的结构。
按照本发明，提供一种非易失性存储器，包括：相变材料的邻接层，其中具有第一区域用于在其中对第一数据编码，另外的第二区域用于在其中对不同的第二数据编码；第一对触点配置成用在二者之间提供电流，该电流流经相变材料的邻接层用于在第一区域内导致其加热；并且，第二对触点配置成用于在二者之间提供电流，该电流流经相变材料的邻接层，用于在其另外的第二区域内导致其加热。
按照本发明的另一个方面，提供一种形成存储器器件的方法，包括：设置非晶态相变层；并且，设置彼此间隔开的电触点，一对电触点用于在导通时在非晶态相变层内导致局部加热，从而导致在非晶态相变层内结晶相变层材料的区域，并且导致在该对电触点之间导电。
按照本发明的另一个方面，提供一种在其中存储数据的存储器，该数据用于在执行时导致非易失性存储器，包括：相变材料的邻接层，其中第一区域用于在其中对第一数据编码，另外的第二区域用于在其中对不同的第二数据编码；第一对触点设置成用于在二者之间提供电流，该电流流经相变材料的邻接层用于在第一区域内导致其加热；并且，第二对触点配置成用于在二者之间提供电流，该电流流经相变材料的邻接层，用于在其另外的第二区域内导致其加热。
附图说明
现在将结合以下绘图对本发明的示例性实施例进行描述，其中：
图1是示出现有技术非易失性存储器的截面图；
图2是邻接的未图形化相变层和多个隔开的触点的简化顶视图和简化截面一部分的侧视图；
图3是示出在两个隔开的触点之间的低电阻桥的简化顶视图；
图4示出相变材料的示例性电阻与温度关系图的图形表示；
图5是示出对于不同的邻接未图形化层配置的不同触点配置的多个简化的布局图；
图6是另一个实施例的简化截面侧视图，其中邻接未图形化相变层设置成位于低电阻层上；
图7是一个实施例的简化截面侧视图，其中对于两个电隔离层的系统概括相变层中的间接加热；
图8是一个实施例的简化截面侧视图，其中多对触点被设置在邻接未图形化相变层的相对侧上；
图9是示出触点配置的简化布局图，其中一对触点中的单个第一触点也用作另一对隔开的触点中的第一触点；
图10是模型的温度特性作为时间函数的图形表示；
图11是模型的输入/输出特性作为时间函数的图形表示；
图12是形貌图，示出不同节点的电压、结构内局部耗散的功率、局部温度以及局部电阻；
图13是形貌图，示出不同节点的电压、结构内局部耗散的功率、局部温度以及局部电阻；以及，
图14是紧接在形成低电阻桥之后，相变层内部和周围温度分布的图形表示。
具体实施方式
参照图1，示出典型的现有技术相变单元10。在此示出第一电极11。通路形式的第一导体12被设置成与电极11电接触。邻接第一导体12的是包含相变材料14的可编程块(programmable volume)的单元。通路形式的第二导体15被设置在单元14的相对侧。与导体15电接触的是第二电极16。
在操作期间，将电流应用到第一电极11。电流被限制在第一导体12内，导致对可编程块14内的相变材料的加热。采用缓慢的冷却，相变材料进入晶态。采用更快速的冷却，相变材料进入非晶态。在其非晶态中，相变材料具有与其晶态不同的电阻，并且同样基于其中相变材料的可编程块的电阻可确定单元的状态。
现有技术的基于相变的存储器结构依赖于限制在预定单元边界内的图形化相变材料。在现有技术实施中，不同的存储器单元电隔离。因此相变层中的掩模布局使得存储器阵列中的每一位是掩模上的孤岛。根据本发明，公开了一种相变存储器，其中原则上未图形化的相变薄膜中的材料性质通过提供由层内的特定电流流动导致的局部热量分布而被局部改变。在此使用的未图形化指的是不同于与单个独立的存储器单元直接相关的相变薄膜的形状和尺寸。有利地，未图形化相变薄膜是比单个相变存储器单元所需的面积更大的实体表面，更为有利地，相变薄膜包括较大的未图形化表面面积，例如整个未图形化薄膜。
正如下文中所述，本发明特别适用于一次可编程相变只读存储器。可编程操作导致在高电阻非晶态材料的海洋中产生低电阻或晶态的区域或沟道。目前制造一次可编程存储器阵列的途径可应用到各种应用，如用于消费电子产品的ROM代码存储，或者甚至内容发布。主要目标是其中典型地使用掩模ROM(mask-ROM)的应用。
参照图2，邻接的未图形化相变层21被设置在多个隔开的触点22上。任一对隔开的触点22作为连接节点，用于驱动电流和/或电压流经邻接的相变层21。参照图3，两个隔开的触点32作为触点，用于形成邻接的未图形化相变层31内的电流流动路径33。由于在一对隔开的触点32之间施加的电流和在邻接的未图形化相变层31内的电流导致特定电流路径中的局部加热，在电流流动路径33内部和与之紧邻的相变材料中温度开始略微上升。即使在较低温度下，即在结晶温度Tc以下，由于随着温度上升局部电流路径更为限于局部，温度加速上升。一旦局部地达到结晶化温度，在两个隔开的电极之间出现低电阻路径。
图4示出对于示例性相变材料典型的电阻率与温度关系图的图形表示。该材料的转变温度Tc示出为大约275摄氏度。不同种类材料的转变温度在摄氏100-300摄氏度之间变化，或者可能更高。在结晶化温度处电阻率的突降表明材料内部的相变。同样值得注意的是在发生结晶化之前，电阻率作为温度函数的连续下降。该结果对于上文叙述的器件操作极为有利。
根据目前的实施例，在邻接的未图形化相变层31内对材料的局部加热通过与特定电流一致性(current compliance)相结合的驱动电压来实现。逐渐地，由于在相变层31内的电阻不同，电流分布更明显。在相转变处，电流达到最高(capped)以阻断电阻突降带来的加速效应。采用20-50纳米之间的厚度，并且采用大约3-5伏电压，相变层可实现大约200-300摄氏度及较高的温度。对于较高的应用电压偏置，所需要的写时间减少(P＝V2/R)。触点间的分隔(例如100纳米×100纳米或更小)为大约200纳米或更小。优选地，电流最高在大约100μA的范围内。设置电流最高值的一个感兴趣的方面是脉冲长度原则上是不太重要的参数。数值计算证明温度下降得极快。同样地，这种现象是由于两个隔开的触点间电阻突降造成的。
相变层基本上是未图形化的。由于实际因素，可将该层图形化成较大的块。例如，图形化导致块，各个块分别表示各自包括至少两个隔开的触点的存储器单元的阵列或矩阵。在图5中示出几种可能的实现方式。图5(a)示出其中触点成对排列的整个未图形化相变层。在图5(b)中示出其中触点呈有规则隔开的矩形阵列的整个未图形化层。在图5(c)中，相变层被图形化成两个部分，每个部分中具有成对排列的触点。在图5(d)中，相变材料被图形化成多行，每行内具有几对触点。在本发明范围内，可想象许多类似的结构。当然，本发明也支持部分未图形化层。在一个实施例中，相变层的一部分未图形化，并且支持在其中存储多于一个比特位。这样，在此使用的未图形化也可替代地称为“逐位未图形化”(″bitwise-unpatterned″)。
参照图6，示出另一个实施例，其中邻接的未图形化相变层61以促粘附层的形式与低电阻层64结合。替代地，低电阻层64是特定的籽层或扩散阻挡层的形式。层的结合设置在多个触点上，其中任一对触点作为连接节点，用于驱动电流和/或电压流经邻接的未图形化相变层61。作为由叠层中电流引起的在特定路径中产生的局部加热的结果(最初主要在低电阻层中)，相变材料中的温度上升，以致更多的电流逐渐在相变层61内流动。再次地，在两个节点间因而产生较低的电阻路径。与图2的实施例比较，本实施例能够按恒流模式驱动，并且电流水平在mA范围内。可达到的最高温度主要取决于在写期间所使用的电流水平(P＝R.I2)。与第一实施例相比，在需要较低的电压的情况下，写时间较快，所以可限制大量的热耗散。理想地，脉冲长度因此而限制在几纳秒内。最终，在适当选择电阻率和层厚度时，该结果是电阻变化，例如只有50％，最高达到有效因子2-3。
参照图7，示出进一步的实施例。在此，对于两个电隔离层(相变层71和另一相变层75)的系统概括相变层中间接加热的想法。也示出了隔开的电极71。在通过在相变层的附近施加恒电流供电的热源(在恒电压以及受限制的电流顺从性下)而将额外的热输送到相变系统中时，产生了新的自由度。优选地，热源设计成几个电阻元件同时可写。例如，按照采用矩形单元布局的阵列概念，两个热源的结合用于‘转换’特定的单元。在一种替代的方式中，当数据写入相变单元时，整个IC升高至更高的温度。
参照图8，示出一个实施例，其中多对触点82被设置成位于邻接的未图形化相变层81的相对侧。例如，在需要时以这种方式形成熔丝存储器单元。一旦使用如前所述的方法激励，在相变层81中局部地形成低电阻路径83。该低电阻路径83与驱动触点对电连接。只要相邻的单元间距离大约在(或优选地大于)薄膜厚度，就可限制单元间的干扰。当然本领域的技术人员将容易地确定触点间距，以便在相邻的单元间提供足够隔离。这种熔丝存储器的优点在于其固有的可缩放能力，主要受薄膜厚度限制。
参照图9，示出其中重新排列阵列以用于不同的存储器结构的实施例。例如，在电流或电压驱动的情况下，单个‘源’触点与多个‘热沉’触点结合。因此，虽然触点成对利用，但也被设置成一对中的至少一个触点也是另一不同对的触点中的一个触点。在图9中，示出交叉型宏单元方法(macro-cell approach)，其中通路形式中的中心触点用作与四个热沉触点中的每个触点可转换地形成电流路径的源触点。交叉型宏单元可结合在各种阵列概念中。
可以想象其他方式实现多级存储器单元，但每种方式并不容易实现。但是，在示例性实施例中，通过使用不同的可能的方向在低电阻桥的位置提供信息，也可按照(1)两个触点之间的桥宽度，或(2)两个触点之间的至少部分形成的桥长度的形式提供信息。
参照图10，示出模型的温度作为时间的函数。参照图11，示出模型的输入/输出特性作为时间的函数。开始时，电压是最大值即7.5伏，直到大约7.5纳秒，然后不可逆地产生低电阻路径，导致总电阻突降。
在图12和13中分别示出在触点之间产生低电阻桥之前和之后，当向层中看时，(左上图)不同节点的电压，(右上图)结构内局部耗散的功率，(左下图)局部温度和(右下图)局部电阻。在这种情况下，可测量到7.5纳秒和8.0纳秒的时间范围(timeframes)。局部电阻图类似于沿平行方向看时与节点连接的不同电阻。因此，局部电阻降低表示相变层电阻的局部变化。
参照图14，示出紧接在产生低电阻桥后相变层中和周围温度分布的图形表示。在图10中系统最高温度(例如在相变层内部)示出为时间的函数。开始温度只是逐渐地缓慢上升，与之相结合地，由于电阻的局部降低，触点间的电流通道变窄，在大约7.5纳秒后，在产生低电阻桥的过程中，局部地观察到温度的急剧上升，之后激励电流顺从。由于热量耗散，快速上升之后，最大温度同等地快速下降。在这种情况下，没有相对于触点对称地形成低电阻桥。这可通过使用成形的触点得以改善。例如触点呈三角形锥状以便更好地将焦耳加热限制在局部。
在优选的实施例中，直到数据存储在其中之前，邻接的相变层处于非晶态。传统CMOS处理后端的热预算导致相变层处于晶态。由于高温，在沉积之后最初的非晶层转变成晶态。为避免这一现象，在相变层的沉积之后CMOS处理的温度预算可选地受限制以防止结晶。替代地，也可使用具有较高结晶温度的其他相变材料。这提高了写信息的功耗，但是简化了集成。对于一次性可编程只读存储器(OTP-ROM)器件，在写的过程中功耗增加不是过分重要。
因此，应当理解，在发生编程时，即在IC后端处理结束时，相变层处于非晶态，或者，甚至在封装和PCB安装期间保持非晶态。那么可在制造过程的各个时刻对芯片进行电编程。编程操作原则上限于‘一次性’。替代地，也可重置相变层进入非晶态，以重新开始完整的循环程序。
可以想象大量其他的实施例，而不背离本发明的精神和范围。例如，在某种程度上可随意示出触点形状。并且，各种触点材料都是合适的。
Claims (22)
1.一种非易失性存储器，包括：相变材料的邻接层(21；31；61；71；81)，其中具有第一区域和另外的第二区域，第一区域用于在其中对第一数据编码，另外的第二区域用于在其中对不同的第二数据编码；第一对触点(22；32；62；72；82)，被设置成用于在二者之间提供电流，该电流流经相变材料的邻接层(21；31；61；71；81)，用于在第一区域内导致对该相变材料的邻接层(21；31；61；71；81)的加热；以及第二对触点，被设置成用于在二者之间提供电流，该电流流经相变材料的邻接层(21；31；61；71；81)，用于在该相变材料的邻接层(21；31；61；71；81)另外的第二区域内导致对该相变材料的邻接层(21；31；61；71；81)的加热。
2.根据权利要求1的非易失性存储器，其中第一对触点(22；32；62；72)中的两个都被设置在相变材料的邻接层(21；31；61；71)的同一侧。
3.根据权利要求2的非易失性存储器，包括被设置在相变材料的邻接层(61；71)附近的电阻加热层(64；75)。
4.根据权利要求3的非易失性存储器，其中电阻加热层(64)被设置在相变材料的邻接层(61)和触点(62)之间。
5.根据权利要求3的非易失性存储器，其中电阻加热层(75)被设置在相变材料的邻接层(71)附近触点(72)的相对侧上。
6.根据权利要求1的非易失性存储器，其中第一对触点中的每一个触点(82)被设置在相变材料的邻接层(81)的相对侧上。
7.根据权利要求6的非易失性存储器，其中第一对触点中的每一个触点(82)被设置成一个触点与横跨相变材料的邻接层(81)彼此距离大致最接近的另一个触点大致对准。
8.根据权利要求1的非易失性存储器，其中第一对触点包括第一组两个触点，并且，第二对触点包括第二组两个触点，第一组两个触点与第二组两个触点不同。
9.根据权利要求1的非易失性存储器，其中第一对触点包括第一组两个触点，并且第二对触点包括第二组两个触点，第一组两个触点之一与第二组两个触点之一是相同的触点。
10.根据权利要求1至9中任一项的非易失性存储器，其中相变材料的邻接层(21；31；61；71；81)包括具有不同电阻值的至少两个稳定相并且能够在相之间可逆转换的相变材料。
11.根据权利要求1至10中任一项的非易失性存储器，其中相变材料包含硫属化物材料。
12.根据权利要求1至11中任一项的非易失性存储器，其中非易失性存储器包括一次可编程只读存储器。
13.根据权利要求1至12中任一项的非易失性存储器，其中非易失存储器按非晶态形成并且直到对其编程之前保持在其非晶态。
14.根据权利要求1至12中任一项的非易失性存储器，其中非易失性存储器按邻接非晶态设置，并且一旦对其编程，该非易失性存储器中包含结晶区。
15.一种用于形成存储器件的方法，包括：设置非晶相变层；以及，设置彼此间隔开的电触点，所述电触点中的一对用于在导通时在非晶相变层内导致局部加热，以便在非晶相变层内导致结晶相变层材料的区域，并且导致在该对电触点之间的导电。
16.根据权利要求15的方法，包括：在该对电触点的第一触点和该对触点的第二触点之间提供电流，该电流导致非晶相变层的局部加热；并且，一旦在非晶相变层内进行充分的加热，终止所提供的电流，以便允许非晶相变层的加热部分的冷却。
17.根据权利要求16的方法，其中基于经过时间确定充分的加热。
18.根据权利要求17的方法，其中所述经过时间与非晶相变层的加热部分结晶的时间相关。
19.根据权利要求17和18中任一项的方法，其中一旦相变材料变成晶态，电流就自动受到限制。
20.根据权利要求16的方法，包括从相变层读取数据。
21.根据权利要求15-20中任一项的方法，包括：设置包括触点和非晶相变层的一次可编程只读存储器。
22.一种其中存储有数据的存储器，该数据用于在执行时导致非易失性存储器，非易失性存储器包括：相变材料的邻接层(21；31；61；71；81)，其中具有第一区域和另外的第二区域，第一区域用于在其中对第一数据编码，另外的第二区域用于在其中对不同的第二数据编码；第一对触点(22；32；62；72；82)，被设置成用于在二者之间提供电流，该电流流经变材料的邻接层(21；31；61；71；81)，用于在第一区域内导致对该相变材料的邻接层(21；31；61；71；81)的加热；以及第二对触点，被设置成用于在二者之间提供电流，该电流流经相变材料的邻接层(21；31；61；71；81)，用于在该相变材料的邻接层(21；31；61；71；81)另外的第二区域内导致对该相变材料的邻接层(21；31；61；71；81)的加热。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59312904P | 2004-12-13 | 2004-12-13 | |
| US60/593,129 | 2004-12-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101185167A true CN101185167A (zh) | 2008-05-21 |
Family
ID=36228712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580047954.7A Pending CN101185167A (zh) | 2004-12-13 | 2005-12-09 | 可编程相变存储器及其方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US8208293B2 (zh) |
| EP (1) | EP1829110B1 (zh) |
| JP (1) | JP2008523605A (zh) |
| KR (1) | KR20070087098A (zh) |
| CN (1) | CN101185167A (zh) |
| AT (1) | ATE545957T1 (zh) |
| TW (1) | TW200629270A (zh) |
| WO (1) | WO2006064441A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1829110B1 (en) * | 2004-12-13 | 2012-02-15 | Nxp B.V. | Programmable phase-change memory and method therefor |
| JP4625822B2 (ja) | 2007-03-16 | 2011-02-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US20090180313A1 (en) * | 2008-01-15 | 2009-07-16 | Wim Deweerd | Chalcogenide anti-fuse |
| KR101007562B1 (ko) * | 2008-05-20 | 2011-01-14 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| CN110335941B (zh) * | 2019-07-03 | 2023-08-18 | 芯盟科技有限公司 | 相变存储器的结构及其形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845533A (en) | 1986-08-22 | 1989-07-04 | Energy Conversion Devices, Inc. | Thin film electrical devices with amorphous carbon electrodes and method of making same |
| US5166758A (en) | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| US6172902B1 (en) * | 1998-08-12 | 2001-01-09 | Ecole Polytechnique Federale De Lausanne (Epfl) | Non-volatile magnetic random access memory |
| WO2003073512A1 (en) | 2002-02-22 | 2003-09-04 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| US6707087B2 (en) * | 2002-06-21 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Structure of chalcogenide memory element |
| US6766264B2 (en) | 2002-08-02 | 2004-07-20 | Sun Microsystems, Inc. | Method and apparatus for calibrating parameters to be used in a digital circuit simulation |
| US6850432B2 (en) * | 2002-08-20 | 2005-02-01 | Macronix International Co., Ltd. | Laser programmable electrically readable phase-change memory method and device |
| KR100491978B1 (ko) * | 2003-04-12 | 2005-05-27 | 한국전자통신연구원 | 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법 |
| JP4634014B2 (ja) * | 2003-05-22 | 2011-02-16 | 株式会社日立製作所 | 半導体記憶装置 |
| KR100504700B1 (ko) * | 2003-06-04 | 2005-08-03 | 삼성전자주식회사 | 고집적 상변환 램 |
| EP1829110B1 (en) * | 2004-12-13 | 2012-02-15 | Nxp B.V. | Programmable phase-change memory and method therefor |
-
2005
- 2005-12-09 EP EP05850858A patent/EP1829110B1/en active Active
- 2005-12-09 US US11/721,432 patent/US8208293B2/en active Active
- 2005-12-09 CN CN200580047954.7A patent/CN101185167A/zh active Pending
- 2005-12-09 TW TW094143688A patent/TW200629270A/zh unknown
- 2005-12-09 JP JP2007545076A patent/JP2008523605A/ja not_active Abandoned
- 2005-12-09 KR KR1020077016203A patent/KR20070087098A/ko not_active Application Discontinuation
- 2005-12-09 AT AT05850858T patent/ATE545957T1/de active
- 2005-12-09 WO PCT/IB2005/054167 patent/WO2006064441A2/en active Application Filing
-
2012
- 2012-05-25 US US13/481,030 patent/US8503226B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200629270A (en) | 2006-08-16 |
| WO2006064441A2 (en) | 2006-06-22 |
| US20120230100A1 (en) | 2012-09-13 |
| JP2008523605A (ja) | 2008-07-03 |
| US20100039856A1 (en) | 2010-02-18 |
| US8208293B2 (en) | 2012-06-26 |
| US8503226B2 (en) | 2013-08-06 |
| WO2006064441A3 (en) | 2006-11-16 |
| KR20070087098A (ko) | 2007-08-27 |
| EP1829110A2 (en) | 2007-09-05 |
| ATE545957T1 (de) | 2012-03-15 |
| EP1829110B1 (en) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100504700B1 (ko) | 고집적 상변환 램 | |
| US8174877B2 (en) | Electric device comprising phase change material and heating element | |
| KR100647218B1 (ko) | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 | |
| US8441040B2 (en) | Semiconductor memory device | |
| KR100796430B1 (ko) | 메모리를 위한 상 변화 액세스 디바이스 | |
| US7733691B2 (en) | Memory device including thermal conductor located between programmable volumes | |
| TW201230041A (en) | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof | |
| TW201106360A (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture | |
| US8357920B2 (en) | Electronic component, and a method of manufacturing an electronic component | |
| KR20150030214A (ko) | 수직 비트라인 및 계단 워드라인과 수직 스위치를 가진 3d 메모리 및 이의 방법 | |
| WO2003094170A3 (en) | Layout for thermally selected cross-point mram cell | |
| KR20070062435A (ko) | 단극 저항 램 장치 및 수직 스택 구조 | |
| JP2009123847A (ja) | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 | |
| JP2009010264A (ja) | 抵抗変化メモリ装置及び集積回路装置 | |
| TW201101465A (en) | Memory device having self-aligned cell structure | |
| CN101185167A (zh) | 可编程相变存储器及其方法 | |
| US20090268505A1 (en) | Method of Operating an Integrated Circuit, and Integrated Circuit | |
| US20080273369A1 (en) | Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System | |
| TWI732505B (zh) | 相變記憶體 | |
| FI122011B (fi) | Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste | |
| KR100772116B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| WO2009130668A1 (en) | Phase-change-material memory with multibit memory cells and method for fabricating the same | |
| TWI473235B (zh) | 應用單極可程式金屬化晶胞之記憶體裝置、積體電路與其製造方法 | |
| KR100681812B1 (ko) | 고속 저전력 상변화 메모리 장치 | |
| CN117715441A (zh) | 紧凑型相变存储器单元及高密度相变存储阵列结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080521 |