JP2009010264A - 抵抗変化メモリ装置及び集積回路装置 - Google Patents
抵抗変化メモリ装置及び集積回路装置 Download PDFInfo
- Publication number
- JP2009010264A JP2009010264A JP2007171939A JP2007171939A JP2009010264A JP 2009010264 A JP2009010264 A JP 2009010264A JP 2007171939 A JP2007171939 A JP 2007171939A JP 2007171939 A JP2007171939 A JP 2007171939A JP 2009010264 A JP2009010264 A JP 2009010264A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- memory chip
- circuit
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008859 change Effects 0.000 claims abstract description 38
- 239000002470 thermal conductor Substances 0.000 claims description 8
- 238000009529 body temperature measurement Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】高速化と低消費電力化が可能な抵抗変化メモリ装置及び集積回路装置を提供する。
【解決手段】抵抗変化メモリ装置は、抵抗変化型メモリセルを用いたメモリチップと、このメモリチップに、メモリセルの状態変化を加速するための温度バイアスを与えるヒータと、を有する。
【選択図】図６
【解決手段】抵抗変化メモリ装置は、抵抗変化型メモリセルを用いたメモリチップと、このメモリチップに、メモリセルの状態変化を加速するための温度バイアスを与えるヒータと、を有する。
【選択図】図６
Description
この発明は、抵抗変化型メモリセルを用いて構成される抵抗変化メモリ装置、抵抗変化メモリチップを有する集積回路装置に関する。
電圧、電流、熱等を利用して物質の抵抗値を可逆的に変化させ、その抵抗値の異なる状態を情報として記憶する抵抗変化メモリが、フラッシュメモリの後継候補として注目されている。抵抗変化メモリは、微細化に向いており、クロスポイント型セルアレイを構成することができ、更にセルアレイの積層化も容易である。
抵抗変化メモリのデータ状態のリセット等に通常適用される熱過程には、メモリセルに所定電圧、電流を与えて発生されるジュール熱を用いる。この熱過程が長時間必要であるとすると、抵抗変化メモリの高速化と低消費電力化を阻害する。
抵抗変化メモリの一種である、カルコゲナイド層を用いた相変化メモリにおいて、カルコゲナイド層にヒータ層を配置する構造は提案されている（特許文献１）。また磁気メモリにおいて、メモリセルの状態変化を高速化するために、各メモリセルに局所的加熱を行うヒータ層を配置する構造も提案されている（特許文献２）。
集積回路装置において、環境温度調整のためにヒータを内蔵する技術も提案されている（特許文献３）。
特開２００５−７１５００号公報
特開２００５−１３６４１９号公報
特開平４−２０６８６１号公報
この発明は、高速化と低消費電力化が可能な抵抗変化メモリ装置及び集積回路装置を提供することを目的とする。
この発明の一態様による抵抗変化メモリ装置は、抵抗変化型メモリセルを用いたメモリチップと、このメモリチップに、メモリセルの状態変化を加速するための温度バイアスを与えるヒータと、を有することを特徴とする。
この発明の他の態様による集積回路装置は、基台と、前記基台に搭載された、抵抗変化型メモリセルを用いたメモリチップと、前記基台に搭載された、前記メモリチップより消費電力の大きい回路チップと、前記回路チップから前記メモリチップにまたがって配置されて、前記回路チップの発生する熱を前記メモリチップに伝達する熱伝導体と、を有することを特徴とする。
この発明によると、高速化と低消費電力化が可能な抵抗変化メモリ装置及び集積回路装置を提供することができる。
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、実施の形態によるメモリセルアレイＭＡの等価回路を示している。図示のようにワード線ＷＬとビット線ＢＬの交差部に、アクセス素子例えばダイオードＤｉと可変抵抗素子ＶＲが直列接続された抵抗変化型メモリセルＭＣが配置される。
可変抵抗素子ＶＲは例えば、電極／遷移金属酸化物／電極なる構造を有し、電圧、電流、熱等の印加条件により金属酸化物の抵抗値変化をもたらし、その抵抗値の異なる状態を情報として不揮発に記憶する。この種の可変抵抗素子ＶＲには、バイポーラ型とユニポーラ型とがあるが、図１のメモリセルアレイ構成はユニポーラ型の場合である。
メモリセルは、好ましくは高抵抗状態を安定状態（リセット状態）とし、例えば２値データ記憶であれば、高抵抗状態と低抵抗状態（セット状態）とを利用する。
メモリセルＭＣの積層構造は、例えば図２のようになる。それぞれビット線ＢＬ及びワード線ＷＬとなるメタル配線２１及び２２の交差部に、メモリセルＭＣを構成する可変抵抗素子ＶＲとアクセス素子Ｄｉが重ねて配置される。
図３は、可変抵抗素子ＶＲの一例のデータ記憶モードを説明するための図である。可変抵抗素子ＶＲは、この例では、第１の金属酸化物層３１と第２の金属酸化物層３２の積層構造に電極３３，３４を形成して得られる。
具体例を挙げれば、第１の金属酸化物層３１は、Ｍｇを含むＭｎ酸化物であり、第２の金属酸化物層３２は、キャビティサイトを有するＴｉ酸化物である。図に示した化合物式中の“Ｌ”は、キャビティサイトを意味している。
図３の左側が第２の金属酸化物層３２にキャビティサイトがある、高抵抗の安定状態を示している。これをリセット状態と定義する。この状態で電極３３，３４の間に、電極３３が正となる電圧を印加すると、電界により第１の金属酸化物層３１中をＭｇイオンが移動し、これが右側に示すように第２の金属酸化物層３２のキャビティサイトに捉えられて、低抵抗状態（セット状態）になる。
リセット過程は、熱過程になる。即ち素子に電圧を印加すると、低抵抗状態にあるために大きな電流が流れてジュール熱が発生し、その熱エネルギーにより第２の金属酸化物層３２の空隙に捉えられていたＭｇイオンが開放されて第１の金属酸化物層３１に戻り、高抵抗状態に復帰する。
図４は、この様な可変抵抗素子ＶＲの電気化学的ポテンシャル分布を、図３のレセット，セット状態に対応させて示している。即ち、リセット状態は、電気化学的ポテンシャルが低い安定状態であり、高抵抗状態として規定される。図示の障壁ポテンシャルＰ１を越える電界を与えると、金属（Ｍｇ）イオン移動による低抵抗状態に設定することができる（セット動作）。
一方、セット状態において、その状態を維持する障壁ポテンシャルＰ２を越えるような熱エネルギーを与えると、状態は熱的安定状態即ち高抵抗状態に戻る（リセット動作）。
抵抗変化メモリの可変抵抗素子ＶＲとして、物質の結晶状態と非晶質状態の間の変化（狭義の相変化）を利用することもできる。図５は、その様な可変抵抗素子ＶＲを示している。
この場合、電極５２，５３間に挟まれる記録層５１としては、カルコゲナイドが用いられる。これを加熱して徐冷して結晶化すると、低抵抗状態（導体）になる。これがセット動作である。セット状態にある素子を加熱して急冷すると、カルコゲナイド層５１は非晶質の高抵抗状態（絶縁体）になる。
この様な抵抗変化メモリにおいて、この実施の形態では、メモリ素子（可変抵抗素子）の状態変化の熱過程を加速するための温度バイアスを与えるべく、メモリチップにヒータを備える。以下、具体例を説明する。
図６はその一例であり、抵抗変化メモリチップ６１の電極６２が配列された面と反対側の面にヒータ６３を接触させている。メモリチップ６１をオンにするとき同時に、ヒータ６３に通電する。
これにより、メモリチップ６１のメモリセルに温度バイアスが与えられ、熱過程を加速することができる。結果的に、抵抗変化メモリの高速アクセスが可能になり、またリセットのために長時間のジュール加熱を必要としなくなるため、抵抗変化メモリの消費電力削減が可能になる。
図７は、抵抗変化メモリチップ７１とヒータ７２を貼り合わせた状態でパッケージ７３に収納した例を示している。この場合、ヒータ７２として、メモリチップ７１より消費電力の大きい回路チップ、例えばＣＰＵチップを用いることもできる。これにより、回路チップの熱をメモリチップ７１の温度バイアスに有効利用することができ、メモリチップの高速化と消費電力削減が可能になる。
図８は、抵抗変化メモリチップ８１と、このメモリチップ８１より消費電力の大きい回路チップ８２（例えばＣＰＵチップ）とが基台８０に搭載される集積回路装置において、回路チップ８２をメモリチップ８１を加熱するための熱源とする例である。
具体的には、回路チップ８２上からメモリチップ８１上にまたがるように、熱伝導体８３を配置する。この場合更に好ましくは、回路チップ８２上の熱伝導体８３ａと、メモリチップ８１上の熱伝導体８３ｂとの間を連結するように熱抵抗体８４を配置して、回路チップ８２からメモリチップ８１への熱伝導を調整する。
熱伝導体８３は、消費電力の大きい回路チップ８２の放熱板でもあり、この回路チップ８２を熱源としてメモリチップ８１のバイアス温度を最適化することができる。またメモリチップ８１の高速化と消費電力削減が可能になる。
図９は、抵抗変化メモリチップ９１のメモリセルアレイ９２ａ，９２ｂの部分のみ加熱するようにヒータ９４を配置した例である。メモリチップ９１の周辺回路９３の領域は加熱しない。
一般に集積回路のトランジスタ回路は、温度上昇により動作速度が遅くなる。従ってこの様にヒータ９４をメモリセルアレイ領域に限定して配置することにより、周辺回路９３の動作速度を低下させることなく、メモリセル動作の高速化が可能になる。
図１０は、図９の構成に加えて、メモリチップ９１に温度測定回路９５を形成した例である。この温度測定回路９５の測定結果は、周辺回路９３内のコントローラ９６に転送され、メモリの動作速度制御に供される。メモリ素子の状態変化速度は、温度により変わるから、この様にメモリチップ温度に応じて動作速度制御を行うことにより、的確なメモリ動作速度を得ることができる。
６１，７１，８１，９１…相変化メモリチップ、６２…電極、６３，７２，９４…ヒータ、７３…パッケージ、８２…回路チップ、８３ａ，８３ｂ…熱伝導体、８４…熱抵抗体、９２ａ，９２ｂ…メモリセルアレイ、９３…周辺回路、９５…温度測定回路、９６…コントローラ。
Claims (5)
- 抵抗変化型メモリセルを用いたメモリチップと、
このメモリチップに、メモリセルの状態変化を加速するための温度バイアスを与えるヒータと、
を有することを特徴とする抵抗変化メモリ装置。 - 前記ヒータとして、前記メモリチップより消費電力の大きい回路チップを用いる
ことを特徴とする請求項１記載の抵抗変化メモリ装置。 - 前記メモリチップは、温度測定回路を有し、その測定結果に応じて動作速度が制御される
ことを特徴とする請求項１記載の抵抗変化メモリ装置。 - 基台と、
前記基台に搭載された、抵抗変化型メモリセルを用いたメモリチップと、
前記基台に搭載された、前記メモリチップより消費電力の大きい回路チップと、
前記回路チップから前記メモリチップにまたがって配置されて、前記回路チップの発生する熱を前記メモリチップに伝達する熱伝導体と、
を有することを特徴とする集積回路装置。 - 前記熱伝導体は、
前記回路チップ領域に配置された第１の熱伝導体と、
前記メモリチップ領域に配置された第２の熱伝導体と、
前記第１及び第２の熱伝導体の間を連結する熱抵抗体と、
を有することを特徴とする請求項４記載の集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171939A JP2009010264A (ja) | 2007-06-29 | 2007-06-29 | 抵抗変化メモリ装置及び集積回路装置 |
| US12/163,018 US20090010040A1 (en) | 2007-06-29 | 2008-06-27 | Resistance change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171939A JP2009010264A (ja) | 2007-06-29 | 2007-06-29 | 抵抗変化メモリ装置及び集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009010264A true JP2009010264A (ja) | 2009-01-15 |
Family
ID=40221287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007171939A Withdrawn JP2009010264A (ja) | 2007-06-29 | 2007-06-29 | 抵抗変化メモリ装置及び集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090010040A1 (ja) |
| JP (1) | JP2009010264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547606B1 (ko) | 2009-11-06 | 2015-08-27 | 광주과학기술원 | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8100228B2 (en) * | 2007-10-12 | 2012-01-24 | D B Industries, Inc. | Portable anchorage assembly |
| US7804709B2 (en) * | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
| US8054677B2 (en) | 2008-08-07 | 2011-11-08 | Seagate Technology Llc | Magnetic memory with strain-assisted exchange coupling switch |
| US8223532B2 (en) * | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
| US7746687B2 (en) | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
| US8487390B2 (en) * | 2008-10-08 | 2013-07-16 | Seagate Technology Llc | Memory cell with stress-induced anisotropy |
| US8217478B2 (en) | 2008-10-10 | 2012-07-10 | Seagate Technology Llc | Magnetic stack with oxide to reduce switching current |
| US20100091564A1 (en) * | 2008-10-10 | 2010-04-15 | Seagate Technology Llc | Magnetic stack having reduced switching current |
| US8053255B2 (en) * | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
| US7916528B2 (en) * | 2009-03-30 | 2011-03-29 | Seagate Technology Llc | Predictive thermal preconditioning and timing control for non-volatile memory cells |
| US8569734B2 (en) | 2010-08-04 | 2013-10-29 | Micron Technology, Inc. | Forming resistive random access memories together with fuse arrays |
| US9257167B2 (en) | 2014-03-13 | 2016-02-09 | Katsuyuki Fujita | Resistance change memory |
| US10832775B1 (en) * | 2019-07-18 | 2020-11-10 | International Business Machines Corporation | Cross-point array of polymer junctions with individually-programmed conductances that can be reset |
| US11201284B2 (en) | 2020-03-24 | 2021-12-14 | International Business Machines Corporation | Magnesium ion based synaptic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003283730A1 (en) * | 2002-12-19 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Electric device comprising a layer of phase change material and method of manufacturing the same |
| US7522446B2 (en) * | 2003-10-31 | 2009-04-21 | Samsung Electronics Co., Ltd. | Heating MRAM cells to ease state switching |
| US7173842B2 (en) * | 2004-03-31 | 2007-02-06 | Intel Corporation | Metal heater for in situ heating and crystallization of ferroelectric polymer memory film |
| US7221579B2 (en) * | 2005-06-13 | 2007-05-22 | International Business Machines Corporation | Method and structure for high performance phase change memory |
| JP2007201081A (ja) * | 2006-01-25 | 2007-08-09 | Elpida Memory Inc | 半導体記憶装置 |
-
2007
- 2007-06-29 JP JP2007171939A patent/JP2009010264A/ja not_active Withdrawn
-
2008
- 2008-06-27 US US12/163,018 patent/US20090010040A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547606B1 (ko) | 2009-11-06 | 2015-08-27 | 광주과학기술원 | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090010040A1 (en) | 2009-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009010264A (ja) | 抵抗変化メモリ装置及び集積回路装置 | |
| TWI658548B (zh) | 用於三維記憶體陣列之熱絕緣 | |
| US8111540B2 (en) | Semiconductor memory device | |
| US7221579B2 (en) | Method and structure for high performance phase change memory | |
| KR100504700B1 (ko) | 고집적 상변환 램 | |
| JP6151650B2 (ja) | 記憶装置 | |
| Lankhorst et al. | Low-cost and nanoscale non-volatile memory concept for future silicon chips | |
| KR100647218B1 (ko) | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 | |
| US7660147B2 (en) | Programming method for phase change memory | |
| Chien et al. | A study on OTS-PCM pillar cell for 3-D stackable memory | |
| US8014219B2 (en) | Semiconductor memory device | |
| TW201230041A (en) | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof | |
| US8049197B2 (en) | Self-aligned nano-cross-point phase change memory | |
| Ahn et al. | 1D selection device using carbon nanotube FETs for high-density cross-point memory arrays | |
| JP2008217889A (ja) | 相変化メモリのプログラム方法と読み出し方法 | |
| JP2006196900A (ja) | 相転移ｒａｍ動作方法 | |
| JP2008172236A (ja) | プログラムボリュームの間に位置する熱的伝導体を含むメモリ装置 | |
| CN104123960A (zh) | 电阻式存储器件和其操作方法 | |
| Atwood et al. | Current status of chalcogenide phase change memory | |
| KR20190124106A (ko) | 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자 | |
| US7447053B2 (en) | Memory device and method for operating such a memory device | |
| TW201709367A (zh) | 用於低功率非揮發絲切換器的熱管理結構 | |
| EP1829110B1 (en) | Programmable phase-change memory and method therefor | |
| KR100876767B1 (ko) | 상 변화 메모리 장치의 형성 방법 | |
| US20150255513A1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |