KR101547606B1 - 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 - Google Patents
히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 Download PDFInfo
- Publication number
- KR101547606B1 KR101547606B1 KR1020090106823A KR20090106823A KR101547606B1 KR 101547606 B1 KR101547606 B1 KR 101547606B1 KR 1020090106823 A KR1020090106823 A KR 1020090106823A KR 20090106823 A KR20090106823 A KR 20090106823A KR 101547606 B1 KR101547606 B1 KR 101547606B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- direction data
- film
- resistance change
- heater
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000005641 tunneling Effects 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007784 solid electrolyte Substances 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 12
- 230000010354 integration Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 229910000314 transition metal oxide Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 150000002602 lanthanoids Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- -1 HfO 2 -x Chemical class 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품을 제공한다. 상기 저항 변화 메모리 소자는 기판 상에 일 방향으로 배치된 제1 방향 데이터선을 구비한다. 상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선이 배치된다. 상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 히터가 위치한다. 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 도전성 필라가 위치한다. 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막이 위치한다.
ReRAM, 히터, 동작속도
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 자세하게는 저항 변화 메모리 소자에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 비휘발성 메모리 소자들이 연구되고 있다. 상기 차세대 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM; PRAM), 자기 메모리 소자(magnetic RAM; MRAM) 및 저항 변화 메모리 소자(resistance change RAM; ReRAM)가 있다.
상기 차세대 비휘발성 메모리 소자들 중 PRAM이 가장 먼저 상용화되었으나, 상기 PRAM은 집적도를 향상시키기 어려운 문제점에 직면하고 있다. 이에 대한 대안으로 ReRAM이 개발되고 있으나, 아직 집적도를 향상시킬 수 있는 구체적인 방안에 대해서는 연구되지 않고 있다.
이와 더불어서, 현재까지 개발되었거나 개발 중인 ReRAM의 느린 데이터 기입 및/또는 소거 속도는 ReRAM을 실용화시키는데 걸림돌이 되고 있다.
본 발명이 해결하고자 하는 과제는 집적도의 향상과 더불어서 데이터 기입 및/또는 소거 속도를 향상시킬 수 있는 저항 변화 메모리 소자, 이의 동작방법 및 이를 포함하는 전자제품을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 저항 변화 메모리 소자는 기판 상에 일 방향으로 배치된 제1 방향 데이터선을 구비한다. 상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선이 배치된다. 상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 히터가 위치한다. 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 도전성 필라가 위치한다. 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막이 위치한다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자 어레이를 제공한다. 상기 저항 변화 메모리 소자 어레이는 기판 상에 서로 평행하게 배열된 한 쌍의 제1 방향 데이터선들을 구비한다. 상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 제2 방향 데이터선들이 제공된다. 서로 교차하는 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 히터들이 위치한다. 상기 제1 방향 데이터선들의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선의 서로 마주보는 한 쌍의 측벽들을 노출시키는 콘택홀 내에 도전성 필라가 위치한다. 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막이 제공된다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자 의 동작 방법을 제공한다. 먼저, 기판 상에 일 방향으로 배치된 제1 방향 데이터선; 상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선; 상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터; 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라; 및 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 포함하는 저항 변화 메모리 소자를 제공한다. 상기 히터를 온시킨 상태에서 상기 저항변화물질막의 저항을 변화시킨다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자의 제조 방법을 제공한다. 먼저, 기판 상에 제1 데이터 도전막 및 히터막을 차례로 형성한다. 상기 히터막 및 상기 제1 데이터 도전막을 패터닝하여 기판 상에 차례로 적층된 제1 방향 데이터선 및 히터를 형성한다. 상기 히터 상에 배선간 절연막을 형성하고 상기 배선간 절연막을 상기 히터의 상부면이 노출될 때까지 평탄화한다. 상기 히터 및 상기 배선간 절연막 상에 제2 데이터 도전막을 형성한다. 상기 제2 데이터 도전막을 패터닝하여 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선을 형성한다. 상기 제2 방향 데이터선에 인접하여 노출된 상기 히터를 식각하여 상기 히터를 상기 제1 방향 데이터선과 상기 제2 방향 데이터선 사이로 한정한다. 상기 배선간 절연막 내에 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀을 형성한다. 상기 콘택홀의 측벽 상에 저항변화물질막을 형성한다. 상기 콘택홀 내에 상기 저항변화물질막에 의해 둘러싸여진 도전성 필라를 형성한다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 전자제품을 제공한다. 상기 전자제품은 저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비한다. 상기 저항 변화 메모리 소자는 기판 상에 일 방향으로 배치된 제1 방향 데이터선, 상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선, 상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터, 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라, 및 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 구비한다.
본 발명에 따르면, 저항 변화 메모리 소자는 도전성 필라, 상기 도전성 필라의 측벽과 중첩하는 데이터선, 및 상기 도전성 필라의 측벽과 상기 데이터선 사이에 위치하는 저항변화물질막을 구비하여, 소자 집적도를 향상시킬 수 있다.
이와 더불어서, 도전성 필라, 데이터선 및 저항변화물질막을 구비하는 가변 저항체에 인접하여 히터를 배치시킴으로써, 상기 히터를 온(on)시킴으로써 상기 저항변화물질막의 저항변화속도를 향상시켜 데이터 기입 및 소거 속도가 향상될 수 있다. 이 경우, 상기 가변 저항체에 구비된 저항변화물질막(RCL)을 데이터 보유특성이 우수한 막으로 사용할 수 있다. 따라서, 저항 변화 메모리 소자이 데이터 기입 및 소거 속도의 향상과 아울러서 데이터 보유특성을 향상시킬 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이의 일부를 나타낸 등가회로도(equivalent circuit diagram)이다.
도 1을 참조하면, 저항 변화 메모리 소자 어레이는 서로 평행한 복수개의 제1 방향 데이터선들(DV (i))과 상기 제1 방향 데이터선들(DV(i))에 교차하고 서로 평행한 복수개의 제2 방향 데이터선들(DH(i))을 구비한다.
한 쌍의 제1 방향 데이터선들(DV(i))과 이에 교차하는 한 쌍의 제2 방향 데이터선들(DH(i))에 의해 단위 셀(UC)이 정의된다. 상기 단위 셀(UC)은 4개의 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4))을 구비한다. 상기 4개의 가변 저항 체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4))은 그들의 일단들이 하나의 공통 노드에 접속하고, 타단들은 이들에 인접하는 한 쌍의 제1 방향 데이터선들(DV(i))과 한 쌍의 제2 방향 데이터선들(DH (i))에 각각 접속할 수 있다. 상기 공통 노드는 도전성 필라(CF)일 수 있다.
상기 단위 셀(UC)은 서로 교차하는 한 쌍의 제1 방향 데이터선(DV(i))과 제2 방향 데이터선(DH( i))의 각 교차점에 위치하는 히터(H(i))를 갖는다. 상기 히터(H(i))는 제1 방향 데이터선(DV (i))과 제2 방향 데이터선(DH(i))에 각각 접속된 양단들을 갖는다.
상기 제1 방향 데이터선들(DV(i))과 상기 제2 방향 데이터선들(DH(i))은 i번째 단위층을 구성하고, i는 2 이상의 정수일 수 있는데, 이 경우 상기 단위 셀(UC) 내에 구비된 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4)) 및 히터들(H(i)) 또한 i개의 층으로 적층될 수 있다.
상기 도전성 필라(CF)에는 선택 소자(미도시)가 더 접속될 수 있다. 이 경우, 상기 도전성 필라(CF)에 인가되는 전압을 온/오프 할 수 있다. 상기 선택 소자는 다이오드 또는 트랜지스터일 수 있다.
도 2는 도 1의 등가회로도에 상응하며, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이 중 일부 단위층을 나타낸 레이아웃도이다. 도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이를 나타낸 일부 분해사시도이다. 도 4는 도 2 및 도 3의 절단선 Ⅰ-Ⅰ를 따라 취해진 단면을 나타낸 단면도이다. 도 5는 도 2 및 도 3의 절단선들 Ⅱa-Ⅱa, Ⅱb-Ⅱb, Ⅲa-Ⅲa, 및 Ⅲb-Ⅲb를 따라 취해진 단면들을 나타낸 단면도이다.
도 2, 도 3, 도 4 및 도 5를 참조하면, 기판(100) 상에 복수개의 제1 방향 데이터선들(DV(i), i=1)이 배치된다. 상기 제1 방향 데이터선들(DV(i), i=1)은 서로 평행하게 배치될 수 있다. 상기 제1 방향 데이터선들(DV (i), i=1)의 상부에 상기 제1 방향 데이터선들(DV(i), i=1)에 교차하고 서로 평행하게 배열된 제2 방향 데이터선들(DH (i), i=1)이 위치할 수 있다. 상기 제1 방향 데이터선들(DV(i), i=1)과 상기 제2 방향 데이터선들(DH(i), i=1)의 사이에 이들이 중첩되는 부분들에 한정되어 히터들(H(i), i=1)이 각각 배치된다.
상기 제1 방향 데이터선들(DV (i), i=1), 상기 제2 방향 데이터선들(DH (i), i=1), 및 상기 제1 방향 데이터선들(DV (i), i=1)과 상기 제2 방향 데이터선들(DH (i), i=1) 사이의 히터들(H(i), i=1)은 제1 단위층(Li, i=1)을 구성할 수 있다.
상기 단위층을 복수개 적층할 수 있다. 일 예로서, 도 3, 도 4 및 도 5에 도시된 바와 같이 제1 단위층(Li, i=1) 상에 제2 단위층(Li, i=2)을 형성하고, 제2 단위층(Li, i=2) 상에 제3 단위층(Li, i=3)을 형성할 수 있다.
상기 각 단위층에 구비된 제1 방향 데이터선들(DV(i))은 다른 단위층에 구비된 제1 방향 데이터선들(DV (i))에 정렬 배치되고, 상기 각 단위층에 구비된 제2 방향 데이터선들(DH (i)) 또한 다른 단위층에 구비된 제2 방향 데이터선들(DH(i))에 정렬 배치될 수 있다.
상기 제1 방향 데이터선들(DV(i))의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선들(DH (i))의 서로 마주보는 한 쌍의 측벽들로 둘러싸인 각 공간 내에 콘택홀(CH)을 형성할 수 있다. 상기 각 콘택홀(CH)은 상기 제1 방향 데이터선들(DV (i))의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선들(DH(i))의 서로 마주보는 한 쌍의 측벽들을 노출시킨다. 이와 더불어서, 상기 각 콘택홀(CH)의 4개의 모서리 부분은 상기 제1 방향 데이터선들(DV (i))과 상기 제2 방향 데이터선들(DH (i))의 교차영역들에 형성된 히터들(H(i))의 모서리 부분들을 노출시킬 수 있다.
상기 콘택홀들(CH) 내에 도전성 필라들(CF)이 각각 배치된다. 또한, 상기 콘택홀들(CH) 내에 상기 도전성 필라들(CF)의 외주를 감싸는 저항변화물질막(RCL)이 위치한다.
본 실시예에서 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4))의 각각은 하나의 도전성 필라(CF), 상기 도전성 필라(CF)의 측벽과 중첩하는 하나의 데이터선(DH (i) 또는 DV (i)), 및 상기 도전성 필라(CF)의 측벽과 상기 데이터선(DH (i) 또는 DV (i)) 사이에 위치하는 저항변화물질막(RCL)을 구비한다. 상기 도전성 필라(CF)와 상기 데이터선(DH (i) 또는 DV (i)) 사이의 전압 차이에 따라 상기 저항변화물질막(RCL) 내에 도전성 경로가 형성(저저항 상태)되거나 형성된 도전성 경로가 단절(고저항 상태)되기도 한다. 이러한 도전성 경로는 상기 도전성 필라(CF)와 상기 데이터선(DH (i) 또는 DV (i))이 중첩하는 극히 작은 면적에서만 생성되므로, 복수 개의 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4))이 하나의 도전성 필라(CF)를 전극으로서 공유하더라도 이들 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4)) 각각에 별개의 데이터를 기입할 수 있고 또한 기입된 데이터들을 혼동하지 않고 읽을 수 있다.
만약, 상기 단위층이 하나만 적층된 경우 단위 셀(UC) 내에 4 개의 가변 저항체들(R(i, 1), R(i, 2), R(i, 3), R(i, 4))이 형성될 수 있어, 저항 변화 메모리 소자의 집적도가 향상될 수 있다. 이에 더하여, 상기 단위층이 i개(i=양의 정수)의 층으 로 형성되는 경우에는 소자 집적도가 더욱 향상될 수 있다.
상기 저항변화물질막(RCL)은 금속산화물막(transition metal oxide layer), PCMO(Pr1-XCaXMnO3, 0<X<1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막일 수 있다. 상기 금속산화물막은 SiO2, Al2O3, 또는 전이금속 산화물막일 수 있다. 상기 전이금속 산화물막은 HfO2-x, ZrO2 -x, Y2O3 -x, TiO2 -x, NiO1 -y, Nb2O5 -x, Ta2O5 -x, CuO1 -y, Fe2O3 -x (0≤x≤1.5, 0≤y≤0.5) 또는 란타노이드 산화물막(lanthanoids oxide layer)일 수 있다. 상기 란타노이드는 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Sm(Samarium), Gd(Gadolinium), 또는 Dy(Dysprosium)일 수 있다. 상기 칼코게나이드막은 GeSbTe막일 수 있고, 상기 페로브스카이트막은 SrTiO3, Cr 또는 Nb 도핑된 SrZrO3막일 수 있다. 또한, 상기 금속 도핑된 고체전해질막은 GeSe 내에 Ag가 도핑된 막 즉, AgGeSe막일 수 있다.
상기 도전성 필라(CF)의 측벽과 상기 저항변화물질막(RCL) 사이, 또는 상기 저항변화물질막(RCL)과 상기 데이터선(DH (i) 및/또는 DV (i)) 사이에 터널링 배리어 절연막(미도시)이 더 위치할 수 있다. 상기 터널링 배리어 절연막은 그 양단에 걸리는 전계가 소정전압 이상일 때 포텐셜 배리어가 변형되어 전자를 터널링시킬 수 있는 막, 다시 말해서, 그 양단에 걸리는 전계가 소정전압 미만일 때는 전자를 터널링 시킬 수 없는 막으로, 예를 들어 약 2-5nm내외의, SiO2, Al2O3, HfO2 또는 다층의 SiO2(2-nm)/HfO2(3-nm) 스택 구조를 가질 수 있다. 이러한 터널링 배리어 절연막이 형성되는 경우에는 소정전압 미만의 전계가 가해지는 선택되지 않은 셀에 흐를 수 있는 누설전류는 최소화될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 저항 변화 메모리의 데이터 기입 동작을 설명하기 위한 등가회로도이고, 도 6b는 본 발명의 일 실시예에 따른 저항 변화 메모리의 데이터 기입 동작을 설명하기 위해 도 3의 절단선 Ⅰ-Ⅰ를 따라 취해진 단면도이다.
도 6a 및 도 6b를 참조하면, 도전성 필라들 중 선택된 도전성 필라(CF(n,m))에 Vwa를 인가하고, 선택되지 않은 도전성 필라들(CF(n,m+1), CF(n,m+2), CF(n+1,m), CF(n+1,m+1), CF(n+1,m+2), CF(n+2,m), CF(n+2,m+1), CF(n+2,m+2))에는 그라운드 전압(OV)을 인가한다. 데이터선들 중 선택된 제1 방향 데이터선(DV(i,m+1), i=3)에 Vwb를 인가하고, 상기 선택된 제1 방향 데이터선(DV (i,m+1), i=3)에 교차하되 상기 선택된 도전성 필라(CF(n,m))에 인접한 제2 방향 데이터선들(DH (i,n), DH (i,n+1), i=3) 중 하나의 제2 방향 데이터선(DH(i,n+1), i=3)에 Vh를 인가하고, 나머지 선택되지 않은 데이터선들(DV (i,m), DV(i,m+1), DV (i,m+2), DV (i,m+3), DH (i,n), DH (i,n+1), DH (i,n+2), DH (i,n+3), i= 1 또는 2; DV (i,m), DV(i,m+2), DV (i,m+3), DH (i,n), DH (i,n+2), DH (i,n+3) , i= 3)에는 그라운드 전압을 인가한다.
이 때, 선택된 제1 방향 데이터선(DV(i,m+1), i=3)과 선택된 도전성 필 라(CF(n,m))의 사이에 Vwb-Vwa의 쓰기 전계(Vwrite)가 걸리고, 선택된 제1 방향 데이터선(DV (i,m+1), i=3)과 선택된 제2 방향 데이터선(DH (i,n+1), i=3) 사이에 Vwb-Vh의 히팅 전계(Vheat)가 걸린다. 일 예로서, 상기 Vwa는 -1V이고, 상기 Vwb는 2V이고, 상기 Vh는 -2V인 경우에, 쓰기 전계(Vwrite)는 3V이고, 히팅 전계(Vheat)는 4V일 수 있다.
그 결과, 선택된 도전성 필라(CF(n,m))와 선택된 데이터선(DV (i,m+1), i=3) 사이의 목표 가변 저항체(R(i, 2), i=3)에는 쓰기 전계(Vwrite)가 인가되어 상기 목표 가변 저항체(R(i, 2), i=3)에는 데이터가 기입(저저항 상태 또는 고저항 상태)될 수 있다. 이 때, 선택된 제1 방향 데이터선(DV(i,m+1) , i=3)과 선택된 제2 방향 데이터선(DH (i,n+1), i=3) 사이에 위치한 히터(H(i), i=3)가 온(on)되면서, 상기 목표 가변 저항체(R(i, 2), i=3)의 온도를 향상시켜 상기 목표 가변 저항체(R(i, 2), i=3) 내의 저항변화물질막(RCL)의 저항을 용이하게 변화시킴에 따라 쓰기 속도를 향상시킬 수 있다. 부연하면, 상기 가변 저항체의 데이터 쓰기 및 데이터 소거는 상기 저항변화물질막(RCL) 내의 금속 또는 이온의 이동에 의한 필라멘트 형성 및 제거에 각각 기인하는데, 금속 또는 이온의 이동속도는 하기 수학식에 나타난 바와 같이 온도 증가에 따라 증가하는 것으로 알려져 있다. 따라서, 데이터를 기입하고자 하는 목표 가변 저항체에 인접하는 히터를 온(on)시켜 온도를 증가시킴으로써, 쓰기 속도를 향상시킬 수 있다.
상기 수학식 1에서, VD는 이동도(drift velocity)이고, d는 도약 거리(jump distance)이고, v는 시도 빈도(attempt frequency)이고, Ea는 포텐셜 베리어(potential barrier)이고, q는 전하량이고, E는 전계이고, k는 볼쯔만 계수이고, T는 온도이다.
반면, 선택된 도전성 필라(CF(n,m))와 선택되지 않은 데이터선들(DV (i,m), DV(i,m+1), DH (i,n), DH (i,n+1), i= 1, 2; DV (i,m), DH (i,n), i= 3) 사이의 가변 저항체들(R(i, 1), R(i, 3), i=3; R(i, 1), R(i, 2), R(i, 3), R(i, 4), i=1, 2), 선택된 도전성 필라(CF(n,m))와 Vh가 인가된 데이터선(DH (i,n+1), i=3) 사이의 가변 저항체(R(i, 4), i=3), 및 선택된 데이터선들(DV(i,m+1), DH(i,n+1), i=3)과 선택되지 않은 도전성 필라들(CF(n,m+1), CF(n,m+2), CF(n+1,m), CF(n+1,m+1), CF(n+1,m+2), CF(n+2,m), CF(n+2,m+1)) 사이의 가변 저항체들에는 불충분한 전계가 인가되어 데이터가 기입되지 않는다. 또한, 선택된 데이터선(DV (i,m+1), DH(i,n+1), i=3)과 선택되지 않은 데이터선 사이에는 불충분한 히팅 전계가 인가되어 이들 사이의 히터는 온되지 않을 수 있다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 메모리의 소거 동작을 설명 하기 위한 개략도이다.
도 7을 참조하면, 도 6a를 참조하여 설명한 기입 동작에서 상기 가변 저항체(R(i, 2))의 양단 즉, 선택된 제1 방향 데이터선(DV (i,m+1))과 선택된 도전성 필라(CF(n,m))의 사이에 기입 전계(Vwrite)와 반대 방향의 전계 즉, 지우기 전계(Verase)를 인가하고, 선택된 제1 방향 데이터선(DV (i,m+1))과 선택된 제2 방향 데이터선(DH (i,n+1), i=3) 사이에 기입 동작 시의 히팅 전계와 반대방향의 히팅 전계(-Vheat)를 인가한다.
그 결과, 선택된 도전성 필라(CF(n,m))와 선택된 데이터선(DV (i,m+1)) 사이의 목표 가변 저항체(R(i, 2))에는 지우기 전계가 인가되어 상기 목표 가변 저항체(R(i, 2))의 데이터가 소거될 수 있다. 이 때, 선택된 제1 방향 데이터선(DV(i,m+1))과 선택된 제2 방향 데이터선(DH (i,n+1)) 사이에 위치한 히터(H(i))가 온되면서, 상기 목표 가변 저항체(R(i, 2))의 온도를 향상시켜 상기 지우기 속도를 향상시킬 수 있다.
이와 같이, 저항 변화 메모리 소자 어레이의 목표 가변 저항체에 선택적으로 데이터를 기입 또는 소거할 수 있고, 목표 가변 저항체에 인접한 히터를 온시킴으로써 데이터 기입 및 소거 속도가 향상될 수 있다.
가변 저항체 내에 구비된 상기 저항변화물질막(RCL)이 막 자체의 특성 상 금속 또는 이온의 이동속도가 느린 경우, 상기 가변 저항체의 데이터 보유특성은 우수할 수 있는 반면 데이터 기입 및 소거 속도는 느릴 수 있다. 그러나, 위와 같 이 목표 가변 저항체에 인접한 히터를 데이터 기입 및 소거 동작 시에 선택적으로 온 시킴으로써, 데이터 보유특성이 우수한 저항변화물질막을 사용하면서도 데이터 기입 및 소거 속도를 향상시킬 수 있다. 이러한 데이터 보유특성이 우수한 저항변화물질막(RCL)은 전이금속 산화물막으로서, 산소의 원자비가 화학양론비를 만족하는 값보다 작은 비화학양론적인 막일 수 있다. 일 예로서, HfO2 -x, ZrO2 -x, Y2O3 -x, TiO2 -x, NiO1 -y, Nb2O5 -x, Ta2O5 -x, CuO1 -y, 또는 Fe2O3 -x (0<x≤1.5, 0<y≤0.5)일 수 있다.
도 8은 본 발명의 일 실시예에 따른 저항 변화 메모리의 읽기 동작을 설명하기 위한 개략도이다.
도 8을 참조하면, 도전성 필라들 중 선택된 도전성 필라(CF(n,m))에 1/2Vread를 인가하고, 선택되지 않은 도전성 필라들(CF(n,m+1), CF(n,m+2), CF(n+1,m), CF(n+1,m+1), CF(n+1,m+2), CF(n+2,m), CF(n+2,m+1), CF(n+2,m+2))에는 그라운드 전압을 인가한다.
데이터선들 중 선택된 데이터선(DV(i,m+1))에 -1/2Vread를 인가하고, 선택되지 않은 데이터선들(DV (i,m), DV (i,m+2), DV (i,m+3), DH (i,n), DH (i,n+1), DH (i,n+2), DH (i,n+3))에는 그라운드 전압을 인가한다. 그 결과, 선택된 도전성 필라(CF(n,m))와 선택된 데이터선(DV (i,m+1)) 사이의 목표 가변 저항체(R(i, 2))에는 Vread의 전계가 인가되어, 상기 선택된 데이터선(DV(i,m+ 1))에 상기 목표 가변 저항체(R(i, 2))에 저장된 데이터에 해당하 는 전류가 흐른다. 또한, 이 경우 모든 히터(H(i))는 오프된 상태이다.
반면, 선택된 도전성 필라(CF(n,m))와 선택되지 않은 데이터선들(DV (i,m), DH(i,n), DH (i,n+1)) 사이의 단위 메모리 소자들(R(i, 1), R(i, 3), R(i, 4)), 및 선택된 데이터선(DV(i,m+1))과 선택되지 않은 도전성 필라들(CF(n,m+1), CF(n+1,m), CF(n+1,m+1), CF(n+2,m), CF(n+2,m+1)) 사이의 단위 메모리 소자들에는 1/2Vread의 전계가 인가된다. 또한, 상기 단위 메모리 소자들을 제외한 나머지 단위 메모리 소자들에는 전계가 인가되지 않는다.
이 때, 선택된 데이터선(DV(i,m+1))의 전류를 센싱하면 상기 목표 메모리 소자에 저장된 데이터를 읽을 수 있다.
다만, 선택된 데이터선(DV(i,m+1))에 연결되고 1/2Vread의 전계가 인가되는 다른 단위 메모리 소자들 각각에 흐르는 전류는 상기 목표 가변 저항체(R(i, 2)) 에 흐르는 전류에 비해 약 100 배 정도 낮은 것이 바람직하다. 이를 위해 도 2, 도 3, 도 4 및 도 5를 참조하여 설명한 바와 같이 상기 단위 메모리 소자들에 터널링 배리어 절연막을 적용할 수 있다. 부연하면, 단위 메모리 소자들에 터널링 배리어 절연막을 적용함으로써, 1/2Vread의 전계가 인가될 때에는 상기 터널링 배리어 절연막의 포텐셜 베리어로 인해 전류가 흐르지 않을 수 있는 반면, Vread의 전계가 인가될 때에는 상기 터널링 배리어 절연막의 포텐셜 베리어가 변형되어 전류가 흐를 수 있다. 그러나, 이에 한정되는 것은 아니며, 선택된 데이터선(DV (i,m+1))에 연결된 목표 가변 저항체(R(i, 2))를 비롯한 모든 가변 저항체에 1/2Vread의 전계를 인가하여 선택된 데이터선(DV(i,m+1))에 흐르는 전류 즉, 기준 전류를 측정하고, 상술한 바와 같이 상기 목표 가변 저항체(R(i, 2))에만 선택적으로 Vread의 전계를 인가하여 선택된 데이터선(DV (i,m+1))에 흐르는 전류 즉, 읽기 전류를 측정하여 상기 기준 전류와 상기 읽기 전류를 비교하는 경우에는, 가변 저항체에 1/2Vread의 전계가 인가될 때와 Vread의 전계가 인가될 때의 전류값의 차이가 크지 않은 경우에도 상기 목표 가변 저항체(R(i, 2))에 저장된 데이터를 충분히 읽을 수 있다.
도 9a 내지 도 9g는 도 3 및 도 4의 절단선들 Ⅱa-Ⅱa, Ⅱb-Ⅱb, Ⅲa-Ⅲa, 및 Ⅲb-Ⅲb를 따라 취해진 단면들에 한정하여 공정단계 별로 나타낸 단면도들이다.
도 2, 도 3 및 도 9a를 참조하면, 기판(100)을 제공한다. 상기 기판(100) 상에 제1 데이터 도전막 및 제1 히터막을 차례로 형성한다. 상기 제1 데이터 도전막은 Pt막, Ru막, Ir막 또는 Al막일 수 있으나, 바람직하게는 Al막일 수 있다. 상기 제1 히터막은 TiN막, TiAlN막, W막, TiW막 또는 TaSiN막일 수 있다.
상기 제1 히터막 및 상기 제1 데이터 도전막을 포토리소그라피 공정을 사용하여 패터닝하여 서로 평행한 복수개의 제1 방향 데이터선들(DV(i), i=1)과 이들이 상부에 적층된 히터들(H(i), i=1)을 형성한다.
도 2, 도 3 및 도 9b를 참조하면, 상기 히터들(H(i), i=1) 상에 제1 배선간 절연막(110_i, i=1)을 형성한 후, 상기 제1 배선간 절연막(110_i, i=1)을 상기 히터들(H(i), i=1)이 노출될 때까지 CMP(Chemical Mechanical Polishing)법 등을 사용하여 평탄화할 수 있다. 상기 제1 배선간 절연막(110_i, i=1)은 실리콘 산화막일 수 있다.
상기 히터들(H(i), i=1) 및 상기 제1 배선간 절연막(110_i, i=1) 상에 제2 데이터 도전막(115_2) 을 형성한다. 상기 제2 데이터 도전막(115_2)은 Pt막, Ru막, Ir막 또는 Al막일 수 있으나, 바람직하게는 Al막일 수 있다.
도 2, 도 3, 및 도 9c를 참조하면, 상기 제2 데이터 도전막(115_2)을 포토리소그라피 공정을 사용하여 패터닝하여 서로 평행한 복수개의 제2 방향 데이터선들(DH (i), i=1) 을 형성한다.
그 후, 상기 서로 평행한 복수개의 제2 방향 데이터선들(DH (i), i=1) 사이에 노출된 히터(H(i), i=1)를 식각하여 상기 히터(H(i), i=1)를 상기 제1 방향 데이터선들(DV (i), i=1)과 상기 제2 방향 데이터선들(DH(i), i=1)의 사이에 이들이 중첩되는 부분으로 한정시킨다.
도 2, 도 3, 및 도 9d를 참조하면, 상기 제2 방향 데이터선들(DH (i), i=1) 상 에 제2 배선간 절연막(120_i, i=1)을 형성한 후, 상기 제2 배선간 절연막(120_i, i=1)을 CMP법 등을 사용하여 평탄화할 수 있다. 평탄화된 상기 제2 배선간 절연막(120_i, i=1)은 상기 제2 방향 데이터선들(DH (i), i=1) 상에 일정한 두께로 잔존할 수 있다. 상기 제2 배선간 절연막(120_i, i=1)은 실리콘 산화막일 수 있다.
상기 제1 방향 데이터선들(DV (i), i=1), 상기 히터들(H(i), i=1), 상기 제1 배선간 절연막(110_i, i=1), 상기 제2 방향 데이터선들(DH (i), i=1), 및 상기 제2 배선간 절연막(120_i, i=1)은 제1 단위층(Li, i=1)을 구성할 수 있다.
도 2, 도 3, 및 도 9e를 참조하면, 도 9a 내지 도 9d를 참조하여 설명한 방법을 반복적으로 진행하여 복수 개의 단위층들을 적층할 수 있다. 일 예로서, 상기 제1 단위층(Li, i=1) 상에 제2 단위층(Li, i=2)을 형성하고, 제2 단위층(Li, i=2) 상에 제3 단위층(Li, i=3)을 형성할 수 있다.
도 2, 도 3, 및 도 9f을 참조하면, 상기 제1 방향 데이터선들(DV(i), i=1, 2, 3)의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선들(DH (i), i=1, 2, 3)의 서로 마주보는 한 쌍의 측벽들로 둘러싸인 각 공간 내에 콘택홀(CH)을 형성할 수 있다. 상기 각 콘택홀(CH)은 상기 제1 방향 데이터선들(DV(i), i=1, 2, 3)의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선들(DH (i), i=1, 2, 3)의 서로 마주보는 한 쌍의 측벽들을 노출시킨다. 이와 더불어서, 상기 각 콘택홀(CH)의 4 개의 모서리 부분은 상기 제1 방향 데이터선들(DV (i), i=1, 2, 3)과 상기 제2 방향 데이터선들(DH(i), i=1, 2, 3)의 교차영역에 형성된 히터들(H(i), i=1, 2, 3)의 모서리들을 노출시킬 수 있다.
도 2, 도 3, 및 도 9g을 참조하면, 상기 콘택홀(CH) 내에 상기 콘택홀(CH)의 측벽을 콘포말(conformal)하게 덮는 저항변화물질막(RCL)을 형성한다. 그 결과, 상기 저항변화물질막(RCL)은 상기 제1 방향 데이터선들(DV(i), i=1, 2, 3)의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들(DH (i), i=1, 2, 3)의 서로 마주보는 측벽들을 덮을 수 있다.
상기 저항변화물질막(RCL)은 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
상기 저항변화물질막(RCL)으로 둘러싸인 콘택홀들(CH) 내에 복수개의 도전성 필라들(CF)이 각각 배치된다. 그 결과, 상기 콘택홀들(CH) 내에서 상기 저항변화물질막(RCL)은 상기 도전성 필라들(CF)의 외주를 감싸도록 형성될 수 있다.
상기 저항변화물질막(RCL)을 형성하기 전에 상기 콘택홀(CH) 내에 상기 데이터선들(DV(i), DH(i))의 측벽을 덮는 터널 배리어 절연막(미도시)을 형성하거나, 상 기 도전성 필라(CF)를 형성하기 전에 상기 저항변화물질막(RCL) 상에 터널 배리어 절연막을 형성할 수 있다. 다만, 상기 저항변화물질막(RCL)의 안정성을 고려하여 상기 저항변화물질막(RCL)을 형성하기 전에 상기 터널 배리어 절연막을 형성할 수 있다.
도 10은 본 발명의 실시예들에 따른 저항 변화 메모리를 데이터 저장 매체로(data storage media) 채택하는 전자제품(electronic product)의 개략적인 블록 다이아그램이다.
도 10을 참조하면, 전자제품(200)은 데이터 저장 매체인 적어도 하나의 저항 변화 메모리(210), 상기 저항 변화 메모리(210)에 접속된 프로세서(220) 및 상기 프로세서(220)에 접속된 입/출력 장치(230)를 포함한다. 여기서, 상기 저항 변화 메모리(210)는 상술한 저항변화 메모리 소자 어레이들 중 어느 하나를 포함할 수 있다.
상기 프로세서(220)은 상기 저항 변화 메모리 소자(210)를 제어하는 기능을 수행할 수 있다. 또한, 상기 전자제품(200)은 상기 입/출력 장치(230)를 통해 다른 전자제품과 데이터를 교환할 수 있다. 상기 프로세서(220) 및 상기 저항 변화 메모리 소자(210) 사이의 데이터 통신과 아울러서 상기 프로세서(220) 및 상기 입/출력 장치(230) 사이의 데이터 통신은 데이터 버스 라인들을 사용하여 이루어질 수 있다.
상기 전자제품(210)은 메모리 카드 등의 데이터 저장장치, 컴퓨터 등의 정 보처리장치, 디지털 카메라 또는 휴대용 전화기(cellular phone)일 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이의 일부를 나타낸 등가회로도(equivalent circuit diagram)이다.
도 2는 도 1의 등가회로도에 상응하며, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이 중 일부 단위층을 나타낸 레이아웃도이다.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 어레이를 나타낸 사시도이다.
도 4는 도 2 및 도 3의 절단선 Ⅰ-Ⅰ를 따라 취해진 단면을 나타낸 단면도이다.
도 5는 도 2 및 도 3의 절단선들 Ⅱa-Ⅱa, Ⅱb-Ⅱb, Ⅲa-Ⅲa, 및 Ⅲb-Ⅲb를 따라 취해진 단면들을 나타낸 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 저항 변화 메모리의 데이터 기입 동작을 설명하기 위한 등가회로도이다.
도 6b는 본 발명의 일 실시예에 따른 저항 변화 메모리의 데이터 기입 동작을 설명하기 위해 도 3의 절단선 Ⅰ-Ⅰ를 따라 취해진 단면도이다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 메모리의 소거 동작을 설명하기 위한 개략도이다.
도 8은 본 발명의 일 실시예에 따른 저항 변화 메모리의 읽기 동작을 설명하기 위한 개략도이다.
도 9a 내지 도 9g는 도 3 및 도 4의 절단선들 Ⅱa-Ⅱa, Ⅱb-Ⅱb, Ⅲa-Ⅲa, 및 Ⅲb-Ⅲb를 따라 취해진 단면들에 한정하여 공정단계 별로 나타낸 단면도들이다.
도 10은 본 발명의 실시예들에 따른 저항 변화 메모리를 데이터 저장 매체로(data storage media) 채택하는 전자제품(electronic product)의 개략적인 블록 다이아그램이다.
Claims (11)
- 기판 상에 일 방향으로 배치된 제1 방향 데이터선;상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선;상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터;상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라; 및상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 포함하는 저항 변화 메모리 소자.
- 제1항에 있어서,상기 히터는 TiN막, TiAlN막, W막, TiW막 또는 TaSiN막인 저항 변화 메모리 소자.
- 제1항에 있어서,상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선들의 측벽들 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자.
- 제1항에 있어서,상기 저항변화물질막은 금속산화물막(transition metal oxide layer), PCMO(Pr1-XCaXMnO3, 0<X<1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 저항 변화 메모리 소자.
- 제1항에 있어서,상기 저항변화물질막은 산소의 원자비가 화학양론비를 만족하는 값보다 작은 금속산화물막인 저항 변화 메모리 소자.
- 제5항에 있어서,상기 저항변화물질막은 HfO2 -x, ZrO2 -x, Y2O3 -x, TiO2 -x, NiO1 -y, Nb2O5 -x, Ta2O5 -x, CuO1-y, 또는 Fe2O3 -x (0<x≤1.5, 0<y≤0.5)인 저항 변화 메모리 소자.
- 기판 상에 서로 평행하게 배열된 한 쌍의 제1 방향 데이터선들;상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 제2 방향 데이터선들;서로 교차하는 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터들;상기 제1 방향 데이터선들의 서로 마주보는 한 쌍의 측벽들과 상기 제2 방향 데이터선의 서로 마주보는 한 쌍의 측벽들을 노출시키는 콘택홀 내에 위치하는 도전성 필라(conductive pillar); 및상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 포함하는 저항 변화 메모리 소자 어레이.
- 기판 상에 일 방향으로 배치된 제1 방향 데이터선; 상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선; 상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터; 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라; 및 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 포함하는 저항 변화 메모리 소자를 제공하는 단계;상기 히터를 온(on)시킨 상태에서 상기 저항변화물질막의 저항을 변화시키는 단계를 포함하는 저항 변화 메모리 소자의 동작 방법.
- 제8항에 있어서,상기 히터를 오프시킨 상태에서 상기 저항변화물질막에 흐르는 전류를 독출하는 저항 변화 메모리 소자의 동작 방법.
- 기판 상에 제1 데이터 도전막 및 히터막을 차례로 형성하는 단계;상기 히터막 및 상기 제1 데이터 도전막을 패터닝하여 기판 상에 차례로 적층된 제1 방향 데이터선 및 히터를 형성하는 단계;상기 히터 상에 배선간 절연막을 형성하고 상기 배선간 절연막을 상기 히터의 상부면이 노출될 때까지 평탄화하는 단계;상기 히터 및 상기 배선간 절연막 상에 제2 데이터 도전막을 형성하는 단계;상기 제2 데이터 도전막을 패터닝하여 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선을 형성하는 단계;상기 제2 방향 데이터선에 인접하여 노출된 상기 히터를 식각하여 상기 히터를 상기 제1 방향 데이터선과 상기 제2 방향 데이터선 사이로 한정하는 단계;상기 배선간 절연막 내에 상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀의 측벽 상에 저항변화물질막을 형성하는 단계; 및상기 콘택홀 내에 상기 저항변화물질막에 의해 둘러싸여진 도전성 필라를 형성하는 단계를 포함하는 저항 변화 메모리 소자 제조방법.
- 저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자제품에 있어서, 상기 저항 변화 메모리 소자는기판 상에 일 방향으로 배치된 제1 방향 데이터선;상기 제1 방향 데이터선 상에 상기 제1 방향 데이터선에 교차하는 제2 방향 데이터선;상기 한 쌍의 제1 방향 데이터선과 제2 방향 데이터선 사이에 위치하는 히터;상기 제1 방향 데이터선의 측벽과 상기 제2 방향 데이터선의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라; 및상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 저항변화물질막을 포함하는전자제품.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106823A KR101547606B1 (ko) | 2009-11-06 | 2009-11-06 | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106823A KR101547606B1 (ko) | 2009-11-06 | 2009-11-06 | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110050011A KR20110050011A (ko) | 2011-05-13 |
| KR101547606B1 true KR101547606B1 (ko) | 2015-08-27 |
Family
ID=44360884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090106823A KR101547606B1 (ko) | 2009-11-06 | 2009-11-06 | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101547606B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150066789A (ko) | 2013-12-09 | 2015-06-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| EP3084827B1 (en) * | 2013-12-18 | 2021-01-27 | Hewlett-Packard Development Company, L.P. | Non-volatile memory element with thermal-assisted switching control |
| US20170279042A1 (en) * | 2014-08-29 | 2017-09-28 | Hewlett-Packard Development Company, L.P. | Fast erasing memristors |
| US10424728B2 (en) | 2017-08-25 | 2019-09-24 | Micron Technology, Inc. | Self-selecting memory cell with dielectric barrier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876767B1 (ko) | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
| JP2009010264A (ja) | 2007-06-29 | 2009-01-15 | Toshiba Corp | 抵抗変化メモリ装置及び集積回路装置 |
-
2009
- 2009-11-06 KR KR1020090106823A patent/KR101547606B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010264A (ja) | 2007-06-29 | 2009-01-15 | Toshiba Corp | 抵抗変化メモリ装置及び集積回路装置 |
| KR100876767B1 (ko) | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110050011A (ko) | 2011-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101897280B1 (ko) | 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법 | |
| US8546861B2 (en) | Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor | |
| EP3178113B1 (en) | Fully isolated selector for memory device | |
| US7742331B2 (en) | Nonvolatile semiconductor memory device and data erase/write method thereof | |
| JP4981304B2 (ja) | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ | |
| US9129830B2 (en) | Three-dimensional semiconductor memory devices having double cross point array and methods of fabricating the same | |
| EP2608210B1 (en) | Stacked RRAM array with integrated transistor selector | |
| JP4981302B2 (ja) | 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| CN103855304B (zh) | 可变电阻存储器件 | |
| KR20150086182A (ko) | 스위치 소자 및 기억 장치 | |
| KR20180069463A (ko) | 가변 저항 메모리 소자 | |
| KR20070104159A (ko) | 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법 | |
| JP2006191033A (ja) | ハイブリッドマルチビット不揮発性メモリ素子及びその動作方法 | |
| KR20100104860A (ko) | 비휘발성 메모리 소자 | |
| KR101547606B1 (ko) | 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품 | |
| KR101041742B1 (ko) | 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법 | |
| KR101202199B1 (ko) | 3차원 저항 변화 메모리 소자, 이를 포함하는 저항 변화 메모리 소자 어레이 및 전자제품 | |
| KR100993052B1 (ko) | 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법 | |
| KR101088487B1 (ko) | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 | |
| KR100900121B1 (ko) | 반도체 메모리 장치 | |
| US20170372958A1 (en) | Film-edge top electrode | |
| KR20230083098A (ko) | 가변 저항 메모리 소자 | |
| KR20240115515A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| Tran | Transition metal oxide based resistive RAM for high density non-vilatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 5 |