JP2008217889A - 相変化メモリのプログラム方法と読み出し方法 - Google Patents
相変化メモリのプログラム方法と読み出し方法 Download PDFInfo
- Publication number
- JP2008217889A JP2008217889A JP2007052787A JP2007052787A JP2008217889A JP 2008217889 A JP2008217889 A JP 2008217889A JP 2007052787 A JP2007052787 A JP 2007052787A JP 2007052787 A JP2007052787 A JP 2007052787A JP 2008217889 A JP2008217889 A JP 2008217889A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change element
- voltage
- state
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧がリセット状態とセット状態では異なることに着目し、相変化素子をリセット状態に遷移させるのかセット状態に遷移させるかに応じて、時間幅は同じであって、パルス印加後の相変化素子のスレッショルド電圧が所望のものとなるような電圧を有するパルスを相変化素子に印加する。情報の読み出し時には、リセット状態でのスレッショルド電圧とセット状態でのスレッショルド電圧との中間レベルの電圧を相変化素子に印加し、スレッショルドスイッチングの有無による電流変化を観測する。
【選択図】図1
Description
図1は、本発明の第1の実施形態の相変化メモリのプログラム方法に基づく、プログラムパルス及び読み出しパルスを示す電圧波形図である。プログラムパルスには、上述したように、結晶状態の相変化素子をアモルファス状態にするために用いられるリセットパルスと、アモルファス状態の相変化素子を結晶状態にするために用いられるセットパルスの2種類がある。また、読み出しパルスは、相変化素子の相状態を変化させることなく、相変化素子の相状態を読み出すために相変化素子に印加されるパルスである。
VthA<Vread<VthB<Vset<Vreset
なる関係が成立している。
次に、本発明の第2の実施形態について説明する。図6は、第1の実施形態の相変化メモリにおいて、ダイナミック抵抗Rdynをおおよそ2倍に設定した場合の電流電圧特性を示している。ダイナミック抵抗Rdynは、ヒータを構成する材料を選択することによって、高抵抗とすることができる。ダイナミック抵抗を高くすることにより、発熱効率が向上し、単純に言えば、ダイナミック抵抗Rdynが2倍となったことにより、発熱量を表す式(I2R)におけるRが2倍になることから、発熱効率も2倍となる。そのため、相変化素子の抵抗値を同じ値にプログラムする場合、第2の実施形態では、リセット電流をIreset1に、セット電流をIset1にと、第1の実施形態の場合よりも低減することができる。消費電流の観点からは、電流低減が望ましいことは明らかである。
102 セットパルス
103 読み出しパルス
701,702 抵抗変化曲線
800 半導体基板
801 上部電極
802 コンタクト材料
803 相変化素子
805 ヒータ
806 ゲート電極
807 ソース電極
808 コンタクト
809D,809S 拡散層
Claims (7)
- アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリのプログラム方法であって、
前記相変化素子を前記リセット状態に遷移させる場合には、前記リセット状態での相変化素子に対してスレッショルドスイッチングを起こさせるのにスレッショルド電圧よりも高く、かつ前記相変化素子を前記リセット状態とするのに必要な発熱量に対応する電流を流すことができる電圧である第1の電圧を有する第1のパルスを前記相変化素子に印加し、
前記相変化素子を前記セット状態に遷移させる場合には、前記スレッショルド電圧よりも高いが前記第1の電圧よりは低く、かつ前記必要な発熱量には到達できない電流しか流せない電圧である第2の電圧を有する第2のパルスを前記相変化素子に印加し、
前記第1のパルスの時間幅と前記第2のパルスの時間幅とが等しい、プログラム方法。 - 前記相変化素子と前記相変化素子に熱的に結合するヒータとが電気的に直列に接続し、前記相変化素子と前記ヒータとの直列接続体に対して前記第1のパルス及び前記第2のパルスが印加される、請求項1に記載のプログラム方法。
- アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリのプログラム方法であって、
前記相変化素子を前記リセット状態に遷移させる場合には、電流パルスの印加後において前記相変化素子が第1のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第1の電流の第1のパルスを前記相変化素子に印加し、
前記相変化素子を前記リセット状態に遷移させる場合には、電流パルスの印加後において前記相変化素子が前記第1のスレッショルド電圧よりも低い第2のスレッショルド電圧においてスレッショルドスイッチングを起こす状態となるようにする第2の電流の第2のパルスを前記相変化素子に印加し、
前記第2の電流は前記第1の電流よりも小さく、前記第1のパルスの時間幅と前記第2のパルスの時間幅とが等しい、プログラム方法。 - 前記相変化素子と前記相変化素子に熱的に結合するヒータとが電気的に直列に接続し、前記相変化素子と前記ヒータとの直列接続体に対して前記第1のパルス及び前記第2のパルスが印加される、請求項3に記載のプログラム方法。
- アモルファス状態に対応するリセット状態と結晶状態に対応するセット状態との間で遷移する相変化素子を有する相変化メモリからの情報の読み出し方法であって、
前記リセット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第1のスレッショルド電圧とし前記セット状態にあるときの前記相変化素子がスレッショルドスイッチングを起こすためのスレッショルド電圧を第2のスレッショルド電圧として、
前記第1のスレッショルド電圧と前記第2のスレッショルド電圧との間での電圧である読み出し電圧を前記相変化素子に印加し、前記相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、前記相変化素子にプログラムされている情報を読み出す、読み出し方法。 - 請求項3または4に記載の方法によってプログラムされた相変化メモリからの情報の読み出し方法であって、
前記第1のスレッショルド電圧と前記第2のスレッショルド電圧との間での電圧である読み出し電圧を前記相変化素子に印加し、前記相変化素子においてスレッショルドスイッチングによる電流が流れたかどうかを検出して、前記相変化素子にプログラムされている情報を読み出す、読み出し方法。 - センスアンプに接続し前記読み出し電圧にプリチャージされるビット線を介して前記相変化素子に前記読み出し電圧を印加し、前記読み出し電圧を印加したときの前記ビット線の電圧変化を前記センスアンプで増幅することにより、前記情報を読み出す、請求項5または6に記載の読み出し方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052787A JP5539610B2 (ja) | 2007-03-02 | 2007-03-02 | 相変化メモリのプログラム方法と読み出し方法 |
US12/038,547 US7646633B2 (en) | 2007-03-02 | 2008-02-27 | Method for programming phase-change memory and method for reading date from the same |
US12/624,169 US20100067291A1 (en) | 2007-03-02 | 2009-11-23 | Method for programming phase-change memory and method for reading date from the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052787A JP5539610B2 (ja) | 2007-03-02 | 2007-03-02 | 相変化メモリのプログラム方法と読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008217889A true JP2008217889A (ja) | 2008-09-18 |
JP5539610B2 JP5539610B2 (ja) | 2014-07-02 |
Family
ID=39732937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007052787A Expired - Fee Related JP5539610B2 (ja) | 2007-03-02 | 2007-03-02 | 相変化メモリのプログラム方法と読み出し方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7646633B2 (ja) |
JP (1) | JP5539610B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101545560B1 (ko) | 2013-03-07 | 2015-08-21 | 시게이트 테크놀로지 엘엘씨 | 저항 메모리 요소의 특성화 파라미터의 형성 |
US10418102B2 (en) | 2015-11-04 | 2019-09-17 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US10600481B2 (en) | 2016-10-28 | 2020-03-24 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
US10629651B2 (en) | 2015-11-04 | 2020-04-21 | Micron Technology, Inc. | Three-dimensional memory apparatus and method of manufacturing the same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100882119B1 (ko) * | 2007-07-24 | 2009-02-05 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 구동 방법 |
US8134857B2 (en) * | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US8116115B2 (en) | 2008-11-06 | 2012-02-14 | Micron Technology, Inc. | Multilevel phase change memory operation |
US8107283B2 (en) * | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
US20110051485A1 (en) * | 2009-08-28 | 2011-03-03 | International Business Machines Corporation | Content addressable memory array writing |
US7948782B2 (en) * | 2009-08-28 | 2011-05-24 | International Business Machines Corporation | Content addressable memory reference clock |
KR20110088906A (ko) * | 2010-01-29 | 2011-08-04 | 삼성전자주식회사 | 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
CN103415889B (zh) | 2011-03-10 | 2017-02-15 | 国际商业机器公司 | 相变存储器中的单元状态确定 |
US8824188B2 (en) * | 2012-08-06 | 2014-09-02 | Macronix International Co., Ltd. | Operating method for memory device and memory array and operating method for the same |
KR20170031224A (ko) | 2014-07-24 | 2017-03-20 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 데이터 저장 방법 및 상변화 메모리 |
WO2016011638A1 (zh) * | 2014-07-24 | 2016-01-28 | 华为技术有限公司 | 相变存储器的数据存储方法及控制装置 |
US20170263299A1 (en) * | 2016-03-11 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102619682B1 (ko) | 2016-12-13 | 2023-12-28 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
KR102300559B1 (ko) | 2017-11-27 | 2021-09-13 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
US10832770B2 (en) * | 2019-03-13 | 2020-11-10 | Sandisk Technologies Llc | Single pulse memory operation |
KR20200139499A (ko) * | 2019-06-04 | 2020-12-14 | 에스케이하이닉스 주식회사 | 전자 장치 및 메모리 셀의 동작 방법 |
US11443805B2 (en) | 2019-06-04 | 2022-09-13 | SK Hynix Inc. | Electronic device and method of operating memory cell in the electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100991A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 |
JP2004110867A (ja) * | 2002-09-13 | 2004-04-08 | Renesas Technology Corp | 不揮発性半導体記憶装置および不揮発性メモリセル |
JP2005011495A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | トランジスタを用いないランダムアクセスメモリ |
JP2009534835A (ja) * | 2006-04-20 | 2009-09-24 | オボニックス インク. | メモリまたはfplaとして使用するための通常は単相のカルコゲナイド材料のプログラミング |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809401B2 (en) | 2000-10-27 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Memory, writing apparatus, reading apparatus, writing method, and reading method |
JP4025527B2 (ja) | 2000-10-27 | 2007-12-19 | 松下電器産業株式会社 | メモリ、書き込み装置、読み出し装置およびその方法 |
KR100564602B1 (ko) * | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
WO2006028117A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
JP3903323B2 (ja) * | 2004-09-14 | 2007-04-11 | 松下電器産業株式会社 | 抵抗変化素子及びそれを用いた不揮発性メモリ |
JP4646634B2 (ja) * | 2005-01-05 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7570524B2 (en) * | 2005-03-30 | 2009-08-04 | Ovonyx, Inc. | Circuitry for reading phase change memory cells having a clamping circuit |
US7345907B2 (en) * | 2005-07-11 | 2008-03-18 | Sandisk 3D Llc | Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements |
US7907435B2 (en) * | 2005-09-21 | 2011-03-15 | Renesas Electronics Corporation | Semiconductor device |
JP4328796B2 (ja) * | 2006-10-31 | 2009-09-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びその書き込み制御方法 |
-
2007
- 2007-03-02 JP JP2007052787A patent/JP5539610B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-27 US US12/038,547 patent/US7646633B2/en not_active Expired - Fee Related
-
2009
- 2009-11-23 US US12/624,169 patent/US20100067291A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100991A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 |
JP2004110867A (ja) * | 2002-09-13 | 2004-04-08 | Renesas Technology Corp | 不揮発性半導体記憶装置および不揮発性メモリセル |
JP2005011495A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | トランジスタを用いないランダムアクセスメモリ |
JP2009534835A (ja) * | 2006-04-20 | 2009-09-24 | オボニックス インク. | メモリまたはfplaとして使用するための通常は単相のカルコゲナイド材料のプログラミング |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101545560B1 (ko) | 2013-03-07 | 2015-08-21 | 시게이트 테크놀로지 엘엘씨 | 저항 메모리 요소의 특성화 파라미터의 형성 |
US10418102B2 (en) | 2015-11-04 | 2019-09-17 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US10629651B2 (en) | 2015-11-04 | 2020-04-21 | Micron Technology, Inc. | Three-dimensional memory apparatus and method of manufacturing the same |
JP2020074252A (ja) * | 2015-11-04 | 2020-05-14 | マイクロン テクノロジー,インク. | メモリおよびその動作を含む装置および方法 |
US10734446B2 (en) | 2015-11-04 | 2020-08-04 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11018190B2 (en) | 2015-11-04 | 2021-05-25 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US10600481B2 (en) | 2016-10-28 | 2020-03-24 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
Also Published As
Publication number | Publication date |
---|---|
US20100067291A1 (en) | 2010-03-18 |
JP5539610B2 (ja) | 2014-07-02 |
US7646633B2 (en) | 2010-01-12 |
US20080212363A1 (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5539610B2 (ja) | 相変化メモリのプログラム方法と読み出し方法 | |
JP4524684B2 (ja) | メモリ読み出し回路及び方式 | |
JP4567963B2 (ja) | 半導体集積回路装置 | |
Chen et al. | An access-transistor-free (0T/1R) non-volatile resistance random access memory (RRAM) using a novel threshold switching, self-rectifying chalcogenide device | |
US8605496B2 (en) | Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof | |
JP4922375B2 (ja) | 抵抗変化型メモリ | |
US7457151B2 (en) | Phase change random access memory (PRAM) device having variable drive voltages | |
JP4191211B2 (ja) | 不揮発性メモリ及びその制御方法 | |
JP5111883B2 (ja) | しきい電圧制御pramのプログラム方法 | |
TWI462098B (zh) | 用於實作相變隨機存取記憶體(pcram)裝置之自我參考讀取操作的方法與設備 | |
JP5060435B2 (ja) | 半導体記憶装置 | |
JP2004311015A (ja) | 低電流高速相変化メモリ素子及びその駆動方法 | |
JP2006127583A (ja) | 不揮発性半導体記憶装置及び相変化メモリ | |
JP2008276928A (ja) | プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法 | |
JP2012203944A (ja) | 抵抗変化型メモリ | |
SG184696A1 (en) | A method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array | |
JP2009536466A (ja) | 探査プローブ(ssp)記憶装置のためのビット消去アーキテクチャ | |
US20070279975A1 (en) | Refreshing a phase change memory | |
US8885402B2 (en) | Semiconductor integrated circuit system and method for driving the same | |
JP2009526389A (ja) | ナノチューブトランジスタアクセスデバイスを備えたメモリ | |
KR20070082473A (ko) | 문턱 전압제어 pram의 프로그램 방법 | |
US20070238225A1 (en) | Phase change memory with improved temperature stability | |
JP2012048805A (ja) | 非揮発性メモリ装置 | |
JP2005059258A (ja) | 相変化型情報記録媒体 | |
Zhao et al. | Study of geometric effect on phase change random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5539610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
LAPS | Cancellation because of no payment of annual fees |