JP5111883B2 - しきい電圧制御ｐｒａｍのプログラム方法 - Google Patents

Description

本発明は、しきい電圧制御ＰＲＡＭのプログラム方法に係り、さらに詳細には、非晶質状態の調節によってしきい電圧を調節するＰＲＡＭのプログラム方法に関する。

一般的なＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、カルコゲニドの非晶質相と結晶相との間の抵抗差を利用する。このようなＰＲＡＭの周知の短所は、相変換に必要な大電流が要求され、したがって、セルのサイズが大きいという点である。

Ｃｈｅｎらは、相変換なしにしきい電圧差によってプログラミングが可能なＰＲＡＭを提案した（非特許文献１参照）。Ｃｈｅｎらにより提案されたＰＲＡＭの特徴は、自己整流によってセル毎にアクセストランジスタが不要であり、したがって、高密度のデザインが可能であるという点である。

しかし、Ｃｈｅｎらにより提案された方法は、カルコゲニド物質の加熱パワーに対応するパルスの大きさの制御によるプログラミングを適用する。この場合、カルコゲニド物質のプログラミング領域（非晶質領域)の大きさがパルスの大きさ（プログラミング電圧）やパルス幅によって変化し、したがって、プログラミングの信頼性に問題がありうる。
An Access−Transistor−Free (0T/1R) Non−Volatile Resistance Random Access Memory (RRAM) Using a Novel Threshold Switching, Self−Rectifying Chalcogenide Device (Electron Devices Meeting, 2003. IEDM '03 Technical Digest. IEEE International 8−10 Dec. 2003 Pages:37.4.1 − 37.4.4Z

本発明は、しきい電圧の効果的な制御によって情報記録の信頼性を向上できるＰＲＡＭのプログラミング方法を提供することを目的とする。

本発明の一実施形態によれば、プログラミングによってカルコゲニド物質の非晶質状態を決定し、プログラミング時、プログラミングパルスのトレーリングエッジの時間的制御によりカルコゲニド物質の冷却速度を制御し、これによってカルコゲニド物質のしきい電圧を調節するＰＲＡＭプログラミング方法が提供されうる。

前記方法のプログラミングにおいて、プログラミングパルスは、溶融期間と冷却期間とを有し、前記溶融期間は、プログラミング時に同じ大きさを有し、冷却期間は、溶融期間に溶融されたカルコゲニド物質の冷却期間（冷却速度）を制御するためにプログラム情報に対応して変化して、これによってカルコゲニド物質でプログラミング領域のしきい電圧が制御される。

本発明によれば、冷却期間が長ければ、すなわち、冷却速度が遅ければ、プログラミング領域のしきい電圧が高くなる。一方、冷却期間が短ければ、すなわち、冷却速度が速ければ、しきい電圧は低くなる。

本発明の望ましい他の実施形態によれば、一番目のビットデータ、例えば、ロー“０”情報に対応するプログラミングパルスの冷却期間の幅は、２０ｎｓ以下であることが望ましく、二番目のビットデータ、例えば、ハイ“１”の情報に対応するプログラミングパルスの冷却期間は、２０ｎｓ以上であることが望ましい。

本発明によれば、ローデータおよびハイデータ記録時に溶融に必要なエネルギーが同一であり、したがって、ローデータおよびハイデータに関係がなくプログラミング領域の大きさに差がない。そして、大きさが一定のローデータおよびハイデータに対応してカルコゲニド物質の非晶質状態は、トレーリングエッジにより適切に調節される。

また、信頼性が大きく向上した不揮発抵抗性メモリを具現できる。このような本発明は、不揮発性メモリ、特に、カルコゲニド物質を利用するメモリ装置に適用される。

以下、添付された図面を参照しながら本発明の望ましい実施形態によるＰＲＡＭのプログラミング方法を詳細に説明する。

図１は、本発明のプログラミング方法が適用されるＰＲＡＭのアレイを示す概略的な構成図である。

Ｘ−Ｙマトリックス上に複数のワードラインとビットラインとが配列され、各交差部にＰＲＡＭ素子が配置される。ＰＲＡＭ素子が配置された各セルは、選択スイッチなしにＰＲＡＭが有する電気的特性によってローデータとハイデータとを選択的に保存する。ロー“０”とハイ“１”情報は、従来と同じように二つのしきい電圧Ｖ_ｔｈ−Ｈ、Ｖ_ｔｈ−Ｌの特性差として保存される。低いしきい電圧および高いしきい電圧Ｖ_ｔｈ−Ｌ、Ｖ_ｔｈ−Ｈの選択は、本発明のプログラミング方法によって決定される。

ＰＲＡＭ素子は、図２に示すように、上、下部電極１、３とその間のカルコゲニド物質層２とを備える。

図３Ａおよび図３Ｂは、プログラミング方法を説明する図面であって、図３Ａは本発明によるプログラミング方法を示し、図３Ｂは従来方法を示す。

図３Ａに示すように、プログラミングパルスの溶融期間と冷却期間とを有する。プログラミングパルスは、ロービットデータとハイビットデータとに関係なく同じ大きさを有する。しかし、パルスのトレーリングエッジに対応する冷却期間は、ローデータとハイデータとで異なる幅を有する。ローデータは、ハイデータに比べて短い冷却期間を有し、ハイデータは、ローデータに比べて長い冷却期間を有する。すなわち、ローデータの高いしきい電圧Ｖ_ｔｈ−Ｈとハイデータの低いしきい電圧Ｖ_ｔｈ−Ｌは、冷却期間の差、言い換えれば、冷却速度の差によって選択される。本発明の特徴は、溶融に必要なエネルギーは、ローデータおよびハイデータに関係がなく同一であるが、冷却期間は、ローデータおよびハイデータに対応して互いに異なるという点である。このような本願発明は、プログラミング領域の大きさ差を除去し、単に冷却期間の調節により非晶質状態を調節する。

図３Ｂは、従来のプログラミング方法を示すパルス波形図である。図示されたように、従来の方法は、同じ幅を有し、その大きさが異なるパルス電圧を印加する。このようなパルス電圧の差は、プログラミング領域、すなわち、非晶質領域の大きさを変化させるので、メモリの信頼性が低下する。

図４は、本発明によるプログラミング方法においてトレーリングエッジの変化、すなわち、冷却速度の差を説明する図面である。前述したように溶融に必要なエネルギーの大きさを同一に維持するために、ローデータとハイデータ共に同じ大きさと幅の溶融期間を有しうる。そして、トレーリングエッジの幅は、ローデータおよびハイデータに対応して異なる。図示されたように、トレーリングエッジの幅が短くなるほど、それだけ冷却速度が速くなり、長くなるほど冷却速度は遅くなる。

本発明の望ましい実施形態によれば、高いしきい電圧を形成するプログラミングパルスの冷却期間は、２０ｎｓ以下であり、低いしきい電圧を形成するプログラミングパルスの冷却期間は、２０ｎｓ以上に設定する。

本発明の他の実施形態によれば、高いしきい電圧を形成するプログラミングパルスの冷却期間が“０”となりうる（図５参照）。これは、溶融期間の後に直ちにプログラミング電圧が除去される立下りエッジを形成することを意味する。

図６は、インジウムをドープした（Ｉｎｄｉｕｍ−ｄｏｐｅｄ）Ｇｅ_２Ｓｂ_２Ｔｅ_５に関する本発明によるプログラミング電流及び読み取り電流を比較したグラフである。

図６において、上側のグラフは、プログラミング時の電流の変化を示し、下側のグラフは、読み取り時の電流の変化を示す。プログラミング時の溶融期間の幅、すなわちプログラミングパルス幅は１００ｎｓであり、電圧は２．６Ｖである。ここで、トレールリングパルスの幅は、それぞれ２０ｎｓ及び８０ｎｓである。図示されたように、溶融期間の電流は、約３．５ｍＡ前後であり、冷却期間では線形的に減少する。ここで、２０ｎｓの幅を有するトレーリングエッジによれば、高速冷却によって高いしきい電圧Ｖ_ｔｈ−Ｈを有するプログラミング領域が得られ、８０ｎｓの幅を有するトレーリングエッジによれば、低速冷却によって低いしきい電圧Ｖ_ｔｈ−Ｋを有するプログラミング領域が得られる。このように得られたプログラム領域に対する読み取り電流を見れば、１．９Ｖの読み取りパルスが印加されたとき、低いしきい電圧Ｖ_ｔｈ−Ｌのプログラミング領域（８０ｎｓ）に２．５ｍＡ前後の電流が流れ、高いしきい電圧Ｖ_ｔｈ−Ｈのプログラミング領域（２０ｎｓ）には電流が流れない。

図７は、読み取り電圧差によるプログラミング領域の電流変化を示す。図示されたように、１．９Ｖの読み取りパルス電圧によって電流の変化があるが、１．８Ｖでは電流の変化がない。すなわち、図７は、読み取り電圧が適切な大きさ、例えば１．９Ｖを有するときにプログラミング領域から情報を読み取ることができるということを示す。図８は、適切な読み取り電圧を示すものであって、プログラミングされたカルコゲニド物質の電流−電圧特性を示す。図示されたように、読み取り電圧は、高いしきい電圧と低いしきい電圧との間の値を有する必要があり、例えば１．８Ｖの場合、低いしきい電圧より低い値を有するため、プログラミング領域から情報を読み取ることができない。

このような本願発明の理解を助けるために、いくつかのの模範的な実施形態が説明され、添付された図面に示されたが、このような実施形態は、単に広い発明を例示し、これを制限しないという点が理解されなければならない。そして、本発明は、図示されて説明された構造と配列とに限定されないという点が理解されなければならない。これは、多様な他の修正が当業者に可能であるためである。

本発明は、プログラミング関連の技術分野に好適に用いられる。

本発明のプログラム方法が適用されるメモリ装置の概略的な構成図である。 図１に示すメモリ装置に適用されるＰＲＡＭ素子の概略的な断面図である。 本発明の一実施形態によるプログラミング方法を説明するパルス波形図である。 従来のプログラミング方法を説明するパルス波形図である。 本発明によるプログラミング方法において、ローデータとハイデータとを保存するプログラミングパルスを説明する波形図である。 本発明の他の実施形態によるプログラミング方法を説明するパルス波形図である。 本発明の一実施形態によるプログラミング方法の実際具現例を示すものであって、プログラミング電流変化及び読み取りパルス変化を示すグラフである。 本発明によるプログラミング方法において低いしきい電圧と高いしきい電圧とに関連した読み取り電圧の差による読み取り電流の変化を示すグラフである。 低いしきい電圧及び高いしきい電圧と読み取り電圧との関係を示す電流−電圧特性グラフである。

符号の説明

１ 上部電極
２ 物質層
３ 下部電極

Claims (4)

1. プログラミングによりカルコゲニド物質の非晶質状態を決定して、ハイデータとロー データに対応するしきい電圧を有するプログラミング領域を形成し、
   プログラミング時、プログラミングパルスのトレーリングエッジの時間的制御によってカルコゲニド物質の冷却速度を制御し、これによってカルコゲニド物質のしきい電圧を調節し、
   前記カルコゲニド物質が前記ハイデータと前記ローデータに対応するしきい電圧を有するようにプログラミングするための前記プログラミングパルスは、互いに連続する溶融期間と冷却期間を有し、
   前記プログラミングパルスの溶融期間は、サイズ及び幅が互いに同じく、
   前記プログラミングパルスの冷却期間は、前記カルコゲニド物質の冷却速度が相異なるように互いに異なる幅を有することを特徴とするＰＲＡＭのプログラミング方法。
2. 前記カルコゲニド物質が前記ハイデータに対応するしきい電圧を有するようにプログラミングするためのプログラミングパルスの冷却期間は、前記カルコゲニド物質が前記ローデータに対応するしきい電圧を有するようにするためのプログラミングパルスの対応する冷却期間に比べて長いことを特徴とする請求項１に記載のＰＲＡＭのプログラミング方法。
3. 前記カルコゲニド物質が前記ローデータに対応するしきい電圧を有するようにプログラミングするためのプログラミングパルスの冷却期間は０より大きく、２０ｎｓがハイであり、前記カルコゲニド物質が前記ハイデータに対応するしきい電圧を有するようにプログラミングするためのプログラミングパルスの冷却期間は、２０ｎｓ以上より大きいことを特徴とする請求項１に記載のＰＲＡＭのプログラミング方法。
4. プログラミングによりカルコゲニド物質の非晶質状態を決定してハイデータとローデータに対応するしきい電圧を有するプログラミング領域を形成し、
   プログラミング時、プログラミングパルスのトレーリングエッジの時間的制御によりカルコゲニド物質の冷却速度を制御し、これによりカルコゲニド物質のしきい電圧を調節し、
   前記ローデータに対応する前記カルコゲニド物質のしきい電圧を有するようにプログラミングするためのプログラミングパルスは溶融期間を有し、
   前記ハイデータに対応する前記カルコゲニド物質のしきい電圧を有するようにプログラミングするためのプログラミングパルスは互いに連続する溶融期間と冷却期間を有し、
   前記プログラミングパルスの溶融期間はサイズ及び幅が互いに同じであることを特徴とするＰＲＡＭのプログラミング方法。

Images