JP2006221737A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2006221737A JP2006221737A JP2005034155A JP2005034155A JP2006221737A JP 2006221737 A JP2006221737 A JP 2006221737A JP 2005034155 A JP2005034155 A JP 2005034155A JP 2005034155 A JP2005034155 A JP 2005034155A JP 2006221737 A JP2006221737 A JP 2006221737A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- memory device
- semiconductor memory
- pulse current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】第1の電極155と第2の電極154に挟まれた情報記憶部を持つメモリセルにおいて、第1の電極155から第2の電極154へと電流を流す動作と、第2の電極154から第1の電極155へと逆方向の電流を流す動作を行う。第1のパルス171により組成に偏りが生じるが、第2のパルス172の印加により組成の偏りは解消され、組成は元の状態に戻る。
【選択図】
図1
Description
103 電極1
154 プラグ電極
110,142,143 結晶相
111,141 アモルファス相
121 1回”0”書込後のアモルファス相の長さ
131 Ge2Sb2Te5
132 Ge1.8Sb1.8Te5.4
133 Ge2.2Sb2.2Te4.6
144 多数回”0”書込後のアモルファス相の長さ
151 メモリセル
152 選択トランジスタ
153 情報記憶部
154 プラグ電極
155 上部電極
161,171,202,251,253 第1のパルス
162,172,203,252,254 第2のパルス
184 ワード線
185 ソース線
186,197 ビット線
192 ヒーター層
193 接着層
194 電極2
195 電極1
196 プラグ
198 拡散層
201 第1の電流パルス
202 第2の電流パルス
203 第3の電流パルス
Claims (19)
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる第1のパルス電流と前記第1のパルス電流の逆方向に流れる第2のパルス電流により情報を書き込むことを特徴とする半導体記憶装置。
- 前記第1のパルス電流のパルス幅が前記第2のパルス電流のパルス幅と異なることを特徴とする請求項1に記載された半導体記憶装置。
- 前記第1のパルス電流のパルス幅が前記第2のパルス電流のパルス幅より長いことを特徴とする請求項2に記載された半導体記憶装置。
- 前記第1のパルス電流の振幅が前記第2のパルス電流の振幅と異なることを特徴とする請求項1に記載された半導体記憶装置。
- 前記第1のパルス電流の振幅が前記第2のパルス電流の振幅より大きいことを特徴とする請求項4に記載された半導体記憶装置。
- 前記選択素子がMIS型トランジスタからなることを特徴とする請求項1に記載された半導体記憶装置。
- 前記選択素子がバイポーラ型トランジスタからなることを特徴とする請求項1に記載された半導体記憶装置。
- 前記選択素子が接合からなることを特徴とする請求項1に記載された半導体記憶装置。
- 前記情報記憶部が、第1の電極層と、加熱により抵抗値が変化する相変化材料層と、第2の電極層からなることを特徴とする請求項1に記載された半導体記憶装置。
- 前記相変化材料層が少なくともTeを含有する材料であることを特徴とする請求項9に記載された半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる第1のパルス電流と前記第1のパルス電流と異なる振幅もしくはパルス幅を持つ第2のパルス電流が用意され、前記第1のパルスと前記第1のパルスに連続する前記第2のパルスにより構成される第1のパルス組み合わせと、前記第2のパルスと前記第2のパルスに連続する前記第1のパルスにより構成される第2のパルス組み合わせにより情報を書き込むことを特徴とする半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる50〜1000マイクロアンペアの比較的大きな振幅で5〜100ナノ秒の比較的短いパルス幅を持つ第1のパルス電流と、前記第1のパルス電流に連続する20〜400マイクロアンペアの比較的小さな振幅で50〜1000ナノ秒のパルス幅の前記第1のパルス電流と逆方向の第2のパルス電流により情報を書き込むことを特徴とする半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線と絶縁層を介して前記ワード線もしくは前記ビット線と交差するソース線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線および前記ソース線に印加される電圧パルス幅がともに5ns以上100ns以下であることを特徴とする半導体記憶装置。
- 前記相変化材料が、電気陰性度の差が0.3よりも大きな2種類以上の元素により構成されることを特徴とする請求項9に記載された半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と前記情報記憶部に隣接した界面層と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ワード線と直交する方向に流れる第1のパルス電流と前記第1のパルス電流の逆方向に流れる第2のパルス電流により情報を書き込み、前記界面層の組成が、シリコンもしくはカーボンであることを特徴とする半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる第1のパルス電流と前記第1のパルス電流より振幅の小さな第2のパルス電流とさらに第3のパルス電流により情報を書き込み、前記第1、前記第2、前記第3のパルス電流のいずれかが異なる方向に流れることを特徴とする半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる第1のパルス電流と前記第1のパルス電流の逆方向に流れる2つ以上のパルス電流により情報を書き込むことを特徴とする半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線にパルス電流が流れる半導体記憶装置において、前記ワード線の電圧および、前記パルス電流の振幅がそれぞれ3値を取る半導体記憶装置。
- 複数のワード線と、絶縁層を介して前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記ビット線に流れる第1のパルス電流と前記第1のパルス電流の逆方向に流れる第2のパルス電流により情報を書き込むことを特徴とする半導体記憶装置を混載したマイコン。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034155A JP4535439B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体集積回路装置 |
TW094145274A TWI431761B (zh) | 2005-02-10 | 2005-12-20 | 半導體積體電路裝置 |
CN200610006409XA CN1819059B (zh) | 2005-02-10 | 2006-01-20 | 半导体存储装置 |
KR1020060006515A KR101158490B1 (ko) | 2005-02-10 | 2006-01-20 | 반도체집적회로 장치 |
US11/341,385 US7443721B2 (en) | 2005-02-10 | 2006-01-30 | Semiconductor integrated device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034155A JP4535439B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006221737A true JP2006221737A (ja) | 2006-08-24 |
JP4535439B2 JP4535439B2 (ja) | 2010-09-01 |
Family
ID=36919011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005034155A Active JP4535439B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4535439B2 (ja) |
CN (1) | CN1819059B (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004935A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 記憶装置 |
JP2007184077A (ja) * | 2006-01-05 | 2007-07-19 | Samsung Electronics Co Ltd | 相転移メモリ素子のマルチビットの動作方法 |
JP2008182234A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 相変化記憶素子およびその形成方法 |
WO2009122570A1 (ja) * | 2008-04-01 | 2009-10-08 | 株式会社 東芝 | 情報記録再生装置 |
JP2011524061A (ja) * | 2008-06-11 | 2011-08-25 | エヌエックスピー ビー ヴィ | 相変化メモリ及び制御方法 |
JP2012243334A (ja) * | 2011-05-16 | 2012-12-10 | Nec Corp | 抵抗変化素子の制御方法、および、半導体装置 |
KR101296288B1 (ko) * | 2006-12-29 | 2013-08-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
US8593853B2 (en) | 2010-03-30 | 2013-11-26 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
US8987701B2 (en) | 2009-05-28 | 2015-03-24 | Cornell University | Phase transition memories and transistors |
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3005372A4 (en) * | 2013-05-29 | 2017-01-18 | Hewlett-Packard Enterprise Development LP | Writable device based on alternating current |
CN105336378B (zh) * | 2014-07-03 | 2018-10-19 | 中芯国际集成电路制造(上海)有限公司 | 相变存储单元测试结构及测试方法、相变存储器 |
CN106571160A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器的处理方法 |
JP2021039815A (ja) * | 2019-09-05 | 2021-03-11 | キオクシア株式会社 | 半導体記憶装置 |
JP2021039816A (ja) * | 2019-09-05 | 2021-03-11 | キオクシア株式会社 | 半導体記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273615A (ja) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 抵抗変化型メモリ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4134637B2 (ja) * | 2002-08-27 | 2008-08-20 | 株式会社日立製作所 | 半導体装置 |
DE102004016408B4 (de) * | 2003-03-27 | 2008-08-07 | Samsung Electronics Co., Ltd., Suwon | Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren |
-
2005
- 2005-02-10 JP JP2005034155A patent/JP4535439B2/ja active Active
-
2006
- 2006-01-20 CN CN200610006409XA patent/CN1819059B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273615A (ja) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 抵抗変化型メモリ |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004935A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 記憶装置 |
JP4742696B2 (ja) * | 2005-06-27 | 2011-08-10 | ソニー株式会社 | 記憶装置 |
JP2007184077A (ja) * | 2006-01-05 | 2007-07-19 | Samsung Electronics Co Ltd | 相転移メモリ素子のマルチビットの動作方法 |
KR101296288B1 (ko) * | 2006-12-29 | 2013-08-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
JP2008182234A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 相変化記憶素子およびその形成方法 |
WO2009122570A1 (ja) * | 2008-04-01 | 2009-10-08 | 株式会社 東芝 | 情報記録再生装置 |
JP5225372B2 (ja) * | 2008-04-01 | 2013-07-03 | 株式会社東芝 | 情報記録再生装置 |
US8487345B2 (en) | 2008-04-01 | 2013-07-16 | Kabushiki Kaisha Toshiba | Information recording and reproducing device |
JP2011524061A (ja) * | 2008-06-11 | 2011-08-25 | エヌエックスピー ビー ヴィ | 相変化メモリ及び制御方法 |
US8987701B2 (en) | 2009-05-28 | 2015-03-24 | Cornell University | Phase transition memories and transistors |
US8593853B2 (en) | 2010-03-30 | 2013-11-26 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
US8787071B2 (en) | 2010-03-30 | 2014-07-22 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
JP2012243334A (ja) * | 2011-05-16 | 2012-12-10 | Nec Corp | 抵抗変化素子の制御方法、および、半導体装置 |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP2021193637A (ja) * | 2016-10-28 | 2021-12-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
JP7027546B2 (ja) | 2017-12-14 | 2022-03-01 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
US11763886B2 (en) | 2017-12-14 | 2023-09-19 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
Also Published As
Publication number | Publication date |
---|---|
JP4535439B2 (ja) | 2010-09-01 |
CN1819059A (zh) | 2006-08-16 |
CN1819059B (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535439B2 (ja) | 半導体集積回路装置 | |
TWI431761B (zh) | 半導體積體電路裝置 | |
JP4901763B2 (ja) | 半導体装置 | |
US9136468B2 (en) | Nonvolatile semiconductor memory device | |
US9818481B2 (en) | Resistive memory device and operation method thereof | |
KR100947159B1 (ko) | 반도체 장치 | |
JP6151650B2 (ja) | 記憶装置 | |
US6816404B2 (en) | Architecture of a phase-change nonvolatile memory array | |
US7502252B2 (en) | Nonvolatile semiconductor memory device and phase change memory device | |
KR101126846B1 (ko) | 반도체 기억 장치 및 반도체 장치 | |
US6865117B2 (en) | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same | |
US7952909B2 (en) | Nonvolatile semiconductor memory device | |
US7382647B1 (en) | Rectifying element for a crosspoint based memory array architecture | |
CN115458009B (zh) | 锥形存储器单元轮廓 | |
US7903448B2 (en) | Resistance random access memory having common source line | |
JP5539610B2 (ja) | 相変化メモリのプログラム方法と読み出し方法 | |
EP2249351A1 (en) | Method for multilevel programming of phase change memory cells using a percolation algorithm | |
US9208865B2 (en) | Resistance-change memory | |
JPWO2004114315A1 (ja) | 不揮発性メモリを駆動する方法 | |
JP2007220281A (ja) | しきい電圧制御pramのプログラム方法 | |
KR20070073455A (ko) | 상전이 메모리 소자의 멀티-비트 동작 방법 | |
JP2006351779A (ja) | メモリセル及び記憶装置 | |
JP2012164399A (ja) | 記憶装置およびその動作方法 | |
KR20070082473A (ko) | 문턱 전압제어 pram의 프로그램 방법 | |
WO2003058638A1 (en) | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4535439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |