JP2007004935A

JP2007004935A - 記憶装置

Info

Publication number: JP2007004935A
Application number: JP2005186722A
Authority: JP
Inventors: Tomohito Tsushima; 朋人対馬; Katsuhisa Araya; 勝久荒谷; Tsunenori Shiimoto; 恒則椎本; Nobumichi Okazaki; 信道岡崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-06-27
Filing date: 2005-06-27
Publication date: 2007-01-11
Anticipated expiration: 2025-06-27
Also published as: JP4742696B2

Abstract

【課題】データの記録が良好に行われる記憶装置を提供する。
【解決手段】２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有し、このメモリセルに情報を記憶させる記憶装置において、記録すべき情報に対応する一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われる構成とする。
【選択図】図２

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に係わる。

従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。

このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。

日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０

ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。

この可変抵抗素子の膜構成は、例えば、図６の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。

この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ｎ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。

しかしながら、この可変抵抗素子１０５に対して、データの書き込み或いはデータの消去のうち、一方を多数回連続して行った場合、即ち、多数回連続して同じ極性の電圧を印加した場合には、可変抵抗素子１０５の抵抗値が変化していくことがある。
例えば、同じ極性が連続する回数が増えていくに従って、低抵抗状態の抵抗値が高くなり、高抵抗状態の抵抗値が低くなる。

このように抵抗値が変化すると、次に異なるデータを記録する、即ち逆極性の電圧を印加する際に、通常と同じ電圧では正しく記録が行えなかったり、正しく記録を行うために絶対値の大きい電圧が必要になったりすることが考えられる。
このように記録を行うために大きい電圧が必要になるときには、記録の際に印加する電圧パルスについて、パルスの振幅（電圧の大きさ）だけでなくパルスの幅も長くとる必要が生じるため、記録の動作が遅くなってしまうことになる。

上述した問題の解決のために、本発明においては、データの記録が良好に行われる記憶装置を提供するものである。

本発明の記憶装置は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有し、このメモリセルに情報を記憶させる記憶装置であって、記録すべき情報に対応する一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われるものである。

上述の本発明によれば、記録すべき情報に対応する一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われるので、情報の記録の際に、可変抵抗素子に常に異なる極性の２つの電圧の組が印加される。
これにより、同一のメモリセルの可変抵抗素子へ、同じ極性の電圧が連続して印加される回数を、最高２回までに抑えることができる。
従って、同じ極性の電圧が多数回連続して印加されることによる、抵抗値の変化を抑制することができ、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができる。

上述の本発明によれば、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができるため、各極性の電圧をそれぞれ一定にしても正しく安定してデータの記録を行うことができる。
即ち、データの記録を良好に行うことができる。
また、可変抵抗素子の抵抗値の変動を抑制することができるため、可変抵抗素子の寿命を長くすることができる。

本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。

導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ_２Ｏ_３や、ＳｉＯ_２等の絶縁体が挙げられる。

このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このとき、下部の電極１から上部の電極２へ電流Ｉが流れる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。

上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。

可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ_２Ｏ_３膜を膜厚５ｎｍで形成する。

前述したように、可変抵抗素子５の抵抗値を高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。これにより、抵抗値の状態に対応して、可変抵抗素子５に２値のデータ（例えば「１」と「０」）を記録することができる。
例えば、前述した「データの書き込み」により「１」の情報を記録し、前述した「データの消去」により「０」の情報を記録することができる。
そして、データの記録を行った後に、可変抵抗素子５に印加されていた電圧を除去しても、可変抵抗素子５の抵抗値の状態が保持されるため、記録されたデータがそのまま保持されることになる。即ち、この可変抵抗素子５は、不揮発性を有する。

この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。

ところで、この可変抵抗素子５では、前述したように、同じ極性の電圧を連続して印加することによって、書き込み後の抵抗値（低抵抗状態の抵抗値）が高抵抗側にシフトしていくことや、消去後の抵抗値（高抵抗状態の抵抗値）が低抵抗側にシフトしていくことが起こりうる。

なお、以下、「データ書き込み」を「１」の情報（データ）の記録とし、「データの消去」を「０」の情報（データ）の記録として、説明を行う。
また、各図面に示す電圧パルスの波形は、図１に示した電流Ｉが流れる電圧極性（データの書き込みに相当）を正極性、その逆の電圧極性を負極性としており、正極性の電圧パルスが図中上向きになり、負極性の電圧パルスが図中下向きになるようにしている。

ここで、記録するデータにおいて、「１」が連続した場合に、可変抵抗素子に印加される電圧パルスを、図７Ａに示す。
図７Ａより、書き込みの電圧パルスＰＷが連続している。このように書き込みの電圧パルスＰＷが多数回連続すると、書き込み後の抵抗値（低抵抗状態の抵抗値）が高抵抗側にシフトしていくことがある。

同様に、記録するデータにおいて、「０」が連続した場合に、可変抵抗素子に印加される電圧パルスを、図７Ｂに示す。
図７Ｂより、消去の電圧パルスＰＥが連続している。このように消去の電圧パルスＰＥが多数回連続すると、消去後の抵抗値（高抵抗状態の抵抗値）が低抵抗側にシフトしていくことがある。

そして、その後、多数回連続したデータとは異なるデータを記録する際には、逆極性の電圧を可変抵抗素子５に印加することになる。
しかしながら、前述したように、可変抵抗素子５の抵抗値がシフトしていくことによって、場合に、通常と同じ電圧では正しく記録が行えなかったり、正しく記録を行うために絶対値の大きい電圧が必要になったりすることが考えられる。

そこで、本発明では、書き込みや消去の後に、抵抗値がシフトしていくことを抑制するために、データの記録方法を工夫する。

続いて、本発明の一実施の形態として、可変抵抗素子を用いてメモリセルを構成した記憶装置（メモリ）における、データ（情報）の記録について説明する。

本実施の形態では、記憶装置のメモリセルを構成する可変抵抗素子に対して、記録すべきデータに対応する極性の電圧を印加する前に、逆極性の電圧を印加する。
即ち、１回のデータの記録毎に、逆極性の電圧を印加してから、記録すべきデータに対応する極性の電圧を印加するというように、２つの電圧の組を可変抵抗素子に印加する。

本実施の形態において、１回のデータの記録の際に、可変抵抗素子に印加する電圧パルスの波形を、図２Ａ及び図２Ｂに示す。
図２Ａに示す波形は、「１」の情報の記録を行う場合の波形である。まず、逆極性の電圧パルスとして、従来の消去と同様の電圧パルスＰＥを印加して、引き続き、記録すべき情報に対応する極性の電圧パルスとして、従来の書き込みと同様の電圧パルスＰＷを印加している。即ち、２つの電圧パルスＰＥ，ＰＷの組により、「１」の情報の記録を行う電圧パルスＰ１を構成している。
図２Ｂに示す波形は、「０」の情報の記録を行う場合の波形である。まず、逆極性の電圧パルスとして、従来の書き込みと同様の電圧パルスＰＷを印加して、引き続き、記録すべき情報に対応する極性の電圧パルスとして、従来の消去と同様の電圧パルスＰＥを印加している。即ち、２つの電圧パルスＰＷ，ＰＥの組により、「０」の情報の記録を行う電圧パルスＰ０を構成している。

図２Ａ及び図２Ｂに示した各波形は、可変抵抗素子に印加する電圧であるので、可変抵抗素子の２つの電極にそれぞれ印加する電位の組み合わせは、特に限定されず、各波形に対応する電位差を生じるような任意の組み合わせが可能である。

情報の記録を行う際に、可変抵抗素子の２つの電極に印加する電位の組み合わせは、例えば、図３Ａに示す形態としてもよく、図３Ｂに示す形態としてもよい。

図３Ａに示す形態は、可変抵抗素子の一方の電極に、ソース線ＳＬから電位φＳＬを供給すると共に、可変抵抗素子の他方の電極に、ビット線ＢＬから電位φＢＬを供給している。
「１」の情報の記録を行う場合には、ソース線ＳＬ（電位φＳＬ）からパルスを与えた後に、ビット線ＢＬ（電位φＢＬ）からパルスを与える。
「０」の情報の記録を行う場合には、ビット線ＢＬ（電位φＢＬ）からパルスを与えた後に、ソース線ＳＬ（電位φＳＬ）からパルスを与える。
このようにして、可変抵抗素子に対して、図２Ａ及び図２Ｂに示した波形の電圧パルスを印加することができる。
なお、この形態を、図１に膜構成を示した可変抵抗素子５に適用する場合には、ビット線ＢＬを下部の電極１に接続し、ソース線ＳＬを上部の電極２に接続する。

図３Ｂに示す形態は、可変抵抗素子の一方の電極に、一定の電位Ｖｃを供給すると共に、可変抵抗素子の他方の電極に、ビット線ＢＬから電位φＢＬを供給している。
この場合には、一方の電極（電位Ｖｃ）を一定として、ビット線ＢＬ（電位φＢＬ）から他方の電極に逆極性の２つのパルスの組を連続して与える。
一方の電極に供給する一定の電位Ｖｃは、例えば、電源電圧の半分とすることが可能である。
このようにして、可変抵抗素子に対して、図２Ａ及び図２Ｂに示した波形の電圧パルスを印加することができる。
なお、この形態を、図１に膜構成を示した可変抵抗素子５に適用する場合には、ビット線ＢＬを下部の電極１に接続し、一定の電位Ｖｃを上部の電極２に供給する。

また、図３Ｂに示した形態とは逆に、可変抵抗素子の一方の電極に逆極性のパルスを連続して与えると共に、他方の電極に一定の電位Ｖｃを供給する形態としてもよい。その場合には、パルスの波形は図３ＢのφＢＬの波形とは上下が逆になる。
このように、一方の電極に一定の電位Ｖｃを供給する形態は、例えば、この一方の電極を複数のメモリセルの可変抵抗素子で共通して形成した構成に適用することができる。

そして、図２Ａ及び図２Ｂに示した電圧パルスＰ１，Ｐ０を用いて、メモリセルを構成する可変抵抗素子にデータの記録を行うので、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数が２回以下に制限される。

ここで、本実施の形態において、「１」の情報が４回連続した場合と、「０」の情報が４回連続した場合とにおいて、可変抵抗素子に印加される電圧パルスの波形を、それぞれ図４Ａと図４Ｂに示す。
図４Ａに示すように、「１」の情報が４回連続した場合には、電圧パルスＰ１が４回続くため、同じ極性の電圧パルスＰＷ或いはＰＥが２回連続することはなく、両極性の電圧パルスが交互に現れている。
図４Ｂに示すように、「０」の情報が４回連続した場合には、電圧パルスＰ０が４回続くため、同じ極性の電圧パルスＰＷ或いはＰＥが２回連続することはなく、図４Ａと同様に、両極性の電圧パルスが交互に現れている。

また、本実施の形態において、「１」の情報の次に「０」の情報が続く場合と、「０」の情報の次に「１」の情報が続く場合とにおいて、可変抵抗素子に印加される電圧パルスの波形を、それぞれ図５Ａと図５Ｂに示す。
図５Ａに示すように、「１」の情報の次に「０」の情報が続く場合には、電圧パルスＰ１（ＰＥ，ＰＷ）の次に電圧パルスＰ０（ＰＷ，ＰＥ）が続くため、電圧パルスＰＷが２回連続するが、その直後に逆極性の電圧パルスＰＥが印加される。
図５Ｂに示すように、「０」の情報の次に「１」の情報が続く場合には、電圧パルスＰ０（ＰＷ，ＰＥ）の次に電圧パルスＰ１（ＰＥ，ＰＷ）が続くため、電圧パルスＰＥが２回連続するが、その直後に逆極性の電圧パルスＰＷが印加される。
即ち、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数は、２回までとなる。

以上から、「１」の情報と「０」の情報との任意の組み合わせに対して、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数が、２回以下となる。

なお、本実施の形態の構成において、各メモリセルの可変抵抗素子に記憶されている情報の読み出しは、従来と同様に行うことができる。
即ち、書き込みや消去の閾値電圧よりも絶対値の小さい、読み出し電圧を印加して、可変抵抗素子の抵抗値を検知することによって、読み出しを行うことができる。

上述の本実施の形態によれば、記憶装置のメモリセルを構成する可変抵抗素子に対して、記録すべきデータに対応する極性の電圧を印加する前に、逆極性の電圧を印加している。即ち、１回のデータの記録毎に、逆極性の電圧を印加してから、記録すべきデータに対応する極性の電圧を印加するというように、２つの電圧の組を可変抵抗素子に印加している。
これにより、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数を、２回以下に抑制することができる。

従って、同じ極性の電圧が多数回連続して印加されることによる、可変抵抗素子の抵抗値の変化を抑制することができ、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができる。
これにより、各極性の電圧をそれぞれ一定にしても、正しく安定してデータの記録を行うことができ、データの記録を良好に行うことができる。
また、可変抵抗素子の抵抗値の変動を抑制することができるため、可変抵抗素子の寿命を長くすることができる。

即ち、本実施の形態の構成により、良好に動作して、寿命が長い、記憶装置（メモリ）を実現することが可能になる。

上述の実施の形態では、１組の逆極性の電圧パルスＰＷ，ＰＥを連続して可変抵抗素子に印加しているが、１組の逆極性の電圧パルスの間に、いったんどちらの極性でもない中間電位に戻る期間があっても構わない。ただし、この中間電位の期間は長くなり過ぎないように設定して、データの記録速度が低くならないようにする。

本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。

例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。

また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、連続して同じ極性の電圧パルスを印加した場合に、抵抗値等が変化していく可変抵抗素子であれば、本発明を適用して、抵抗値の変化を抑制することが可能である。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。Ａ、Ｂ本発明の一実施の形態において、１回のデータの記録の際に、可変抵抗素子に印加する電圧パルスの波形である。Ａ可変抵抗素子の２つの電極に印加する組み合わせの一形態である。Ｂ可変抵抗素子の２つの電極に印加する組み合わせの他の形態である。本発明の一実施の形態における、電圧パルスの波形である。Ａ「１」の情報が４回連続した場合の波形である。Ｂ「０」の情報が４回連続した場合の波形である。本発明の一実施の形態における、電圧パルスの波形である。Ａ「１」の情報の次に「０」の情報が続く場合の波形である。Ｂ「０」の情報の次に「１」の情報が続く場合の波形である。可変抵抗素子の膜構成を示す断面図である。Ａ、Ｂ同じ極性の電圧パルスが連続する場合のパルス波形である。

符号の説明

１，２電極、３導体膜、４絶縁体膜、５可変抵抗素子

Claims

２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
記録すべき情報に対応する一方の極性の電圧が前記可変抵抗素子に印加される前に、他方の極性の電圧が前記可変抵抗素子に印加されることにより、前記メモリセルに情報の記録が行われる
ことを特徴とする記憶装置。