WO2009122570A1 - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
WO2009122570A1
WO2009122570A1 PCT/JP2008/056495 JP2008056495W WO2009122570A1 WO 2009122570 A1 WO2009122570 A1 WO 2009122570A1 JP 2008056495 W JP2008056495 W JP 2008056495W WO 2009122570 A1 WO2009122570 A1 WO 2009122570A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
crystal nucleus
recording
crystal
phase change
Prior art date
Application number
PCT/JP2008/056495
Other languages
English (en)
French (fr)
Inventor
隆之 塚本
司 中居
哲 喜々津
豪 山口
純生 芦田
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to PCT/JP2008/056495 priority Critical patent/WO2009122570A1/ja
Priority to JP2010505227A priority patent/JP5225372B2/ja
Publication of WO2009122570A1 publication Critical patent/WO2009122570A1/ja
Priority to US12/885,952 priority patent/US8487345B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/002—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by perturbation of the physical or electrical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/08—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by electric charge or by variation of electric resistance or capacitance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/565—Multilevel memory comprising elements in triple well structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Definitions

  • the present invention relates to an information recording / reproducing apparatus, and more particularly to a nonvolatile information recording / reproducing apparatus.
  • NAND flash memory and small HDD hard disk drive
  • phase change memory phase change memory
  • PCRAM Phase-ChangeandRandom Access Memory
  • a phase change nonvolatile memory device is a nonvolatile memory device that utilizes the characteristic that a phase change film changes between a crystalline state and an amorphous state by applying an electric field pulse to the phase change film.
  • Reading is performed by passing a small read current that does not cause writing / erasing to the recording material and measuring the electrical resistance of the recording material.
  • a non-volatile memory device including a lower electrode, an upper electrode, a recording layer including a phase change material provided between the lower electrode and the upper electrode, and a block layer capable of blocking the phase change of the recording layer. It has been reported (Patent Document 1). Since this document has a block layer capable of blocking the phase change of the recording layer, heat dissipation to the upper electrode is suppressed and the phase change region when a write current is applied is greatly limited. In addition, as a result, it is described that it is possible to obtain high heat generation efficiency, and thereby it is possible not only to reduce the write current but also to increase the writing speed. JP 2007-194586 A
  • the present invention provides a nonvolatile information recording / reproducing apparatus capable of high-speed operation and low power consumption.
  • the recording layer includes a first layer, a second layer, and a recording layer sandwiched between the first layer and the second layer, the recording layer comprising: A phase change material capable of reversibly transitioning between a crystalline state and an amorphous state by an electric current supplied through the first layer and the second layer; A crystal nucleus material having a crystal structure substantially the same as the crystal state of the phase change material, and a crystal nucleus film provided on a surface of the crystal nucleus material and having a composition different from the crystal nucleus material There is provided an information recording / reproducing apparatus including a nucleus. A non-volatile information recording / reproducing apparatus capable of stable operation with high recording density and low power consumption is provided.
  • FIG. 1 is a schematic cross-sectional view illustrating an example (specific example 1) of an information recording / reproducing apparatus according to an embodiment of the present invention. It is a schematic cross section showing another example of a laminated structure. It is a schematic cross section showing the information recording / reproducing apparatus which concerns on the comparative example contrasted with this example.
  • 3 is a schematic cross-sectional view illustrating a heating mechanism of a recording layer 12.
  • FIG. It is a conceptual diagram for demonstrating an example of the basic principle of the recording / reproduction
  • FIG. 10 is a schematic diagram illustrating a modification of a NAND flash memory. It is a circuit diagram of a NOR cell unit. It is a schematic diagram showing the structure of the NOR cell unit which concerns on embodiment of this invention. It is a circuit diagram of a two-transistor type cell unit. It is a schematic diagram showing the structure of the 2 tracell unit which concerns on embodiment of this invention. It is a schematic diagram showing the specific example using a normal MIS transistor.
  • FIG. 1 is a schematic cross-sectional view showing an example (specific example 1) of an information recording / reproducing apparatus according to an embodiment of the present invention.
  • FIG. 1A is a schematic cross-sectional view illustrating the configuration of the first specific example.
  • the information recording / reproducing apparatus of this example includes a first wiring 6, an electrode layer (first layer) 11 provided on the first wiring 6,
  • the recording layer 12 (phase change layer) provided on the main surface of the electrode layer 11, the electrode layer (second layer) 13 provided on the main surface of the recording layer 12, and the electrode layer 13 And a second wiring 15 provided in.
  • the “main surface” means a surface perpendicular to the stacking direction (vertical direction in FIG. 1) of the electrode layer 11, the recording layer 12, the electrode layer 13, and the like.
  • the electrode layers 11 and 13 are provided in order to obtain electrical connection to the recording layer 12.
  • the electrode layers 11 and 13 may also have a function as a barrier layer that prevents, for example, diffusion of elements between the recording layer 12 and its upper and lower components.
  • the recording layer 12 is a layer for recording information.
  • the recording layer 12 has a first state having a low resistance and a second state having a high resistance by a current supplied through the electrode layer 11 and the electrode layer 13. It is a layer that can reversibly transition between the layers.
  • the recording layer 12 has a phase change material 12A capable of reversibly transitioning between a crystalline state and an amorphous state, and the phase change material 12A for transitioning from the amorphous state to the crystalline state.
  • the crystal nuclei 12B are in the form of particles (hereinafter, the crystal nuclei 12B may be referred to as “crystal nuclei particles 12B”).
  • the crystal nuclei 12B In the vicinity of the interface between the recording layer 12 and the electrode layer 13, a layer containing crystal nucleus particles 12B is formed.
  • the crystal nucleus particles 12B are disposed on the electrode layer 13 side, but may be disposed on the electrode layer 11 side.
  • the crystal nucleus particles 12B are particles that become crystal nuclei when the phase change material 12A is crystallized, and include crystal particles having a size on the order of nanometers (so-called nanocrystal particles). Crystal nucleus particle 12B has a relatively high melting point, and is always maintained in a crystalline state regardless of the state (crystalline state or amorphous state) of phase change material 12A.
  • crystal does not mean a complete crystal but includes a single crystal and a polycrystal state including defects.
  • amorphous does not mean only those having a completely disordered atomic arrangement, but those having a short-range periodic structure or containing fine crystal grains in a disordered matrix. Also included in “amorphous”.
  • FIG. 1B is a schematic cross-sectional view showing the vicinity of the crystal nucleus particle 12B in an enlarged manner.
  • the crystal nucleus particle 12B includes a crystal nucleus material 12n made of nanocrystal particles and a crystal nucleus coating 12c provided on the surface of the crystal nucleus material 12n.
  • the crystal nucleus coating 12c is provided to prevent the crystal nucleus material 12n and the phase change material 12A from melting and to maintain the crystal state of the crystal nucleus material 12n.
  • the crystal nucleus particles 12B which are not provided with the crystal nucleus coating 12c and are composed only of the crystal nucleus material 12n are also included in the scope of the present invention.
  • a material having a melting point higher than that of the phase change material 12A is used as the material of the crystal nucleus material 12n, even if the phase change material 12A is melted to make it amorphous, The nuclear material 12n can be maintained in a crystalline state without melting.
  • the crystal nucleus material 12n when the size of the crystal nucleus material 12n is reduced, its melting point tends to increase as compared with the bulk state. Accordingly, even if the crystal nucleus material 12n and the phase change material 12A are formed of the same material, the crystal nucleus material 12n does not melt even if the phase change material 12A is melted to make it amorphous. It is possible to maintain the crystalline state.
  • FIG. 2 is a schematic cross-sectional view showing another example of a laminated structure.
  • the rectifying element 8 may be provided between the first wiring 6 and the electrode layer 11.
  • any diode selected from a Zener diode, a pn junction diode, and a Schottky diode can be used.
  • a non-ohmic element such as an MIM (Metal-Insulator-Metal) element may be used.
  • a barrier layer may be provided between the first wiring 6 and the rectifying element 8.
  • a heater layer 35 made of a material having a resistivity of about 10 ⁇ 5 ⁇ cm or more, for example, may be provided on the electrode layer 11 side or the electrode layer 13 side. Good.
  • the first wiring 6 may be called a “word line”
  • the second wiring 15 may be called a “bit line”, and vice versa. You may call it.
  • the electrode layers 11 and 13 may also have a function as a barrier layer that prevents diffusion of the material constituting the recording layer 12.
  • a material represented by MN is used.
  • M is at least one element selected from the group consisting of Ti, Zr, Hf, V, Nb, and Ta.
  • N is nitrogen.
  • the film thickness of the recording layer 12 may be 10 nm to 20 nm, for example.
  • the cell width (width in the main surface direction) can be arbitrarily selected, but may be 40 nm or less, for example.
  • a phase change occurs in the recording layer 12 during operations such as writing and erasing.
  • the change from the amorphous state to the crystalline state is performed by first generating crystal nuclei and then growing crystals based on the crystal nuclei.
  • the former ie, the material with slow crystal nucleation and the latter, ie, the material with fast crystal growth (crystal nucleation rate-determining material), and the material with the former (crystal nucleation) being fast and the latter (crystal growth) with a slow rate (crystal growth rate-limiting) Material.
  • the crystal nucleation rate limiting material include GeSbTe materials represented by Ge 2 Sb 2 Te 5
  • examples of the crystal growth rate limiting material include AgInSbTe, GeSb, and SbTe.
  • FIG. 3 is a schematic cross-sectional view showing an information recording / reproducing apparatus according to a comparative example compared with this specific example.
  • the crystal nucleus particles 12B are not present in the recording layer 12 (phase change layer).
  • the rate of crystallization is limited by either crystal nucleation or crystal growth. That is, the time required for the phase change from the amorphous state to the crystalline state is relatively long.
  • crystal nucleus particles 12B having a function as a crystal nucleus for crystallizing the phase change material 12A are provided in the recording layer 12 (phase change layer). It has been. For this reason, when a material having a fast crystal growth is used as the recording layer 12, the crystal nucleation step required in the comparative example is not required when the recording layer 12 changes from the amorphous state to the crystalline state. Crystal growth proceeds rapidly based on the particles 12B.
  • the time required for the phase change from the amorphous state to the crystalline state becomes relatively short. That is, the speed of the write or erase operation increases. In addition, since crystallization is performed with a small current, power consumption is reduced.
  • the presence of the crystal nucleus particles 12B enables the information recording / reproducing apparatus according to this specific example to (1) reduce the power consumption by reducing the cross-sectional area of the current path, and (2) the phase. There is also an effect that the stability of the operation is ensured by surely crystallizing the changing substance 12A.
  • FIG. 4 is a schematic cross-sectional view showing the heating mechanism of the recording layer 12.
  • the electrical connection between the recording layer 12 and the electrode layer 13 is made by the surface where the crystal nucleus particles 12B and the electrode layer 13 are in contact. If the crystal nucleus particles 12B are perfectly spherical, the recording layer 12 and the electrode layer 13 are connected by a plurality of points (contact points between the spherical crystal nucleus particles 12B and the electrode layer 13). Therefore, the cross-sectional area of the current path at the interface between the electrode layer 13 and the recording layer 12 is small as compared with the information recording / reproducing apparatus of the comparative example in which the recording layer 12 has a uniform interface.
  • an arbitrary material can be disposed in the voids existing between the plurality of crystal nucleus particles 12B.
  • the current between the electrode layer 13 and the phase change material 12A is mainly the contact point between the crystal nucleus particle 12B and the phase change material 12A. Will flow through.
  • the current in the recording layer 12 can be reduced during operation, standby (non-operation), and the like.
  • the heating is also performed locally via the contact point between the crystal nucleus particle 12B and the phase change material 12A corresponding to the above-described current path. For this reason, crystallization by heating proceeds from the contact point between the crystal nucleus particles 12B and the phase change material 12A, and the entire phase change material 12A can be crystallized smoothly and rapidly.
  • phase change material 12A is crystallized reliably and rapidly when an operating voltage is applied. For this reason, compared with the information recording / reproducing apparatus of the comparative example which does not have a crystal nucleus, possibility that writing etc. will become incomplete can be reduced.
  • the size of each particle of the crystal nucleus particle 12B and providing them in a predetermined arrangement the entire phase change material 12A can be crystallized more reliably and rapidly.
  • the crystal nucleus particle 12B is made of a crystal nucleus material 12n made of nanocrystal particles.
  • the crystal nucleus coating 12c may be provided on the surface of the crystal nucleus material 12n.
  • Each particle of the crystal nucleus particle 12B may be approximately the same size from the viewpoint of easily crystallizing the phase change material 12A, and these particles may exist at equal intervals.
  • the particle diameter of the crystal nucleus particle 12B is preferably relatively small from the viewpoint of increasing the crystallization temperature and the melting point. Specifically, it is preferably about 20 nm or less, more preferably about 10 nm or less, and further preferably 5 nm or less.
  • the crystal nucleus particles 12B are preferably larger than 2 nm. In order to ensure good heat conduction, the crystal nucleus particles 12B are preferably about 1/3 or less of the size of the memory cell. For example, when the size of the memory cell is about 30 nm, the size of the crystal nucleus particle 12B is preferably about 10 nm or less.
  • Arbitrary material can be arrange
  • the crystal nucleus material 12n is composed of nanocrystal particles. This material may be the same material as phase change material 12A, or may be a different material. Specific examples include semiconductors such as germanium. Regarding the crystal structure, the crystal structure of the crystal nucleus material 12n and that of the phase change material 12A are the same or close to each other because the crystal nucleus particles 12B exhibit the function of the crystal nucleus when the phase change material 12A is crystallized. Is preferred. As for the lattice constant, it is desirable that the lattice constant of the material constituting the crystallizing substance 12n is the same as or close to the lattice constant of the material constituting the phase change substance 12A.
  • the crystal nucleus substance 12n is formed of a material having a higher melting point than the material of the phase change substance 12A, the crystal state of the crystal nucleus substance 12n can be more reliably maintained even when the phase change substance 12A is melted. .
  • the material of the crystal nucleus material 12n is supplied to the surface of the underlayer and nucleated in an island shape. There is a method of temporarily stopping the deposition in a state. Thereafter, a treatment such as annealing may be performed. In this way, it is possible to form the crystal nucleus material 12n made of nanocrystal particles on the surface of the base. Thereafter, the crystal nucleus coating 12c can be formed on the surface of the crystal nucleus material 12n by exposure to, for example, nitrogen or oxygen atmosphere.
  • crystal nucleus material 12n composed of nanocrystal particles
  • a method using a self-assembled monolayer (SAM) can also be cited (Yoshitake Masuda, Masuda Masuda, Vol. 5 No.2, http://staff.aist.go.jp/masuda-y/link/review_nano_2006.pdf).
  • Crystal nuclei consisting of fine nanocrystal particles on the SAM surface by using a SAM surface-substituted with a functional group having a desired structure as a template (template) and dropping the material solution onto the SAM surface and performing the required treatment.
  • Material 12n can be formed.
  • the crystal nucleus material 12n composed of nanocrystal particles can be obtained also by the following method.
  • the recording layer 12 is formed by adding nitrogen to a desired location (location where the crystal nucleus material 12n is formed) in the phase change material 12A. Thereafter, annealing is performed. In a region where there is a lot of nitrogen, crystal growth is hindered by the presence of nitrogen, and a crystal nucleus material 12n composed of nanocrystal particles having a small particle size is formed. Further, due to the presence of nitrogen, the surface of the crystal nucleus material 12n is nitrided, and the crystal nucleus film 12c is also formed at the same time. Alternatively, the method described later with reference to FIGS. 9 to 11 may be used.
  • the crystal nucleus coating 12c is provided to maintain the crystal state of the crystal nucleus material 12n.
  • the size of the crystal nucleus particle 12B is very small, for example, about 10 nm to 20 nm. For this reason, the melting point of the crystal nucleus particle 12B is higher than that in the bulk state.
  • the size of the phase change material 12A it is possible to make the melting point of the crystal nucleus particles 12B higher than the melting point of the phase change material 12A. As a result, only the phase change material 12A changes phase, and the crystal nucleus particle 12B can be configured not to change phase (maintain crystal state).
  • phase change material 12A is in the crystalline state
  • the phase change material 12A and the crystal nucleus particle 12B are continuously connected, so that when Joule heat is applied to change the crystalline state to the amorphous state, It is conceivable that the phase change material 12A and the crystal nucleus particles 12B are melted by this heat. That is, there is a problem that not only the phase change material 12A but also the crystal nucleus particle 12B undergoes a phase change (becomes an amorphous state), and the crystal nucleus particle 12B cannot maintain the crystal state.
  • This problem can be solved by providing the crystal nucleus coating 12c on the surface of the crystal nucleus material 12n as shown in FIG. 1 (b).
  • the inside of the crystal nucleus particle 12B (crystal nucleus material 12n) is protected by the crystal nucleus film 12c, and the phase change material 12A and the crystal nucleus particle 12B are prevented from melting each other. Thereby, the crystal state of the crystal nucleus particle 12B can be maintained in combination with the difference in melting point between the phase change material 12A and the crystal nucleus particle 12B.
  • the crystal nucleus coating 12c can be obtained, for example, by nitriding the surface of the crystal nucleus material 12n.
  • the crystal nucleus coating 12c is germanium nitride (GeN).
  • a region containing a large amount of nitrogen may be provided at the interface between the layer composed of the crystal nucleus particles 12B and the phase change material 12A.
  • germanium in the phase change material 12A and germanium in the crystal nucleus particle 12B react preferentially with nitrogen.
  • nitrogen-germanium (GeN) bonds are formed, and other bonds are less likely to occur. For this reason, even when the phase change of the phase change material 12A is repeated, the phase change material 12A and the crystal nucleus particles 12B are hardly melted.
  • the crystal nucleus coating 12c is not necessarily a clear material such as a nitride, and may be a modified layer or a modified layer formed on the surface of the crystal nucleus material 12n.
  • the surface of the crystal nucleus coating 12c is not a clean surface but a surface on which different elements are adsorbed. Such a surface prevents the crystal nucleus material 12n from melting and integrating together when the phase change material 12A is melted.
  • the crystal nucleus material 12n and the phase change material 12A are prevented from being integrated even when the phase change material 12A is crystallized. That is, when the surface of the crystal nucleus material 12n is not a clean surface, such a surface acts as the crystal nucleus coating 12c. As will be described later, when an oxide such as Hf, Ta, or Cr is intentionally used as the crystal nucleus coating 12c, melting of the crystal nucleus material 12n can be further suppressed.
  • FIG. 5 is a conceptual diagram for explaining the basic principle of information recording / reproduction in an example of the recording unit of the present embodiment.
  • the recording unit of this example has a structure in which both sides of the recording layer 12 are sandwiched between the electrode layers 11 and 13.
  • the recording layer 12 is a phase change layer including a material that changes between a crystalline state and an amorphous state when a voltage is applied, and includes a phase change material 12A and crystal nucleus particles 12B.
  • Specific examples of the material of the phase change substance 12A include chalcogenide-based materials. Chalcogenide is a general term for compounds containing group 16 elements such as Se and Te, and is derived from the fact that group 16 elements are called chalcogens.
  • Nitrogen may be introduced into all or part of the above materials. By introducing nitrogen, the phase change temperature rises and phase changes are less likely to occur. For this reason, the crystalline state or the amorphous state is stabilized. As a result, recorded information is less likely to disappear, and non-volatility can be more reliably ensured.
  • FIG. 5B is a schematic diagram showing the structure of an amorphous state of chalcogenide that can be a material of the phase change material 12A, specifically, Ge 2 Sb 2 Te 5 .
  • this compound has a structure composed of various rings such as a 4-membered ring, a 6-membered ring, and an 8-membered ring.
  • FIG. 5 (c) is a schematic view illustrating the structure of the crystalline state of Ge 2 Sb 2 Te 5. In this case, this compound has a structure consisting of only a 4-membered ring, a 6-membered ring, and an 8-membered ring.
  • a chalcogenide such as Ge 2 Sb 2 Te 5 used for the phase change material 12A undergoes a phase change when heat is applied, and changes between a low-resistance crystalline state and a high-resistance amorphous state.
  • the amorphous state (FIG. 5B) is the initial state, and writing is performed when this changes to the crystalline state (FIG. 5C).
  • the phase changes from the crystalline state (FIG. 5C) to the amorphous state (FIG. 5B) the written information is erased. Note that a system in which writing is performed when the crystalline state (FIG. 5C) is set to the initial state and the phase changes to the amorphous state (FIG. 5B) may be employed.
  • Recording (writing) of information in the recording layer 12 is performed by applying a voltage to the recording layer 12 and flowing a large current pulse. Due to the Joule heat generated at this time, the phase change material 12A is heated to a temperature higher than the crystallization temperature. This temperature is maintained for a certain period of time, for example, less than 1 microsecond. Thereafter, the recording layer 12 (phase change material 12A) is gradually cooled to change the phase to a crystalline state. Thereby, information is written.
  • the information on the recording layer 12 is erased by applying a large current pulse to the recording layer 12 and using Joule heat generated at this time. Due to this Joule heat, the phase change material 12A is heated to a melting point or higher (in the case of Ge 2 Sb 2 Te 5 , the melting point is 633 ° C.). Thereafter, the recording layer 12 (phase change material 12A) is rapidly cooled, for example, in a time shorter than 100 ns to change the phase to an amorphous state. Thereby, information is erased.
  • Reproduction of information in the recording layer 12 is performed by applying a voltage to the recording layer 12 to flow a current pulse and detecting a resistance value.
  • the current pulse has a minute amplitude that does not cause a phase change in the material constituting the recording layer 12.
  • FIG. 6 is a schematic cross-sectional view showing an information recording / reproducing apparatus according to Example 2.
  • the crystal nucleus particles 12B exist in the vicinity of the interface with the electrode layer 13 as in the specific example 1, but unlike the specific example 1, the crystal nucleus particles 12B are relatively sparse. Exists. That is, compared with the specific example 1, the density of the crystal nucleus particles 12B is low. Even in this case, the crystal growth of the phase change material 12A proceeds smoothly based on the crystal nucleus particles 12B. This increases the speed of operations such as writing and erasing. In addition, crystallization can be performed with a small current. For this reason, the information recording / reproducing apparatus according to the specific example 2 also has an effect of high-speed operation and reduction of power consumption.
  • the presence of the crystal nucleus particles 12B ensures that the phase change material 12A is crystallized when an operating voltage is applied. For this reason, the possibility that writing or the like becomes incomplete is significantly reduced. That is, the operation of the information recording / reproducing apparatus according to the second specific example is also ensured.
  • FIG. 7 is a schematic cross-sectional view showing an information recording / reproducing apparatus according to Specific Example 3.
  • the crystal nucleus particles 12 ⁇ / b> B are not concentrated in the vicinity of the interface with the electrode layer 11 or the electrode layer 13 but are dispersed in the recording layer 12.
  • the crystal growth of the phase change material 12A is easily performed based on the crystal nucleus particles 12B. This increases the speed of operations such as writing and erasing.
  • crystallization can be performed with a small current. For this reason, the information recording / reproducing apparatus according to the specific example 3 also has an effect of high-speed operation and reduction of power consumption.
  • the presence of the crystal nucleus particles 12B ensures that the phase change material 12A is crystallized when an operating voltage is applied. For this reason, the possibility that writing or the like becomes incomplete is reduced.
  • the phase change material 12A can be crystallized relatively easily by making the size of each crystal nucleus particle 12B equal and making each particle present at equal intervals. Therefore, the operation of the information recording / reproducing apparatus according to the third specific example is also ensured.
  • FIG. 8 is a schematic cross-sectional view for representing a specific effect when the size of each crystal nucleus particle 12B is different.
  • the information recording / reproducing apparatus according to the third specific example is taken as an example. As shown in the figure, in the information recording / reproducing apparatus, the size of each crystal nucleus particle 12B is different.
  • the film thickness of the phase change material 12A is, for example, about 2 to 5 times the size of the crystal nucleus particle 12B
  • the ease of current flow in the vicinity of the crystal nucleus particle 12B varies depending on the size of the particle. Since the crystal nucleus particle 12B is in a crystalline state and has a lower resistivity than the phase change material 12A, the larger the size of the crystal nucleus particle 12B, the smaller the effective film thickness in the vicinity of this particle. It becomes easy to flow.
  • the effective film thickness becomes large, and current does not easily flow through this region.
  • the current flows preferentially in the vicinity of the crystal nucleus particles 12B having a relatively large size (current path 12p in FIG. 8A).
  • a current is further flown, it flows also in the vicinity of another crystal nucleus particle 12B having a relatively large size (current path 12p in FIG. 8B). That is, by differentiating the size of the crystal nucleus particles 12B, the current flows selectively (partially) in the main surface in the recording layer 12.
  • a multi-value type information recording / reproducing apparatus can be obtained as described below.
  • the portion of one current path 12p is in a crystalline state.
  • the two current paths 12p are in a crystalline state.
  • the recording layer 12 according to FIG. 8A and the recording layer 12 according to FIG. 8B have different resistance values. That is, the recording layer 12 can take a total of three resistance values including the initial state (amorphous state).
  • the recording layer 12 can take another resistance value.
  • the recording layer 12 can take a very large resistance value logically.
  • FIGS. 9 to 11 are schematic process cross-sectional views showing the method for manufacturing the information recording / reproducing apparatus according to the present embodiment.
  • the second wiring 15 is formed on the substrate 5, and the inter-element insulating layer 16 that separates the cells is formed on the second wiring 15.
  • the inter-element insulating layer 16 As a material of the inter-element insulating layer 16, for example, SiO2 can be used.
  • etching is performed to the interface depth between the second wiring 15 and the inter-element insulating layer 16 to form a cell region (cell formation region 90).
  • the electrode layer 13 and the layer made of the material of the crystal nucleus 12B are formed in this order from the bottom in the cell formation region 90.
  • An example of the film forming method is a sputtering method. Thereafter, the surface of the crystal nucleus material layer 12Bm may be subjected to nitriding treatment.
  • a mask material 17 is formed on the crystal nucleus material layer 12Bm.
  • a material of the mask material 17 for example, DLC (diamond-like carbon) can be used.
  • a forming method for example, an ion beam evaporation method can be cited.
  • a mask material 19 having a size of the order of nanometers in the main surface direction is formed on the mask material 17 in the following manner.
  • the mask material 19 is formed to produce crystal nuclei 12B made of nanometer-order crystals (nanocrystals).
  • a layer (mask material 18) that serves as a foundation (footing) for the mask material 19 is formed on the mask material 17.
  • a diblock copolymer of PS (polystyrene) and P4VP (poly 4-vinylpyridine) is taken up.
  • a method for forming the mask material 18 include a spin coating method using a solvent such as toluene.
  • this processed body is heated to about 60 ° C., and PS and P4VP are separated by self-organization.
  • the mask material 18 is separated into a mask material 18b made of PS and a mask material 18a made of P4VP.
  • the mask material 18a and the mask material 18b have a size on the order of nanometers in the main surface direction.
  • the mask material 18 is exposed to TEOS (tetraethoxysilane) and water vapor and kept at about 65 ° C.
  • TEOS tetraethoxysilane
  • FIG. 10B SiO2 crystals are selectively obtained in the region (P4VP region) of the mask material 18a.
  • This SiO 2 crystal layer becomes a mask material 19 having a size of the order of nanometers in the main surface direction.
  • etching is performed by RIE (Reactive Ion Etching) using, for example, CO 2 with the mask material 19 as a mask.
  • RIE reactive Ion Etching
  • the region (PS region) of the mask material 18b is etched to the interface depth between the crystal nucleus material layer 12Bm and the mask material 17, and the crystal nucleus material layer 12Bm is exposed in this region.
  • the mask material 19 and the mask material 18a are scraped off in the mask material 18a region of the cell formation region 90 (at this time, the mask material 17 is removed).
  • the crystal nucleus material layer 12Bm is scraped off in the mask material 18b region.
  • the crystal nucleus material layer 12Bm having a size on the order of nanometers in the main surface direction is formed. Further, the electrode layer 13 is exposed in the mask material 18b region.
  • the processed body is heated to about 280 ° C. to crystallize the crystal nucleus material layer 12Bm.
  • a crystal nucleus 12B made of nanocrystals can be obtained.
  • the crystal nucleus material layer 12Bm is nitrided, or an oxide such as Hf, Ta, or Cr is formed on the surface of the crystal nucleus material layer 12Bm by CVD (Chemical Vapor Deposition).
  • a crystal nucleus coating 12c that prevents the diffusion of the crystal nucleus material 12n can be provided on the surface of the crystal nucleus 12B by forming a film.
  • phase change material 12A and the electrode layer 11 are formed in this order from the bottom in the cell formation region 90, and thereafter, planarization is performed. Thereafter, the first wiring 6 is formed on the processed body.
  • the first wiring 6 and the second wiring 15 can be patterned so that they cross each other. Thereby, a cross-point type information recording / reproducing apparatus can be obtained.
  • the cell formation region 90 is formed in the first direction and the electrode layer 11 is formed by the above method in the step described above with reference to FIG. 9B (the step described above with reference to FIG. 11C).
  • the second step is further performed. First, etching is performed up to the interface depth between the substrate 5 and the second wiring 15 in a second direction crossing the first direction. Next, the inter-element insulating layer 16 is formed in the space generated by the etching, for example, by CVD. Next, the first wiring 6 is uniformly deposited on the workpiece.
  • etching is performed in the first direction to the interface depth between the electrode layer 11 and the first wiring 6. At this time, etching is performed so that the first wiring 6 passes over the cell formation region 90. Thereafter, the inter-element insulating layer 16 is formed in the space generated by the etching, for example, by CVD.
  • the recording unit according to the present embodiment is applied to a semiconductor memory, a probe memory, and a flash memory.
  • FIG. 12 is a schematic diagram illustrating a cross-point type semiconductor memory including a recording unit according to the present embodiment.
  • the word lines WL i ⁇ 1 , WL i , WL i + 1 extend in the X direction, and the bit lines BL j ⁇ 1 , BL j , BL j + 1 extend in the Y direction.
  • each of the word lines WL i ⁇ 1 , WL i , WL i + 1 is connected to the word line driver & decoder 31 via a MOS transistor RSW as a selection switch, and the bit lines BL j ⁇ 1 , BL j , BL j + 1 One end is connected to a bit line driver & decoder & read circuit 32 via a MOS transistor CSW as a selection switch.
  • Selection signals R i ⁇ 1 , R i , and R i + 1 for selecting one word line (row) are input to the gate of the MOS transistor RSW, and one bit line is input to the gate of the MOS transistor CSW.
  • Selection signals C i ⁇ 1 , C i , and C i + 1 for selecting (column) are input.
  • the memory cell 33 is arranged at the intersection of the word lines WL i ⁇ 1 , WL i , WL i + 1 and the bit lines BL j ⁇ 1 , BL j , BL j + 1 . This is a so-called cross-point cell array structure.
  • the memory cell 33 is provided with a diode 34 for preventing a sneak current during recording / reproduction.
  • FIG. 13 is a schematic diagram showing the structure of the memory cell array portion of the semiconductor memory shown in FIG.
  • word lines WL i ⁇ 1 , WL i , WL i + 1 and bit lines BL j ⁇ 1 , BL j , BL j + 1 are arranged, and a memory cell 33, a diode 34, , Is arranged. Between the diode 34 and the word lines (WL i, etc.), a barrier layer may be provided (not shown).
  • the feature of such a cross-point cell array structure is that it is advantageous for high integration because it is not necessary to individually connect a MOS transistor to the memory cell 33. For example, as shown in FIGS. 14 and 15, it is possible to stack the memory cells 33 to make the memory cell array have a three-dimensional structure.
  • the memory cell 33 having the recording layer of the present embodiment has a stacked structure (recording layer, electrode layer, protective layer, heater layer, etc.) as shown in FIGS.
  • One memory cell 33 stores 1-bit data.
  • the diode 34 is disposed between the word line WL i and the memory cell 33.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (WL i or the like).
  • word lines WL i ⁇ 1 , WL i , WL i + 1 extending in the X direction are respectively above and below the bit lines BL j ⁇ 1 , BL j , BL j + 1 extending in the Y direction.
  • Memory cells 33 and 34 are arranged at the cross points of these bit lines and word lines, respectively. That is, the bit line is shared by the upper and lower memory cells.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (such as WL (d) i ) and between the diode 34 and the bit line (such as BL j ).
  • bit lines BL j ⁇ 1 , BL j , BL j + 1 extending in the Y direction and word lines WL i ⁇ 1 , WL i , WL i + 1 extending in the X direction are alternately arranged.
  • Memory cells 33 and 34 are arranged at the cross points of these bit lines and word lines, respectively. That is, the bit line and the word line are shared by the upper and lower memory cells.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (WL (d) i etc.), between the diode 34 and the bit line (BL (d) j ), and between the diode 34 and the word line (WL (u) i etc.) Between them, a barrier layer (not shown) may be provided.
  • the recording density can be increased by adopting the laminated structure illustrated in FIGS. 14 and 15.
  • a voltage is applied to the selected memory cell 33 and a current pulse having a long pulse width is allowed to flow through the memory cell 33.
  • the word line WL i Is generated at a relatively lower potential than the potential of the bit line BLj.
  • Bit lines BL j and a fixed potential e.g., ground potential
  • a negative potential may be applied to the word line WL i.
  • the selected memory cell 33 surrounded by the dotted line A has electronic conductivity due to the phase change, and thus the recording (set operation) is completed.
  • a current pulse having a sufficient length for crystallizing the recording layer is used.
  • the unselected word lines WL i ⁇ 1 , WL i + 1 and the unselected bit lines BL j ⁇ 1 , BL j + 1 are all biased to the same potential. Further, at the time of standby before recording, it is desirable to precharge all the word lines WL i ⁇ 1 , WL i , WL i + 1 and all the bit lines BL j ⁇ 1 , BL j , BL j + 1 .
  • the current pulse for recording may be generated by creating a state in which the potential of the word line WL i is relatively higher than the potential of the bit line BL j .
  • Regeneration is performed by flowing a current pulse through the selected memory cell 33 surrounded by the dotted line A and detecting the resistance value of the memory cell 33.
  • the current pulse needs to be a minute value that does not cause a phase change in the material constituting the memory cell 33.
  • read current generated by the reading circuit (current pulses) to the memory cell 33 surrounded by the dotted line A from the bit line BL j, measure the resistance value of the memory cell 33 by the read circuit.
  • the erase (reset) operation is performed by causing the selected memory cell 33 surrounded by the dotted line A to be Joule-heated by a large current pulse and causing a phase change in the memory cell 33.
  • the cross-point type nonvolatile memory device of this specific example does not require individual connection of a MOS transistor to the memory portion of each cell and can be multi-layered. It is advantageous.
  • the recording layer 12 of the present embodiment having the crystal nucleus 12B in the recording layer in the memory cell 33 By using the recording layer 12 of the present embodiment having the crystal nucleus 12B in the recording layer in the memory cell 33, the above-described effects are manifested. That is, the phase change is quickly made by the crystal nucleus 12B and the operation speed is improved, so that recording with a shorter current pulse becomes possible. In addition, power consumption is reduced, and the phase change material 12A is reliably crystallized to ensure operational stability. Further, a multi-value type information recording / reproducing apparatus can be realized by appropriately controlling the size of the crystal nucleus particles 12B.
  • 16 and 17 are schematic views showing the probe memory according to the present embodiment.
  • a recording medium provided with the recording unit of the present embodiment is arranged.
  • a probe array is arranged to face the recording medium.
  • the probe array includes a substrate 23 and a plurality of probes (heads) 24 arranged in an array on one surface side of the substrate 23.
  • Each of the plurality of probes 24 is constituted by a cantilever, for example, and is driven by multiplex drivers 25 and 26.
  • Each of the plurality of probes 24 can be individually operated using the microactuator in the substrate 23.
  • an example will be described in which all of the probes 24 are collectively operated to access the data area of the recording medium. .
  • all the probes 24 are reciprocated in the X direction at a constant cycle, and the position information in the Y direction is read from the servo area of the recording medium.
  • the position information in the Y direction is transferred to the driver 150.
  • the driver 150 drives the XY scanner 160 based on this position information, moves the recording medium in the Y direction, and positions the recording medium and the probe.
  • data reading or writing is performed simultaneously and continuously on all the probes 24 on the data area.
  • Data reading and writing are continuously performed because the probe 24 reciprocates in the X direction.
  • Data reading and writing are performed line by line in the data area by sequentially changing the position of the recording medium in the Y direction.
  • the recording medium may be reciprocated in the X direction at a constant period to read position information from the recording medium, and the probe 24 may be moved in the Y direction.
  • the recording medium includes, for example, a substrate 20, an electrode layer 21 on the substrate 20, and a recording layer 22 on the electrode layer 21.
  • the recording layer 22 has a plurality of data areas and servo areas arranged at both ends of the plurality of data areas in the X direction. The plurality of data areas occupy the main part of the recording layer 22.
  • a servo burst signal is recorded in the servo area.
  • the servo burst signal indicates position information in the Y direction within the data area.
  • an address area for recording address data and a preamble area for synchronization are arranged in the recording layer 22.
  • the data and servo burst signal are recorded on the recording layer 22 as recording bits (electric resistance fluctuation).
  • the “1” and “0” information of the recording bit is read by detecting the electric resistance of the recording layer 22.
  • one probe is provided corresponding to one data area, and one probe is provided for one servo area.
  • the data area is composed of a plurality of tracks.
  • a track in the data area is specified by an address signal read from the address area.
  • the servo burst signal read from the servo area is used to move the probe 24 to the center of the track and eliminate the recording bit reading error.
  • the X direction correspond to the down-track direction
  • the Y direction correspond to the track direction, it becomes possible to use the head position control technology of the HDD.
  • FIG. 18 is a conceptual diagram for explaining a state during recording (set operation).
  • the recording medium is composed of an electrode layer 21 on a substrate (for example, a semiconductor chip) 20, a recording layer 22 on the electrode layer 21, and a protective layer 13B on the recording layer 22.
  • the protective layer 13B is made of, for example, a thin insulator.
  • the set operation is performed by applying a voltage to the surface of the recording bit 27 of the recording layer 22 and generating a potential gradient inside the recording bit 27.
  • a current / voltage pulse having a long pulse width may be given to the recording bit 27.
  • a state where the potential of the probe 24 is relatively lower than the potential of the electrode layer 21 or a state where the potential of the probe 24 is relatively higher than the potential of the electrode layer 21 is created.
  • the electrode layer 21 is set to a fixed potential (for example, ground potential), a negative potential or a positive potential may be applied to the probe 24.
  • a current pulse having a sufficient length for crystallizing the recording layer is used.
  • the current pulse is generated by emitting electrons from the probe 24 toward the electrode layer 21 using, for example, an electron generation source or a hot electron source.
  • the voltage pulse may be applied by bringing the probe 24 into contact with the surface of the recording bit 27.
  • the recording bit 27 has electronic conductivity due to the phase change, so that the resistance in the film thickness direction is reduced and the recording (setting operation) is completed.
  • Reproduction is performed by passing a current pulse through the recording bit 27 of the recording layer 22 and detecting the resistance value of the recording bit 27.
  • the current pulse is set to a minute value so that the material constituting the recording bit 27 of the recording layer 22 does not cause a phase change.
  • a read current (current pulse) generated by the sense amplifier S / A is passed from the probe 24 to the recording bit 27, and the resistance value of the recording bit 27 is measured by the sense amplifier S / A.
  • continuous reproduction is possible by scanning the recording medium with the probe 24 (scanning).
  • the erasing (reset) operation is performed by causing the recording bit 27 of the recording layer 22 to be Joule-heated by a large current pulse to cause a phase change in the recording bit 27.
  • information recording can be performed in the recording unit of the recording medium, similarly to the hard disk.
  • the above-described effects are exhibited. That is, the phase change is quickly made by the crystal nucleus 12B and the operation speed is improved, so that recording with a shorter current pulse becomes possible. In addition, power consumption is reduced, and the phase change material 12A is reliably crystallized to ensure operational stability. Further, a multi-value type information recording / reproducing apparatus can be realized by appropriately controlling the size of the crystal nucleus particles 12B.
  • FIG. 19 is a schematic cross-sectional view showing a memory cell of a flash memory.
  • the memory cell of the flash memory is composed of a MIS (metal-insulator-semiconductor) transistor.
  • a diffusion layer 42 is formed in the surface region of the semiconductor substrate 41.
  • a gate insulating layer 43 is formed on the channel region between the diffusion layers 42.
  • the recording portion 44 (recording layer (PCRAM) and upper and lower electrode layers) of this embodiment is formed.
  • a control gate electrode 45 is formed on the recording unit 44.
  • the semiconductor substrate 41 may be a well region, and the semiconductor substrate 41 and the diffusion layer 42 have opposite conductivity types.
  • the control gate electrode 45 becomes a word line and is made of, for example, conductive polysilicon.
  • the set (write) operation is performed by applying the potential V1 to the control gate electrode 45 and applying the potential V2 to the semiconductor substrate 41.
  • the difference between the potentials V1 and V2 needs to be large enough for the recording unit 44 to undergo phase change or resistance change, but the direction is not particularly limited. That is, either V1> V2 or V1 ⁇ V2 may be used.
  • the recording unit 44 is an insulator (high resistance) in the initial state (reset state)
  • the gate insulating layer 43 is substantially thickened, and thus the threshold value of the memory cell (MIS transistor). Get higher.
  • the gate insulating layer 43 is substantially thinned. Therefore, the threshold value of the memory cell (MIS transistor) is , Get lower.
  • the potential V2 is applied to the semiconductor substrate 41, the potential V2 may be transferred from the diffusion layer 42 to the channel region of the memory cell instead.
  • the reset (erase) operation is performed by applying the potential V1 ′ to the control gate electrode 45, applying the potential V3 to one of the diffusion layers 42, and applying the potential V4 ( ⁇ V3) to the other of the diffusion layers 42.
  • the potential V1 ′ is set to a value exceeding the threshold value of the memory cell in the set state.
  • the memory cell is turned on, electrons flow from the other side of the diffusion layer 42 to one side, and hot electrons are generated. Since the hot electrons are injected into the recording unit 44 through the gate insulating layer 43, the temperature of the recording unit 44 rises.
  • the recording unit 44 changes from a conductor (low resistance) to an insulator (high resistance)
  • the gate insulating layer 43 is substantially thickened, and the threshold value of the memory cell (MIS transistor) is , Get higher.
  • the threshold value of the memory cell can be changed based on a principle similar to that of the flash memory, the information recording / reproducing apparatus according to the example of the present embodiment can be put into practical use by using the technology of the flash memory.
  • FIG. 20 is a circuit diagram of the NAND cell unit.
  • FIG. 21 is a schematic diagram showing the structure of the NAND cell unit according to this embodiment.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a NAND cell unit according to the example of the present embodiment is formed in the P-type well region 41c.
  • the NAND cell unit is composed of a NAND string composed of a plurality of memory cells MC connected in series, and a total of two select gate transistors ST connected to the both ends one by one.
  • the memory cell MC and the select gate transistor ST have the same structure. Specifically, these include an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, and a recording unit 44 (recording layer (PCRAM) and upper and lower sides) on the gate insulating layer 43. Electrode layer) and a control gate electrode 45 on the recording portion 44.
  • the state (insulator / conductor) of the recording unit 44 of the memory cell MC can be changed by the basic operation described above.
  • the recording portion 44 of the select gate transistor ST is fixed in a set state, that is, a conductor (small resistance).
  • One of the select gate transistors ST is connected to the source line SL, and the other one is connected to the bit line BL.
  • the set (write) operation is sequentially performed one by one from the memory cell MC on the source line SL side to the memory cell on the bit line BL side.
  • V1 (plus potential) is applied to the selected word line (control gate electrode) WL as a write potential
  • Vpass is applied to the unselected word line WL as a transfer potential (a potential at which the memory cell MC is turned on).
  • the select gate transistor ST on the source line SL side is turned off, the select gate transistor ST on the bit line BL side is turned on, and program data is transferred from the bit line BL to the channel region of the selected memory cell MC.
  • program data is “1”
  • a write inhibit potential for example, the same potential as V1
  • V1 the same potential as V1
  • V2 V2
  • V1 ′ is applied to all the word lines (control gate electrodes) WL, and all the memory cells MC in the NAND cell unit are turned on. Further, the two select gate transistors ST are turned on, V3 is applied to the bit line BL, and V4 ( ⁇ V3) is applied to the source line SL. At this time, since hot electrons are injected into the recording units 44 of all the memory cells MC in the NAND cell unit, the reset operation is collectively executed for all the memory cells MC in the NAND cell unit.
  • a read potential (plus potential) is applied to the selected word line (control gate electrode) WL, and the memory cell MC receives data “0”, “1” on the unselected word line (control gate electrode) WL.
  • a potential to be turned on without fail is given.
  • the two select gate transistors ST are turned on to supply a read current to the NAND string.
  • a read potential is applied to the selected memory cell MC, the selected memory cell MC is turned on or off according to the value of the data stored therein. For example, data can be read by detecting a change in the read current. it can.
  • the select gate transistor ST has the same structure as the memory cell MC.
  • the select gate transistor ST forms a recording portion.
  • a normal MIS transistor can be used.
  • FIG. 23 is a schematic diagram showing a modification of the NAND flash memory.
  • This modification has a structure in which the gate insulating layers of the plurality of memory cells MC constituting the NAND string are replaced with a P-type semiconductor layer 47.
  • the P-type semiconductor layer 47 is filled with a depletion layer without applying a voltage.
  • a positive write potential for example, 3.5 V
  • a positive transfer potential is applied to the control gate electrode 45 of the non-selected memory cell MC.
  • the surface of the P-type well region 41c of the plurality of memory cells MC in the NAND string is inverted from P-type to N-type, and a channel is formed.
  • the set operation can be performed by turning on the select gate transistor ST on the bit line BL side and transferring the program data “0” from the bit line BL to the channel region of the selected memory cell MC. it can.
  • the reset (erase) is performed, for example, by applying a negative erase potential (for example, ⁇ 3.5 V) to all the control gate electrodes 45 and applying a ground potential (0 V) to the P-type well region 41 c and the P-type semiconductor layer 47. This can be performed collectively for all the memory cells MC constituting the NAND string.
  • a negative erase potential for example, ⁇ 3.5 V
  • a ground potential (0 V
  • a positive read potential for example, 0.5 V
  • the control gate electrode 45 of the selected memory cell MC receives the data “ A transfer potential (for example, 1 V) that always turns on regardless of 0 ”or“ 1 ”is applied.
  • the threshold voltage Vth “1” of the memory cell MC in the “1” state is in the range of 0V ⁇ Vth ”1” ⁇ 0.5V
  • the threshold voltage Vth ”of the memory cell MC in the“ 0 ”state is in the range of 0.5V ⁇ Vth ′′ 0 ′′ ⁇ 1V.
  • the two select gate transistors ST are turned on to supply a read current to the NAND string. In such a state, since the amount of current flowing through the NAND string changes according to the value of the data stored in the selected memory cell MC, data can be read by detecting this change.
  • the hole doping amount of the P-type semiconductor layer 47 is larger than that of the P-type well region 41c, and the Fermi level of the P-type semiconductor layer 47 is 0 than that of the P-type well region 41c. It is desirable that the depth is about 5V. This is because when a positive potential is applied to the control gate electrode 45, inversion from the P-type to N-type starts from the surface portion of the P-type well region 41c between the N-type diffusion layers 42, and a channel is formed. It is for doing so.
  • the channel of the non-selected memory cell MC is formed only at the interface between the P-type well region 41c and the P-type semiconductor layer 47, and at the time of reading, a plurality of memories in the NAND string is formed.
  • the channel of the cell MC is formed only at the interface between the P-type well region 41 c and the P-type semiconductor layer 47. That is, even if the recording part 44 of the memory cell MC is a conductor (set state), the diffusion layer 42 and the control gate electrode 45 are not short-circuited.
  • FIG. 24 is a circuit diagram of the NOR cell unit.
  • FIG. 25 is a schematic diagram showing the structure of the NOR cell unit according to the example of the present embodiment.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a NOR cell according to the example of this embodiment is formed in the P-type well region 41c.
  • the NOR cell is composed of one memory cell (MIS transistor) MC connected between the bit line BL and the source line SL.
  • the memory cell MC includes an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, and a recording portion 44 (recording layer (PCRAM) and upper and lower electrode layers) on the gate insulating layer 43. And a control gate electrode 45 on the recording unit 44.
  • the state (insulator / conductor) of the recording unit 44 of the memory cell MC can be changed by the basic operation described above.
  • FIG. 26 is a circuit diagram of a two-transistor cell unit.
  • FIG. 27 is a schematic diagram showing the structure of the two tracell unit according to the present embodiment.
  • the two-transistor cell unit has been recently developed as a new cell structure that combines the characteristics of a NAND cell unit and the characteristics of a NOR cell.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a two-transistor cell unit according to the example of the present embodiment is formed in the P-type well region 41c.
  • the two-transistor type cell unit includes one memory cell MC and one select gate transistor ST connected in series.
  • the memory cell MC and the select gate transistor ST have the same structure. Specifically, these include an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, a recording portion (recording layer (PCRAM) and upper and lower electrodes) on the gate insulating layer 43. Layer) and a control gate electrode 45 on the recording unit 44.
  • the state (insulator / conductor) of the recording unit 44 of the memory cell MC can be changed by the basic operation described above.
  • the recording portion 44 of the select gate transistor ST is fixed in a set state, that is, a conductor (small resistance).
  • Select gate transistor ST is connected to source line SL, and memory cell MC is connected to bit line BL.
  • the state (insulator / conductor) of the recording unit 44 of the memory cell MC can be changed by the basic operation described above.
  • the select gate transistor ST has the same structure as the memory cell MC.
  • the select gate transistor ST does not form a recording portion.
  • a normal MIS transistor can be used.
  • the materials and principles proposed in this embodiment can also be applied to current recording media such as hard disks and DVDs.
  • the recording layer 12 of the present embodiment having the crystal nucleus 12B for the recording layer 44, the above-described effects are exhibited. That is, the phase change is quickly made by the crystal nucleus 12B, the operation speed is improved, the power consumption is reduced, and the operation of the phase change material 12A is reliably crystallized to ensure the operation stability. Further, a multi-value type information recording / reproducing apparatus can be realized by appropriately controlling the size of the crystal nucleus particles 12B.
  • the information recording / reproducing apparatus according to the embodiment of the present invention, by using the recording layer 12 of the present embodiment having the crystal nucleus 12B in the recording layer, the operation speed is improved and the power consumption is reduced. In addition, the stability of the operation is ensured. Further, a multi-value type information recording / reproducing apparatus can be realized by appropriately controlling the size of the crystal nucleus particles 12B.
  • each component can be deform
  • the state immediately after film formation is defined as the initial state, and the set and the reset are defined.
  • the definition of the set and the reset is arbitrary, and is limited to the example of the present embodiment. It is not a thing.
  • various inventions can be configured by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some constituent elements may be deleted from all the constituent elements disclosed in the above-described embodiments, or constituent elements of different embodiments may be appropriately combined.
  • a non-volatile information recording / reproducing apparatus capable of stable operation with high recording density and low power consumption is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

　第１の層と、第２の層と、前記第１の層と前記第２の層との間に挟持された記録層と、を備え、前記記録層は、前記第１の層と前記第２の層とを介して供給される電流により、結晶状態と非晶質状態との間を可逆的に遷移可能な相変化物質と、前記相変化物質に接して設けられ、前記相変化物質の前記結晶状態と略同一の結晶構造を有する結晶核物質と前記結晶核物質の表面に設けられ前記結晶核物質とは異なる組成を有する結晶核被膜とを有する結晶核と、を有することを特徴とする情報記録再生装置が提供される。高記録密度かつ低消費電力で、安定動作可能な不揮発性の情報記録再生装置が提供される。

Description

情報記録再生装置
　本発明は情報記録再生装置に関し、より詳細には、不揮発性の情報記録再生装置に関する。
　近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
　このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。その１つとして、相変化型不揮発性記憶装置（相変化メモリ）（ＰＣＲＡＭ：Phase-Change Random Access Memory）が検討されている。相変化型不揮発性記憶装置は、相変化膜に電界パルスを印加することによって相変化膜が結晶状態と非晶質状態との間で変化するという特性を利用する不揮発性記憶装置である。相変化膜において高抵抗状態（非晶質状態、オフ）と低抵抗状態（結晶状態、オン）とを可逆的に変換することによって、情報が書き換え可能なように、かつ、電源を切っても情報が消えないように記憶される。相変化膜の高抵抗及び低抵抗の状態がそれぞれ安定であるため、不揮発性が実現される。読出しに関しては、記録材料に、書込み／消去が起こらない程度の小さな読出し電流を流し、記録材料の電気抵抗を測定することにより行う。
　この相変化型不揮発性記憶装置については、書込み等の動作速度をさらに向上させるのが望ましい。これについて、下部電極と、上部電極と、下部電極と上部電極との間に設けられた相変化材料を含む記録層及び記録層の相変化をブロック可能なブロック層とを備える不揮発性メモリ素子が報告されている（特許文献１）。この文献には、記録層の相変化をブロック可能なブロック層を有していることから、上部電極への放熱が抑制されるとともに、書き込み電流を印加した場合の相変化領域が大きく制限される旨、また、その結果、高い発熱効率を得ることが可能となり、これにより、従来よりも書き込み電流を低減することができるだけでなく、書き込み速度を高めることも可能となる旨、記載されている。
特開２００７－１９４５８６号公報
　本発明は、高速動作が可能で低消費電力の不揮発性の情報記録再生装置を提供する。
　本発明の一態様によれば、第１の層と、第２の層と、前記第１の層と前記第２の層との間に挟持された記録層と、を備え、前記記録層は、前記第１の層と前記第２の層とを介して供給される電流により、結晶状態と非晶質状態との間を可逆的に遷移可能な相変化物質と、前記相変化物質に接して設けられ、前記相変化物質の前記結晶状態と略同一の結晶構造を有する結晶核物質と前記結晶核物質の表面に設けられ前記結晶核物質とは異なる組成を有する結晶核被膜とを有する結晶核と、を有することを特徴とする情報記録再生装置が提供される。　
　高記録密度かつ低消費電力で、安定動作可能な不揮発性の情報記録再生装置が提供される。
本発明の実施形態に係る情報記録再生装置の一例（具体例１）を表す模式断面図である。 積層構造の別の一例を表す模式断面図である。 本具体例と対比される比較例に係る情報記録再生装置を表す模式断面図である。 記録層１２の加熱のメカニズムを表す模式断面図である。 本実施形態の記録部の一例における情報の記録／再生の基本原理の一例を説明するための概念図である。 具体例２に係る情報記録再生装置を表す模式断面図である。 具体例３に係る情報記録再生装置を表す模式断面図である。 結晶核粒子１２Ｂの各粒子の大きさが異なる場合に特有の効果を表すための模式断面図である。 本実施形態に係る情報記録再生装置の製造方法を表す模式工程断面図である。 本実施形態に係る情報記録再生装置の製造方法を表す模式工程断面図である。 本実施形態に係る情報記録再生装置の製造方法を表す模式工程断面図である。 本実施形態の記録部を備えたクロスポイント型半導体メモリを表す模式図である。 図１２に表した半導体メモリのメモリセルアレイ部の構造を表す模式図である。 メモリセルアレイの他の具体例を表す模式図である。 メモリセルアレイの他の具体例を表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 記録（セット動作）時の状態を説明するための概念図である。 フラッシュメモリのメモリセルを表す模式断面図である。 ＮＡＮＤセルユニットの回路図である。 本発明の実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である。 ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。 ＮＯＲセルユニットの回路図である。 本発明の実施形態に係るＮＯＲセルユニットの構造を表す模式図である。 ２トランジスタ型セルユニットの回路図である。 本発明の実施形態に係る２トラセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である。
符号の説明
 ５  基板
 ６  第１の配線
 ８  整流素子
 １１  電極層
 １２  記録層
 １２Ａ  相変化物質
 １２Ｂ  結晶核、結晶核粒子
 １２Ｂｍ  結晶核材料層
 １２ｃ  結晶核被膜
 １２ｎ  結晶核物質
 １２ｐ  電流通路
 １３  電極層（保護層）
 １３Ｂ  保護層
 １５  第２の配線
 １６  素子間絶縁層
 １７  マスク材
 １８  マスク材
 １８ａ  マスク材
 １８ｂ  マスク材
 １９  マスク材
 ２０  基板
 ２１  電極層
 ２２  記録層
 ２３  基板
 ２４  プローブ
 ２５，２６  マルチプレクスドライバ
 ２７  記録ビット
 ３０  半導体チップ
 ３１  デコーダ
 ３２  読み出し回路
 ３３  メモリセル
 ３４  ダイオード
 ３５  ヒータ層
 ４１  半導体基板
 ４１ａ  Ｐ型半導体基板
 ４１ｂ  Ｎ型ウェル領域
 ４１ｃ  Ｐ型ウェル領域
 ４２  Ｎ型拡散層
 ４３  ゲート絶縁層
 ４４  記録層
 ４５  コントロールゲート電極
 ４７  Ｐ型半導体層
 ９０  セル形成領域
 １５０  ドライバ
 １６０  スキャナー
　以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。　
　図１は、本発明の実施形態に係る情報記録再生装置の一例（具体例１）を表す模式断面図である。
　図１（ａ）は、具体例１の構成を表す模式断面図である。図１（ａ）に表したように、本具体例の情報記録再生装置は、第１の配線６と、第１の配線６の上に設けられた電極層（第１の層）１１と、電極層１１の主面の上に設けられた記録層１２（相変化層）と、記録層１２の主面の上に設けられた電極層（第２の層）１３と、電極層１３の上に設けられた第２の配線１５と、を備える。ここで、「主面」とは、電極層１１や、記録層１２、電極層１３などの積層方向（図１において上下方向）に対して垂直な面をいう。電極層１１、１３は、記録層１２に対して電気的な接続を得るために設けられている。また、電極層１１、１３は、例えば、記録層１２とその上下の構成要素との間の元素の拡散などを防止するバリア層としての機能を併有していてもよい。
　記録層１２は、情報の記録を行うための層であり、電極層１１と電極層１３とを介して供給される電流により、抵抗の低い第１の状態と、抵抗の高い第２の状態との間を可逆的に遷移可能な層である。
　本具体例においては、記録層１２は、結晶状態と非晶質状態との間を可逆的に遷移可能な相変化物質１２Ａと、相変化物質１２Ａを非晶質状態から結晶状態に遷移させるための結晶核１２Ｂとを有する。結晶核１２Ｂは粒子状である（以下、粒子状の結晶核１２Ｂを「結晶核粒子１２Ｂ」ということがある）。記録層１２の電極層１３との界面近傍には、結晶核粒子１２Ｂを含む層が形成されている。なお、図１では、結晶核粒子１２Ｂは電極層１３側に配置されているが、電極層１１側に配置されていてもよい。
　結晶核粒子１２Ｂは、相変化物質１２Ａの結晶化に際して結晶核となる粒子であり、ナノメートルオーダーの大きさの結晶粒子（いわゆるナノ結晶粒子）を含む。結晶核粒子１２Ｂは、融点が比較的高く、相変化物質１２Ａの状態（結晶状態または非晶質状態）にかかわらず、常に結晶状態に保持される。
　なお、本願明細書において、「結晶」とは、完全な結晶のみを意味するものではなく、欠陥を含む単結晶及び多結晶状態を包含する。一方、「非晶質」とは、完全に無秩序な原子配列を有するもののみを意味するものではなく、短範囲の周期構造を有するものや、無秩序なマトリックス中に微細な結晶粒を含むようなものも「非晶質」に含むものとする。
　図１（ｂ）は、結晶核粒子１２Ｂの近傍を拡大して表す模式断面図である。図１（ｂ）に表したように、結晶核粒子１２Ｂは、ナノ結晶粒子からなる結晶核物質１２ｎと、結晶核物質１２ｎの表面に設けられた結晶核被膜１２ｃとからなる。結晶核被膜１２ｃは、後述するように、結晶核物質１２ｎと相変化物質１２Ａとが溶融し合うことを防止し、結晶核物質１２ｎの結晶状態を保持するために設けられたものである。
　ただし、結晶核被膜１２ｃが設けられず、結晶核物質１２ｎだけからなる結晶核粒子１２Ｂも本発明の範囲に包含される。後に詳述するように、結晶核物質１２ｎの材料として、相変化物質１２Ａよりも融点の高いものを用いた場合には、相変化物質１２Ａを非晶質化させるために溶融しても、結晶核物質１２ｎは溶融せずに結晶状態を維持させることが可能である。
　また、結晶核物質１２ｎのサイズが小さくなると、その融点はバルク状態と比較して上昇する傾向がある。従って、結晶核物質１２ｎと相変化物質１２Ａを同一の材料により形成した場合であっても、相変化物質１２Ａを非晶質化させるために溶融しても、結晶核物質１２ｎは溶融せずに結晶状態を維持させることが可能である。
　図２は、積層構造の別の一例を表す模式断面図である。　
　図２に表したように、第１の配線６と電極層１１との間に、整流素子８が設けられていてもよい。整流素子８には、例えば、ツェナーダイオード、ｐｎ接合ダイオード、及びショットキーダイオードの中から選択された任意のダイオードを用いることができる。あるいは、ＭＩＭ（Metal-Insulator-Metal）素子などの非オーミック素子を用いてもよい。また、第１の配線６と整流素子８との間にも、バリア層が設けられていてもよい。
　また、消去動作時において記録層１２の加熱を効率よく行うために、電極層１１側または電極層１３側に、例えば抵抗率が約１０－５Ωｃｍ以上の材料からなるヒータ層３５を設けてもよい。　
　本情報記録再生装置が、後述するクロスポイント型セルアレイの構成を有する場合、第１の配線６を「ワード線」、第２の配線１５を「ビット線」とそれぞれ呼んでよく、またその逆に呼んでもよい。
　電極層１１、１３は、記録層１２を構成する材料の拡散を防ぐバリア層としての機能も併せ持たせてもよい。このためには、例えば、ＭＮで示される材料が用いられる。Ｍは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、及びＴａの群から選択される少なくとも１種類の元素である。Ｎは、窒素である。　
　記録層１２の膜厚は、例えば、１０ｎｍ～２０ｎｍであってよい。また、セル幅（主面方向の幅）については、任意に選択可能であるが、例えば４０ｎｍ以下であってよい。
　次に、本具体例に係る記録層１２が有する効果について説明する。　
　書込みや消去などの動作時には、記録層１２において相変化が生じる。この相変化のうち、非晶質状態から結晶状態への変化は、まず結晶の核が生成し、その後この結晶核を基に結晶が成長することによって行われる。ここで、前者、すなわち結晶核形成が遅く、後者、すなわち結晶成長が速い材料（結晶核形成律速材料）と、前者（結晶核形成）が速く、後者（結晶成長）が遅い材料（結晶成長律速材料）とがある。結晶核形成律速材料としては、Ｇｅ２Ｓｂ２Ｔｅ５に代表されるＧｅＳｂＴｅ材料、結晶成長律速材料としては、ＡｇＩｎＳｂＴｅ、ＧｅＳｂ、ＳｂＴｅなどが挙げられる。
　図３は、本具体例と対比される比較例に係る情報記録再生装置を表す模式断面図である。図３に表したように、比較例に係る情報記録再生装置では、記録層１２（相変化層）中に結晶核粒子１２Ｂが存在しない。このため、結晶化の速度は、結晶核形成か結晶成長のどちらかで律速される。すなわち、非晶質状態から結晶状態への相変化に要する時間は比較的長い。
　これに対して、本具体例に係る情報記録再生装置では、記録層１２（相変化層）中に、相変化物質１２Ａを結晶化するための結晶核としての機能を有する結晶核粒子１２Ｂが設けられている。このため、記録層１２として結晶成長が速い材料を用いると、記録層１２が非晶質状態から結晶状態に変化する際に、比較例において必要とされる結晶核生成段階が不要となり、結晶核粒子１２Ｂを基に結晶成長が速やかに進行する。
　これにより、本具体例に係る情報記録再生装置では、非晶質状態から結晶状態への相変化に要する時間は比較的短くなる。すなわち、書込みあるいは消去の動作の速度が上昇する。また、少ない電流で結晶化がなされるため、消費電力が低減する。
　この他、結晶核粒子１２Ｂが存在することにより、本具体例に係る情報記録再生装置は、（１）電流通路の断面積を低減することにより消費電力が低減化される、及び（２）相変化物質１２Ａが確実に結晶化されることにより動作の安定性が確保される、の効果も有する。
　まず、（１）電流通路の断面積を低減することにより消費電力が低減化される点について、図４を参照しつつ説明する。図４は、記録層１２の加熱のメカニズムを表す模式断面図である。　
　記録層１２と電極層１３との電気的接続は、結晶核粒子１２Ｂと電極層１３とが接触する面によってなされる。仮に、結晶核粒子１２Ｂが完全な球形であれば、記録層１２と電極層１３は、複数の点（球状の結晶核粒子１２Ｂと電極層１３の界面との接点）によって接続される。このため、記録層１２が一様な界面を有する比較例の情報記録再生装置に比べ、電極層１３と記録層１２との間の界面における電流通路の断面積は小さい。
　また、後述するように、複数の結晶核粒子１２Ｂの間に存在する空隙には、任意の材料を配置することができる。結晶核粒子１２Ｂよりも導電性の低い物質をこの空隙に配置した場合には、電極層１３と相変化物質１２Ａとの間の電流は、主に結晶核粒子１２Ｂと相変化物質１２Ａとの接点を介して流れることになる。
　これらにより、本具体例の情報記録再生装置によれば、動作時及び待機時（非動作時）等において、記録層１２中の電流を低減することが可能となる。　
　加熱についても、図４に表したように、上述した電流経路に対応して、結晶核粒子１２Ｂと相変化物質１２Ａとの接点を介して局所的に行われる。このため、結晶核粒子１２Ｂと相変化物質１２Ａとの接点から加熱による結晶化が進行し、相変化物質１２Ａの全体に亘って円滑且つ迅速に結晶化させることが可能となる。
　次に、（２）相変化物質１２Ａが確実に結晶化されることにより動作の安定性が確保される点について説明する。　
　結晶核粒子１２Ｂを設けることにより、動作電圧を印加した時に相変化物質１２Ａは確実且つ迅速に結晶化される。このため、結晶核を持たない比較例の情報記録再生装置に比べて、書込み等が不完全になる可能性を低減できる。また、結晶核粒子１２Ｂの各粒子の大きさを適宜選択し、それらを所定の配置で設けることことにより、相変化物質１２Ａの全体をより確実且つ迅速に結晶化できる。このように、本具体例に係る情報記録再生装置によれば、動作の安定性が確保される。
　次に、結晶核粒子１２Ｂの構造、材料、及び製造方法について説明する。　
　結晶核粒子１２Ｂは、ナノ結晶粒子からなる結晶核物質１２ｎからなる。あるいは、結晶核物質１２ｎの表面に結晶核被膜１２ｃを設けてもよい。結晶核粒子１２Ｂの各粒子は、相変化物質１２Ａを容易に結晶化させる観点から、概ね同じ大きさであってよく、またこれら粒子は等間隔で存在してよい。結晶核粒子１２Ｂの粒径については、結晶化温度及び融点を高くする観点から、比較的微小であることが好ましい。具体的には、２０ｎｍ程度以下が好ましく、１０ｎｍ程度以下がより好ましく、５ｎｍ以下がさらに好ましい。一方、結晶核粒子１２Ｂのサイズが小さくなりすぎると、均一なサイズ分布を得ることが難しいため、結晶核粒子１２Ｂは２ｎｍより大きいことが好ましい。また、良好な熱伝導を確保するためには、結晶核粒子１２Ｂはメモリセルに対して１／３程度以下の大きさであることが好ましい。たとえば、メモリセルのサイズが３０ｎｍ程度の場合には、結晶核粒子１２Ｂのサイズは１０ｎｍ程度以下であることが好ましい。
　複数の結晶核粒子１２Ｂの間に存在する空隙には、任意の材料を配置させることができる。たとえば、相変化物質１２Ａと同じ組成からなる材料、結晶核物質１２ｎと同じ祖組成からなる材料、またはこれらとは異なる組成からなる相変化材料や、あるいは、任意の酸化物材料や窒化物材料などが挙げられる。
　次に、結晶核物質１２ｎについて説明する。　
　結晶核物質１２ｎは、ナノ結晶粒子からなる。この材料としては、相変化物質１２Ａと同じ材料であってよく、また異なる材料であってもよい。具体的には、例えばゲルマニウムなどの半導体が挙げられる。結晶構造については、結晶核粒子１２Ｂが相変化物質１２Ａの結晶化に際して結晶核の機能を発揮するという要請から、結晶核物質１２ｎと相変化物質１２Ａの結晶構造は同じか、または近似しているのが好ましい。また、格子定数についても、結晶化物質１２ｎを構成する材料の格子定数は、相変化物質１２Ａを構成する材料の格子定数と同一または近似していることが望ましい。
　一方、相変化物質１２Ａの材料よりも融点の高い材料により結晶核物質１２ｎを形成すれば、相変化物質１２Ａが溶融した状態でも、結晶核物質１２ｎの結晶状態を維持することがより確実となる。
　ナノ結晶粒子からなる結晶核物質１２ｎの製造方法としては、例えば、下地の上に記録層１２を形成する際に、結晶核物質１２ｎの材料を下地の表面に供給し、アイランド状に核生成した状態で堆積を一旦停止させる方法がある。その後、アニールなどの処理を施してもよい。このようにすれば、下地の表面にナノ結晶粒子からなる結晶核物質１２ｎを形成することが可能である。また、この後、例えば窒素や酸素雰囲気などに晒して、結晶核物質１２ｎの表面に結晶核被膜１２ｃを形成することも可能である。
　また、ナノ結晶粒子からなる結晶核物質１２ｎの製造方法としては、自己組織化単分子膜（ＳＡＭ：Self-assembled Monolayer）を用いた方法も挙げられる（増田佳丈 Yoshitake Masuda、ナノ学会会報　Vol.5 No.2、http://staff.aist.go.jp/masuda-y/link/review_nano_2006.pdf）。所望の構造を有する官能基により表面置換したＳＡＭを型板（テンプレート）として用いて、材料溶液をＳＡＭ表面に滴下し所要の処理を行うことにより、ＳＡＭ表面に微小なナノ結晶粒子からなる結晶核物質１２ｎを形成することができる。
　あるいは、次の方法によってもナノ結晶粒子からなる結晶核物質１２ｎを得ることができる。まず、相変化物質１２Ａ中の所望の場所（結晶核物質１２ｎを形成する場所）に窒素を添加して、記録層１２を成膜する。その後、アニール処理を行う。窒素が多い領域では、窒素の存在によって結晶成長が妨げられ、粒径の小さなナノ結晶粒子からなる結晶核物質１２ｎが形成される。また、窒素の存在により、結晶核物質１２ｎの表面は窒化され、結晶核被膜１２ｃも同時に形成される。　
　あるいは、図９～図１１に関して後述する方法を用いてもよい。
　次に、結晶核被膜１２ｃについて説明する。結晶核被膜１２ｃは、結晶核物質１２ｎの結晶状態を維持するために設けられるものである。　
　一般に、結晶粒子の大きさが小さくなると、その融点は高くなる傾向がある。本具体例では、結晶核粒子１２Ｂの大きさは、例えば１０ｎｍ～２０ｎｍ程度と微小である。このため、結晶核粒子１２Ｂの融点はバルク状態と比較して高い。これにより、相変化物質１２Ａの大きさを適宜選択することにより、結晶核粒子１２Ｂの融点が相変化物質１２Ａの融点より高くなるようにすることが可能である。この結果として、相変化物質１２Ａのみが相変化し、結晶核粒子１２Ｂは相変化しない（結晶状態を維持する）ような構成にすることができる。
　しかしながら、一旦相変化物質１２Ａが結晶状態になれば、相変化物質１２Ａと結晶核粒子１２Ｂとは連続的に繋がるため、その後結晶状態から非晶質状態にするためにジュール熱を加えた時に、この熱によって相変化物質１２Ａと結晶核粒子１２Ｂとが溶融し合うことが考えられる。すなわち、相変化物質１２Ａのみならず結晶核粒子１２Ｂまでもが相変化し（非晶質状態になり）、結晶核粒子１２Ｂが結晶状態を維持することができなくなるという問題がある。
　この問題は、図１（ｂ）に表したように、結晶核物質１２ｎの表面に結晶核被膜１２ｃを設けることによって解消される。結晶核被膜１２ｃにより、結晶核粒子１２Ｂの内部（結晶核物質１２ｎ）は保護され、相変化物質１２Ａと結晶核粒子１２Ｂとが溶融し合うことは回避される。これにより、前述した相変化物質１２Ａと結晶核粒子１２Ｂとの間での融点の相違と相まって、結晶核粒子１２Ｂの結晶状態は維持され得る。
　結晶核被膜１２ｃは、例えば、結晶核物質１２ｎの表面を窒化処理することによって得ることができる。例えば、結晶核物質１２ｎがゲルマニウムの場合、結晶核被膜１２ｃは窒化ゲルマニウム（ＧｅＮ）である。
　また、結晶核粒子１２Ｂからなる層と相変化物質１２Ａとの界面には、窒素が多く含有された領域を設けてもよい。この窒素含有領域では、相変化物質１２Ａ内のゲルマニウムや結晶核粒子１２Ｂ内のゲルマニウムは、窒素と優先的に反応する。この結果、窒素－ゲルマニウム（ＧｅＮ）結合が形成され、それ以外の結合は生じにくくなる。このため、相変化物質１２Ａの相変化を繰り返した場合にも、相変化物質１２Ａと結晶核粒子１２Ｂの溶融が生じにくくなる。
　一方、結晶核被膜１２ｃは、必ずしも窒化物などの明確なものでなく、結晶核物質１２ｎの表面に形成された変性層あるいは変質層のようなものでもよい。例えば、結晶核被膜１２ｃの表面を微量の酸素あるいはその他の雰囲気に晒したり、プラズマに晒すことにより、結晶核被膜１２ｃの表面が清浄表面ではなく、異種元素が吸着した表面が形成される。このような表面は、相変化物質１２Ａが溶融した時に、結晶核物質１２ｎが一緒に溶融して一体化することを防止する。また、このような表面は、結晶核物質１２ｎを区画するため、相変化物質１２Ａが結晶化した場合も、結晶核物質１２ｎと相変化物質１２Ａとが一体化してしまうことを防止する。つまり、結晶核物質１２ｎの表面が清浄表面でない場合、このような表面は、結晶核被膜１２ｃとして作用する。　
　なお、後述するように、Ｈｆ、Ｔａ、Ｃｒなどの酸化物を意図的に結晶核被膜１２ｃとして用いると、結晶核物質１２ｎの溶融をより抑制することができる。
　次に、本実施形態に適用し得る記録部の構造について、図５を参照しつつ説明する。　
　図５は、本実施形態の記録部の一例における情報の記録／再生の基本原理を説明するための概念図である。
　図５（ａ）に表したように、本具体例の記録部は、記録層１２の両側を電極層１１、１３により挟んだ構造を有する。記録層１２は、電圧を印加することによって結晶状態と非晶質状態との間で変化する材料を含む相変化層であり、相変化物質１２Ａと結晶核粒子１２Ｂとを有する。相変化物質１２Ａの材料としては、具体例には、カルコゲナイド系材料が挙げられる。カルコゲナイドとは、Ｓｅ、Ｔｅ等の１６族元素を含む化合物の総称であり、１６族元素がカルコゲンと呼ばれることに由来する。具体例な材料としては、例えばＳｅまたはＴｅを含むものが挙げられ、より詳細には、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＳｂＴｅ、ＳｂＴｅ、ＡｓＳｂＴｅ、ＳｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ、等が挙げられる。　
　上記材料の全部または一部には、窒素を導入してもよい。窒素を導入することにより、相変化温度は上昇し、相変化が生じにくくなる。このため、結晶状態または非晶質状態が安定化される。これにより、記録された情報が消えにくくなり、不揮発性がより確実に確保され得る。
　次に、本具体例に係る記録部の記録、消去、及び再生動作のメカニズムについて説明する。　
　図５（ｂ）は、相変化物質１２Ａの材料となり得るカルコゲナイド、具体例にはＧｅ２Ｓｂ２Ｔｅ５の非晶質状態の構造を表す模式図である。この場合、この化合物は４員環、６員環、８員環等の各種環からなる構造を有する。一方、図５（ｃ）は、Ｇｅ２Ｓｂ２Ｔｅ５の結晶状態の構造を表す模式図である。この場合、この化合物は４員環、６員環、及び８員環の環のみからなる構造を有する。
　相変化物質１２Ａに用いられるＧｅ２Ｓｂ２Ｔｅ５等のカルコゲナイドは、熱を与えると相変化が生じ、低抵抗の結晶状態と高抵抗の非晶質状態との間で変化する。図５に表した具体例では、非晶質状態（図５（ｂ））が初期状態であり、これが結晶状態（図５（ｃ））に相変化すると書込みが行われることになる。逆に、結晶状態（図５（ｃ））から非晶質状態（図５（ｂ））に相変化すれば、書き込まれた情報が消去されることになる。なお、結晶状態（図５（ｃ））を初期状態とし、これが非晶質状態（図５（ｂ））に相変化すると書込みが行われるようなシステムとしてもよい。
　記録層１２における情報の記録（書込み）は、記録層１２に電圧を印加して大電流パルスを流すことによって行われる。この時に発生するジュール熱により、相変化物質１２Ａは、結晶化温度以上に昇温される。この温度は、一定時間、例えば１μ秒よりも短い時間だけ保持される。その後、記録層１２（相変化物質１２Ａ）を徐冷し、結晶状態に相変化させる。これにより、情報が書き込まれる。
　記録層１２の情報の消去は、記録層１２に大電流パルスを流し、この時に発生するジュール熱によって行う。このジュール熱により、相変化物質１２Ａは融点（Ｇｅ２Ｓｂ２Ｔｅ５の場合、融点は６３３℃）以上に昇温される。その後、記録層１２（相変化物質１２Ａ）を、例えば１００ｎ秒よりも短い時間で急冷し、非晶質状態に相変化させる。これにより、情報が消去される。
　記録層１２内の情報の再生は、記録層１２に電圧を印加して電流パルスを流し、抵抗値を検出することにより行う。ただし、電流パルスは、記録層１２を構成する材料が相変化を生じない程度の微小な振幅とする。
　次に、本実施形態の他の例（具体例２）について、図６を参照しつつ説明する。　
　図６は、具体例２に係る情報記録再生装置を表す模式断面図である。図６に表したように、具体例２でも、具体例１と同様に結晶核粒子１２Ｂは電極層１３との界面近傍に存在するが、具体例１と異なり、結晶核粒子１２Ｂは比較的疎らに存在している。すなわち、具体例１に比べて、結晶核粒子１２Ｂの密度は低い。この場合でも、結晶核粒子１２Ｂを基に相変化物質１２Ａの結晶成長は円滑に進行する。このため、書込みや消去などの動作の速度は高くなる。また、少ない電流で結晶化を行うことが可能となる。このため、具体例２に係る情報記録再生装置も、高速動作や消費電力の低減化の効果を有する。
　さらに、結晶核粒子１２Ｂが存在することにより、動作電圧を印加した時に相変化物質１２Ａは確実に結晶化される。このため、書込み等が不完全になる可能性は著しく低減する。つまり、具体例２に係る情報記録再生装置も、動作の安定性が確保される。
　次に、本実施形態の他の例（具体例３）について、図７を参照しつつ説明する。　
　図７は、具体例３に係る情報記録再生装置を表す模式断面図である。図７に表したように、具体例３では、結晶核粒子１２Ｂは電極層１１または電極層１３との界面付近に集中して存在するのでなく、記録層１２中に分散している。この場合でも、結晶核粒子１２Ｂを基に相変化物質１２Ａの結晶成長は容易に行われる。このため、書込みや消去などの動作の速度は高くなる。また、少ない電流で結晶化を行うことが可能となる。このため、具体例３に係る情報記録再生装置も、高速動作や消費電力の低減化の効果を有する。
　さらに、結晶核粒子１２Ｂが存在することにより、動作電圧を印加した時に相変化物質１２Ａは確実に結晶化される。このため、書込み等が不完全になる可能性は低減する。また、結晶核粒子１２Ｂの各粒子の大きさを同等とし、各粒子を等間隔で存在させることにより、相変化物質１２Ａは比較的容易に結晶化されると。これらから、具体例３に係る情報記録再生装置も、動作の安定性が確保される。
　次に、結晶核粒子１２Ｂの各粒子の大きさが異なる場合に特有の効果について、図８を参照しつつ説明する。結晶核粒子１２Ｂの各粒子の大きさが異なる場合には、次に説明する効果が発現される。　
　図８は、結晶核粒子１２Ｂの各粒子の大きさが異なる場合に特有の効果を表すための模式断面図である。ここでは、具体例３に係る情報記録再生装置を例に取り上げる。図示したように、本情報記録再生装置においては、結晶核粒子１２Ｂの各粒子の大きさは異なる。
　非晶質状態の相変化物質１２Ａに電圧を印加して、相変化物質１２Ａを結晶状態に変換させる場合について説明する。ここで、相変化物質１２Ａの膜厚が結晶核粒子１２Ｂのサイズの例えば２～５倍程度の場合、結晶核粒子１２Ｂの近傍における電流の流れやすさは、粒子の大きさによって異なる。結晶核粒子１２Ｂは結晶状態であり相変化物質１２Ａより抵抗率が低いため、結晶核粒子１２Ｂのサイズが大きいほど、この粒子の近傍は実効的な膜厚が小さくなり、この領域には電流が流れやすくなる。逆に、小さいサイズの結晶核粒子１２Ｂのみが存在する領域や、結晶核粒子１２Ｂが存在しない領域では、実効的な膜厚は大きくなり、この領域には電流が流れにくい。
　このため、記録層１２に電流を流すと、電流は、比較的大きなサイズを有する結晶核粒子１２Ｂの近傍に優先的に流れる（図８（ａ）の電流通路１２ｐ）。さらに電流を流すと、別の比較的大きなサイズを有する結晶核粒子１２Ｂの近傍にも流れる（図８（ｂ）の電流通路１２ｐ）。すなわち、結晶核粒子１２Ｂのサイズを差別化することによって、記録層１２内で電流は主面内において選択的に（部分的に）流れることになる。
　これにより、電流通路１２ｐの領域が加熱され、これら領域が相変化する（結晶状態になる）。この結果、記録層１２内に、電極層１１と電極層１３との間を繋ぐ低抵抗状態の通路が形成され、記録層１２は低抵抗状態となる。すなわち、スイッチングが完了する。また、スイッチングが完了した後においては、再生時及び待機時に、電流は限られた通路（電流通路１２ｐ）にのみ流れる。　
　以上から、結晶核粒子１２Ｂの各粒子の大きさが異なる場合は、動作時及び待機時（非動作時）等において、消費電力は大幅に低減化される。
　さらに、結晶核粒子１２Ｂの各粒子の大きさが異なる構成にすることにより、次に説明するように、多値型の情報記録再生装置を得ることができる。　
　図８（ａ）のように記録層１２に電流を流した場合、１本の電流通路１２ｐの部分が結晶状態となる。一方、図８（ｂ）にように記録層１２に電流を流した場合は、２本の電流通路１２ｐの部分が結晶状態となる。この結果、スイッチング後においては、図８（ａ）に係る記録層１２と図８（ｂ）に係る記録層１２とでは、抵抗値が異なる。すなわち、記録層１２は、初期状態（非晶質状態）も含めて、合計３つの抵抗値を取り得る。さらに電流を流せば、別の電流通路１２ｐの部分も結晶化され、この結果記録層１２はさらに別の抵抗値も取り得る。このように、記録層１２は、論理的には極めて多くの抵抗値を取り得る。これら異なる抵抗値に別々のデータ「０」、「１」、「２」等を割り当てることにより、多値型の情報記録再生装置を得ることができる。
　以上から、結晶核粒子１２Ｂの各粒子の大きさを異ならしめ、記録層１２に流す電流（印加する電圧）を適宜調節することにより、多値型の情報記録再生装置を得ることができる。　
　なお、ここでは具体例３に係る情報記録再生装置を例に取り上げたが、具体例１及び具体例２に係る情報記録再生装置についても同様に応用することができる。
　（情報記録再生装置の製造方法）
　次に、本実施形態に係る情報記録再生装置（セル部）の製造方法について、図９～図１１を参照しつつ説明する。ここでは、具体例２に係る情報記録再生装置（図６）を上下反転した構造を有する情報記録再生装置の製造方法について説明する。　
　図９～図１１は、本実施形態に係る情報記録再生装置の製造方法を表す模式工程断面図である。　
　まず、図９（ａ）に表したように、基板５の上に第２の配線１５を形成し、第２の配線１５の上にセル間を離間する素子間絶縁層１６を形成する。素子間絶縁層１６の材料としては、例えばＳｉＯ２などを用いることができる。
　次に、図９（ｂ）に表したように、第２の配線１５と素子間絶縁層１６との界面深さまでエッチング加工を行い、セルとなる領域（セル形成領域９０）を形成する。
　次に、図９（ｃ）に表したように、セル形成領域９０に、電極層１３、及び結晶核１２Ｂの材料からなる層（結晶核材料層１２Ｂｍ）を、下からこの順番で成膜する。成膜方法としては、例えばスパッタ法が挙げられる。その後、結晶核材料層１２Ｂｍの表面に窒化処理を施してもよい。
　次に、結晶核材料層１２Ｂｍの上に、マスク材１７を形成する。マスク材１７の材料としては、例えばＤＬＣ（ダイヤモンドライクカーボン）を用いることができる。形成方法としては、例えばイオンビーム蒸着法が挙げられる。
　その後、マスク材１７の上に、主面方向にナノメートルオーダーの大きさを有するマスク材１９を、次の要領で形成する。マスク材１９は、ナノメートルオーダーの結晶（ナノ結晶）からなる結晶核１２Ｂを作製するために形成されるものである。
　まず、図９（ｃ）に表したように、マスク材１７の上に、マスク材１９の基礎（足がかり）となる層（マスク材１８）を形成する。マスク材１８の材料としては、一例として、ＰＳ（ポリスチレン）とＰ４ＶＰ（ポリ４－ビニルピリジン）のジブロックコポリマーを取り上げる。マスク材１８の形成方法としては、例えば、トルエンなどの溶媒を用いたスピンコート法が挙げられる。
　次に、図１０（ａ）に表したように、この加工体を６０℃程度に加熱し、自己組織化によってＰＳとＰ４ＶＰとを分離する。この結果、マスク材１８は、ＰＳからなるマスク材１８ｂと、Ｐ４ＶＰからなるマスク材１８ａとに分離される。マスク材１８ａ及びマスク材１８ｂは、主面方向においてナノメートルオーダーの大きさを有する。
　次に、マスク材１８を、ＴＥＯＳ（テトラエトキシシラン）と水の蒸気中にさらし、６５℃程度に保つ。この結果、図１０（ｂ）に表したように、マスク材１８ａの領域（Ｐ４ＶＰ領域）に選択的にＳｉＯ２の結晶が得られる。このＳｉＯ２結晶層が、主面方向にナノメートルオーダーの大きさを有するマスク材１９となる。
　次に、図１０（ｃ）に表したように、マスク材１９をマスクとして、例えばＣＯ２などを用いたＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）によってエッチングを行う。この結果、マスク材１８ｂの領域（ＰＳ領域）は、結晶核材料層１２Ｂｍとマスク材１７との界面深さまでエッチングされ、この領域において結晶核材料層１２Ｂｍが露出する。
　次に、図１１（ａ）に表したように、イオンミリング（ion milling）を行い、セル形成領域９０のマスク材１８ａ領域においてマスク材１９及びマスク材１８ａを削り取り（この時、マスク材１７がマスクとして機能する）、またマスク材１８ｂ領域において結晶核材料層１２Ｂｍを削り取る。この結果、マスク材１８ａ領域においては、主面方向においてナノメートルオーダーの大きさを有する結晶核材料層１２Ｂｍが形成される。また、マスク材１８ｂ領域においては、電極層１３が露出する。
　その後、図１１（ｂ）に表したように、加工体を２８０℃程度に加熱し、結晶核材料層１２Ｂｍの結晶化を行う。この結果、ナノ結晶からなる結晶核１２Ｂを得ることができる。なお、結晶化を行う前後で、結晶核材料層１２Ｂｍを窒化処理したり、結晶核材料層１２Ｂｍの表面にＨｆ、Ｔａ、Ｃｒなどの酸化物をＣＶＤ（Chemical Vapor Deposition：化学気相堆積）により成膜するなどして、結晶核１２Ｂの表面に結晶核物質１２ｎの拡散を防止する結晶核被膜１２ｃを設けることができる。
　その後、図１１（ｃ）に表したように、セル形成領域９０に、相変化物質１２Ａ及び電極層１１を、下からこの順番で形成し、さらにその後、平坦化処理を行う。その後、加工体の上に、第１の配線６を形成する。
　なお、図示しないが、第１の配線６及び第２の配線１５を、これらが互いに交叉するようにパターニングすることができる。これにより、クロスポイント型の情報記録再生装置を得ることができる。この場合、図９（ｂ）に関して前述した工程において、セル形成領域９０を第１の方向に形成し、上記の方法で電極層１１までを形成した後（図１１（ｃ）に関して前述した工程の途中まで実施）、さらに次の工程を実施する。まず、第１の方向と交叉する第２の方向に、基板５と第２の配線１５との界面深さまでエッチングを行う。次に、エッチングにより生じた空間に、例えばＣＶＤにより素子間絶縁層１６を形成する。次に、加工体の上に第１の配線６を一様に堆積する。次に、第１の方向に、電極層１１と第１の配線６との界面深さまでエッチングを行う。この時、第１の配線６がセル形成領域９０の上を通るようにエッチングする。その後、エッチングにより生じた空間に、例えばＣＶＤにより素子間絶縁層１６を形成する。
　このようにして、具体例２に係る情報記録再生装置（図６）を上下反転した構造を有する情報記録再生装置セルを得ることができる。
　以下、本実施形態に係る情報記録再生装置の応用例について説明する。　
　本実施形態に係る記録部を、半導体メモリに適用した場合、プローブメモリに適用した場合、及びフラッシュメモリに適用した場合の３つについて説明する。
　（半導体メモリ）
　まず、半導体素子と組み合わせた情報記録再生装置について説明する。　
　図１２は、本実施形態の記録部を備えたクロスポイント型半導体メモリを表す模式図である。　
　ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。　
　ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
　ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ－１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ－１，Ｃｉ，Ｃｉ＋１が入力される。　
　メモリセル３３は、ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１との交叉部に配置される。いわゆるクロスポイント型セルアレイ構造である。　
　メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が付加される。
　図１３は、図１２に表した半導体メモリのメモリセルアレイ部の構造を表す模式図である。　
　半導体チップ３０上には、ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交叉部にメモリセル３３と、ダイオード３４と、が配置される。なお、ダイオード３４とワード線（ＷＬｉ等）との間には、図示しないバリア層が設けられてもよい。　
　このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１４及び図１５に表したように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
　本実施形態の記録層を有するメモリセル３３は、例えば、図１や図２に表したような積層構造（記録層、電極層、保護層、ヒータ層等）から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。なお、前述したように、ダイオード３４とワード線（ＷＬｉ等）との間には、図示しないバリア層が設けられてもよい。
　図１４及び図１５は、メモリセルアレイの他の具体例を表す模式図である。　
　図１４に表した具体例においては、Ｙ方向に延びたビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。なお、ダイオード３４とワード線（ＷＬ（ｄ）ｉ等）との間、及びダイオード３４とビット線（ＢＬｊ等）との間には、図示しないバリア層が設けられてもよい。
　図１５に表した具体例においては、Ｙ方向に延びたビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１と、Ｘ方向に延びたワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線とワード線を、それらの上下のメモリセルで共有した構造とされている。なお、ダイオード３４とワード線（ＷＬ（ｄ）ｉ等）との間、ダイオード３４とビット線（ＢＬ（ｄ）ｊ）との間、及びダイオード３４とワード線（ＷＬ（ｕ）ｉ等）との間には、図示しないバリア層が設けられてもよい。　
　図１４及び図１５に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
　次に、本実施形態の記録層を用いた半導体メモリの記録／再生動作について、図１２及び図１３を参照しつつ説明する。　
　ここでは、図１２において点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行する場合について説明する。
　記録（セット動作、記録層の結晶化）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に長いパルス幅をもつ電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。この結果、点線Ａで囲まれた選択されたメモリセル３３は、相変化により電子伝導性を有するようになるため、記録（セット動作）が完了する。セット動作では、記録層が結晶化するために十分な長さをもつ電流パルスを用いる。
　なお、記録時には、非選択のワード線ＷＬｉ－１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ－１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。　
　また、記録前のスタンバイ時には、全てのワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。　
　また、記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
　再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が相変化を起こさない程度の微小な値とすることが必要である。
　例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。
　消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３において相変化を生じさせることにより行う。
　このように、本具体例のクロスポイント型不揮発性記憶装置は、各セルの記憶部に個別にＭＯＳトランジスタを接続する必要がないこと、また多層化が可能であること、から、高集積化に有利である。
　メモリセル３３内の記録層に結晶核１２Ｂを有する本実施形態の記録層１２を用いることにより、前述した効果が発現される。すなわち、結晶核１２Ｂにより速やかに相変化がなされ、動作速度が向上するため、より短い電流パルスでの記録が可能となる。また、消費電力が低減され、さらに、相変化物質１２Ａが確実に結晶化されることにより動作の安定性が確保される。また、結晶核粒子１２Ｂの大きさを適宜制御することにより、多値型の情報記録再生装置を実現することができる。
　（プローブメモリ）
　次に、プローブメモリに適用した場合について説明する。　
　図１６及び図１７は、本実施形態に係るプローブメモリを表す模式図である。　
　ＸＹスキャナー１６０上には、本実施形態の記録部が設けられた記録媒体が配置される。この記録媒体に対向する形で、プローブアレイが配置される。
　プローブアレイは、基板２３と、基板２３の一面側にアレイ状に配置される複数のプローブ（ヘッド）２４と、を有する。複数のプローブ２４の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２５，２６により駆動される。　
　複数のプローブ２４は、それぞれ、基板２３内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
　まず、マルチプレクスドライバ２５，２６を用いて、全てのプローブ２４をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ１５０に転送される。　
　ドライバ１５０は、この位置情報に基づいてＸＹスキャナー１６０を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。　
　両者の位置決めが完了したら、データエリア上のプローブ２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。　
　データの読み出し及び書き込みは、プローブ２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。　
　なお、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２４をＹ方向に移動させるようにしてもよい。
　記録媒体は、例えば、基板２０と、基板２０上の電極層２１と、電極層２１上の記録層２２とから構成される。　
　記録層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層２２の主要部を占める。
　サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。　
　記録層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。　
　データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録層２２に記録される。記録ビットの“１”，“０”情報は、記録層２２の電気抵抗を検出することにより読み出す。
　本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。　
　データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。　
　ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
　次に、このプローブメモリの記録／再生動作について説明する。　
　図１８は、記録（セット動作）時の状態を説明するための概念図である。　
　記録媒体は、基板（例えば、半導体チップ）２０上の電極層２１と、電極層２１上の記録層２２と、記録層２２上の保護層１３Ｂとから構成されるものとする。保護層１３Ｂは、例えば、薄い絶縁体から構成される。
　セット動作は、記録層２２の記録ビット２７表面に電圧を印加し、記録ビット２７の内部に電位勾配を発生させることにより行う。具体的には、長いパルス幅をもつ電流／電圧パルスを記録ビット２７に与えればよい。これには、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作るか、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位、または正の電位を与えればよい。セット動作では、記録層が結晶化するために十分な長さをもつ電流パルスを用いる。
　電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させる。あるいは、プローブ２４を記録ビット２７表面に接触させて電圧パルスを印加してもよい。
　この結果、記録ビット２７は、相変化によって電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録（セット動作）が完了する。　
　再生に関しては、電流パルスを記録層２２の記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録層２２の記録ビット２７を構成する材料が相変化を起こさない程度の微小な値とする。
　例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録ビット２７に流し、センスアンプＳ／Ａにより記録ビット２７の抵抗値を測定する。なお、再生では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
　消去（リセット）動作に関しては、記録層２２の記録ビット２７を大電流パルスによりジュール加熱して、記録ビット２７における相変化を生じさせることにより行う。　
　本実施形態に係るプローブメモリによれば、ハードディスクと同様に、記録媒体の記録単位に情報記録を行うことができる。
　記録層２２に結晶核１２Ｂを有する本実施形態の記録層１２を用いることにより、前述した効果が発現される。すなわち、結晶核１２Ｂにより速やかに相変化がなされ、動作速度が向上するため、より短い電流パルスでの記録が可能となる。また、消費電力が低減され、さらに、相変化物質１２Ａが確実に結晶化されることにより動作の安定性が確保される。また、結晶核粒子１２Ｂの大きさを適宜制御することにより、多値型の情報記録再生装置を実現することができる。
　（フラッシュメモリ）
　本実施形態は、フラッシュメモリに適用することも可能である。　　
　図１９は、フラッシュメモリのメモリセルを表す模式断面図である。　
　フラッシュメモリのメモリセルは、ＭＩＳ（metal-insulator-semiconductor）トランジスタから構成される。
　半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本実施形態の記録部４４（記録層（ＰＣＲＡＭ）及び上下電極層）が形成される。記録部４４上には、コントロールゲート電極４５が形成される。　
　半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
　図１９を参照しつつ、その基本動作について説明する。　
　セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。　
　電位Ｖ１，Ｖ２の差は、記録部４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。　
　すなわち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでもよい。　
　例えば、初期状態（リセット状態）において、記録部４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
　この状態から電位Ｖ１，Ｖ２を与えて記録部４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。　
　なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
　リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。　
　電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。　
　この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録部４４に注入されるため、記録部４４の温度が上昇する。
　これにより、記録部４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。　
　このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
　（ＮＡＮＤ型フラッシュメモリ）
　図２０は、ＮＡＮＤセルユニットの回路図である。　
　また、図２１は、本実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＡＮＤセルユニットが形成される。　
　ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部４４（記録層（ＰＣＲＡＭ）及び上下電極層）と、記録部４４上のコントロールゲート電極４５と、から構成される。
　メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録部４４は、セット状態、すなわち、導電体（抵抗小）に固定される。　
　セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
　セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。　
　セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。　
　選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
　ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。　
　例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録部４４の抵抗値が高い状態から低い状態に変化しないようにする。　
　また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録部４４の抵抗値を高い状態から低い状態に変化させる。
　リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。　
　この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録部４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
　読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。　
　選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
　なお、図２１に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２２に表したように、セレクトゲートトランジスタＳＴについては、記録部を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
　図２３は、ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。　
　この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている構造を有する。　
　高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
　セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、３．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、１Ｖ）を与える。　
　この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
　そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
　リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、－３．５Ｖ）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（０Ｖ）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
　読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、０．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、１Ｖ）を与える。
　ただし、“１”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”１”は、０Ｖ＜Ｖｔｈ”１”＜０．５Ｖの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”０”は、０．５Ｖ＜Ｖｔｈ”０”＜１Ｖの範囲内にあるものとする。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。　
　このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
　なお、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも０．５Ｖ程度深くなっていることが望ましい。　
　これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
　このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。　
　つまり、メモリセルＭＣの記録部４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
　（ＮＯＲ型フラッシュメモリ）　
　図２４は、ＮＯＲセルユニットの回路図である。　
　また、図２５は、本実施形態の例に係るＮＯＲセルユニットの構造を表す模式図である。
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成されている。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＯＲセルが形成されている。　
　ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。　
　メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部４４（記録層（ＰＣＲＡＭ）及び上下電極層）と、記録部４４上のコントロールゲート電極４５と、から構成される。メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
　（２トランジスタ型フラッシュメモリ）
　図２６は、２トランジスタ型セルユニットの回路図である。　
　また、図２７は、本実施形態に係る２トラセルユニットの構造を表す模式図である。
　２トランジスタ型セルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。　
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係る２トランジスタ型セルユニットが形成される。
　２トランジスタ型セルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。　
　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部（記録層（ＰＣＲＡＭ）及び上下電極層）と、記録部４４上のコントロールゲート電極４５と、から構成される。　
　メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録部４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
　セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。　
　メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。　
　図２７に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２８に表したように、セレクトゲートトランジスタＳＴについては、記録部を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
　上記以外にも、本実施形態で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。　
　記録層４４に結晶核１２Ｂを有する本実施形態の記録層１２を用いることにより、前述した効果が発現される。すなわち、結晶核１２Ｂにより速やかに相変化がなされ、動作速度が向上するとともに、消費電力が低減され、さらに、相変化物質１２Ａが確実に結晶化されることにより動作の安定性が確保される。また、結晶核粒子１２Ｂの大きさを適宜制御することにより、多値型の情報記録再生装置を実現することができる。
　以上説明したように、本発明の実施形態に係る情報記録再生装置によれば、記録層に結晶核１２Ｂを有する本実施形態の記録層１２を用いることにより、動作速度が向上するとともに消費電力が低減され、さらに、動作の安定性が確保される。また、結晶核粒子１２Ｂの大きさを適宜制御することにより、多値型の情報記録再生装置を実現することができる。
　なお、本実施形態の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、本実施形態の例は、成膜された直後の状態を初期状態として、セット、リセットを定義したが、セット、リセットの定義は任意のものであり、本実施形態の例に限定されるものではない。さらに、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
　本発明によれば、高記録密度かつ低消費電力で、安定動作可能な不揮発性の情報記録再生装置が提供される。

Claims (11)

  1. 　第１の層と、
    　第２の層と、
    　前記第１の層と前記第２の層との間に挟持された記録層と、
    　を備え、
    　前記記録層は、
    　　前記第１の層と前記第２の層とを介して供給される電流により、結晶状態と非晶質状態との間を可逆的に遷移可能な相変化物質と、
    　　前記相変化物質に接して設けられ、前記相変化物質の前記結晶状態と略同一の結晶構造を有する結晶核物質と前記結晶核物質の表面に設けられ前記結晶核物質とは異なる組成を有する結晶核被膜とを有する結晶核と、
    　を有することを特徴とする情報記録再生装置。
  2. 　前記結晶核は、
    　前記相変化物質が前記結晶状態においても前記非晶質状態においても結晶状態を維持することを特徴とする請求項１記載の情報記録再生装置。
  3. 　前記結晶核は、前記相変化物質の融点よりも高い融点を有することを特徴とする請求項１記載の情報記録再生装置。
  4. 　前記結晶核物質は、ゲルマニウムを含む材料から構成されることを特徴とする請求項１記載の情報記録再生装置。
  5. 　前記結晶核被膜は、窒化ゲルマニウムを含む材料から構成されることを特徴とする請求項１記載の情報記録再生装置。
  6. 　前記結晶核は、前記第１の層及び前記第２の層の少なくともいずれかの近傍に設けられたことを特徴とする請求項１記載の情報記録再生装置。
  7. 　前記結晶核は、粒子状であることを特徴とする請求項１記載の情報記録再生装置。
  8. 　前記粒子状の結晶核の平均粒径は、１０ナノメートル以下であることを特徴とする請求項７記載の情報記録再生装置。
  9. 　前記粒子状の結晶核の少なくとも２つは、異なる粒径を有することを特徴とする請求項７記載の情報記録再生装置。
  10. 　第１の方向に延在する第１の配線と、
    　前記第１の方向と交叉する第２の方向に延在する第２の配線と、
    　をさらに備え、
    　前記第１の層と前記第２の層と前記記録層とを含む積層体は、前記第１の配線と前記第２の配線とが交叉した部分において、前記第１の配線と前記第２の配線との間に接続され、前記第１及び第２の配線を介して前記電流が供給されることを特徴とする請求項１記載の情報記録再生装置。
  11. 　請求項１０に記載の情報記録再生装置を前記第１の方向及び前記第２の方向に対して略垂直な方向に複数個積層してなることを特徴とする情報記録再生装置。
PCT/JP2008/056495 2008-04-01 2008-04-01 情報記録再生装置 WO2009122570A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2008/056495 WO2009122570A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置
JP2010505227A JP5225372B2 (ja) 2008-04-01 2008-04-01 情報記録再生装置
US12/885,952 US8487345B2 (en) 2008-04-01 2010-09-20 Information recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056495 WO2009122570A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/885,952 Continuation US8487345B2 (en) 2008-04-01 2010-09-20 Information recording and reproducing device

Publications (1)

Publication Number Publication Date
WO2009122570A1 true WO2009122570A1 (ja) 2009-10-08

Family

ID=41134990

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/056495 WO2009122570A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Country Status (3)

Country Link
US (1) US8487345B2 (ja)
JP (1) JP5225372B2 (ja)
WO (1) WO2009122570A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120942B2 (en) 2009-03-23 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor memory device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110015907A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 저항체를 이용한 멀티 레벨 메모리 장치
KR20130101351A (ko) * 2012-03-05 2013-09-13 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
KR20200014801A (ko) 2017-06-02 2020-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10600469B2 (en) 2017-06-26 2020-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11133336B2 (en) 2017-06-27 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2019008483A1 (ja) 2017-07-06 2019-01-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562249A (ja) * 1991-09-05 1993-03-12 Matsushita Electric Ind Co Ltd 光学情報記録媒体
JP2002279690A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 相変化記録媒体、記録装置、及び記録方法
JP2005317812A (ja) * 2004-04-28 2005-11-10 Institute Of Physical & Chemical Research 相変化メモリおよびその作製方法
JP2006221737A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体集積回路装置
JP2007043176A (ja) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法
JP2007273618A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 抵抗変化メモリ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004230B1 (ko) * 1984-08-24 1989-10-27 가부시끼가이샤 도오시바 광(光) 디스크 메모리
US4757492A (en) * 1984-12-26 1988-07-12 Kabushiki Kaisha Toshiba Method for recording and reproducing information on or from an optical recording medium
KR100242859B1 (ko) * 1991-06-20 2000-02-01 가나이 쓰도무 광특성 변형방법, 광학장치, 정보기록매체 그리고 정보기록 방법 및 장치
US5889756A (en) * 1996-07-25 1999-03-30 Kabushiki Kaisha Toshiba Phase change optical recording medium
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
CN100341060C (zh) * 2002-09-13 2007-10-03 松下电器产业株式会社 信息记录介质及其制造方法
US7439007B2 (en) * 2002-12-20 2008-10-21 Ricoh Company, Ltd. Phase change information recording medium having multiple layers and recording and playback method for the medium
JP2005122872A (ja) * 2003-09-22 2005-05-12 Ricoh Co Ltd ２層相変化型情報記録媒体及びその記録再生方法
JP2006165553A (ja) 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP4478100B2 (ja) * 2005-11-30 2010-06-09 株式会社東芝 半導体記録素子
US7692272B2 (en) 2006-01-19 2010-04-06 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
JPWO2009104239A1 (ja) * 2008-02-18 2011-06-16 株式会社東芝 不揮発性記憶装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562249A (ja) * 1991-09-05 1993-03-12 Matsushita Electric Ind Co Ltd 光学情報記録媒体
JP2002279690A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 相変化記録媒体、記録装置、及び記録方法
JP2005317812A (ja) * 2004-04-28 2005-11-10 Institute Of Physical & Chemical Research 相変化メモリおよびその作製方法
JP2006221737A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体集積回路装置
JP2007043176A (ja) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法
JP2007273618A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 抵抗変化メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120942B2 (en) 2009-03-23 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
JP5225372B2 (ja) 2013-07-03
US8487345B2 (en) 2013-07-16
US20110068319A1 (en) 2011-03-24
JPWO2009122570A1 (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
JP5225372B2 (ja) 情報記録再生装置
JP3749847B2 (ja) 相変化型不揮発性記憶装置及びその駆動回路
JP5072997B2 (ja) 情報記録装置及びその製造方法
JP4792107B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
JP4792007B2 (ja) 情報記録再生装置
JP4792006B2 (ja) 情報記録再生装置
JP4792009B2 (ja) 情報記録再生装置
JP4908555B2 (ja) 情報記録再生装置
US8237145B2 (en) Nonvolatile memory device with recording layer having two portions of different nitrogen amounts
WO2009122568A1 (ja) 情報記録再生装置
JP2008084512A (ja) 情報記録再生装置
JP2008251108A (ja) 情報記録再生装置
JP4977158B2 (ja) 情報記録再生装置
TWI406407B (zh) Information recording and reproducing device
TWI396281B (zh) Information recording and reproducing device
JP4792108B2 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
JP3763131B2 (ja) 相変化型情報記録媒体
JP2012119566A (ja) 半導体装置およびその製造方法
JP2008251107A (ja) 情報記録再生装置
Qureshi et al. Next Generation Memory Technologies
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08739608

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010505227

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08739608

Country of ref document: EP

Kind code of ref document: A1