JP2007043176A - 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法 - Google Patents
相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法 Download PDFInfo
- Publication number
- JP2007043176A JP2007043176A JP2006211302A JP2006211302A JP2007043176A JP 2007043176 A JP2007043176 A JP 2007043176A JP 2006211302 A JP2006211302 A JP 2006211302A JP 2006211302 A JP2006211302 A JP 2006211302A JP 2007043176 A JP2007043176 A JP 2007043176A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- layer
- lower electrode
- electrode contact
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 285
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000012782 phase change material Substances 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 417
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910010037 TiAlN Inorganic materials 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 25
- 238000002425 crystallisation Methods 0.000 claims description 19
- 230000008025 crystallization Effects 0.000 claims description 19
- 238000005280 amorphization Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 32
- 238000002474 experimental method Methods 0.000 description 16
- 238000005259 measurement Methods 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 7
- 230000005679 Peltier effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004283 SiO 4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910002665 PbTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化物質、それを含む相変化ＲＡＭ並びに、その製造及び動作方法を提供する。
【解決手段】絶縁性の不純物が全体的に均一に分布された、または絶縁性の不純物が局所領域にのみ均一に分布された相変化物質と、このような相変化物質を含む相変化層を備える相変化ＲＡＭ並びに、その製造及び動作方法を提供する。相変化物質で絶縁性の不純物の含量は、体積を基準に１０％以下でありうる。このような物質を形成する過程で、絶縁性の不純物を含むターゲットに印加される電力を調節することによって、相変化物質内の絶縁性の不純物の含量を調節できる。
【選択図】図１
【解決手段】絶縁性の不純物が全体的に均一に分布された、または絶縁性の不純物が局所領域にのみ均一に分布された相変化物質と、このような相変化物質を含む相変化層を備える相変化ＲＡＭ並びに、その製造及び動作方法を提供する。相変化物質で絶縁性の不純物の含量は、体積を基準に１０％以下でありうる。このような物質を形成する過程で、絶縁性の不純物を含むターゲットに印加される電力を調節することによって、相変化物質内の絶縁性の不純物の含量を調節できる。
【選択図】図１
Description
本発明は、半導体メモリ素子に係り、さらに詳細には、相変化物質、それを含む相変化ＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＰＲＡＭ）とその製造及び動作方法に関する。
ＰＲＡＭでデータが記録される相変化層は、所定温度によって結晶または非晶質になる。前記相変化層が結晶であるときにＰＲＡＭの抵抗は低く、非晶質であるときには高い。ＰＲＡＭは、相変化層が結晶であるときと非晶質であるとき、抵抗が異なる点を利用してビットデータを記録して読み取る不揮発性メモリ素子である。
現在、ＰＲＡＭにおける問題点は、相変化層を非晶質化させるのに必要なリセット電流Ｉｒｅｓｅｔが大きいという点である。
半導体製造技術の発展によって、ＰＲＡＭで相変化層の含まれたストリッジノード及びトランジスタのサイズを縮小してＰＲＡＭの集積度を高めることは技術的に難しくない。
ところが、トランジスタのサイズを縮小する場合、トランジスタの許容可能な最大電流も小さくなる。したがって、ＰＲＡＭのリセット電流を減らさなくてはＰＲＡＭの集積度を高め難い。
また、現在のＰＲＡＭは、結晶化温度が低い。したがって、現在のＰＲＡＭは、周辺環境に影響されやすく、これにより、リテンション特性が低くなって、ＰＲＡＭの信頼性が低下しうる。
本発明が解決しようとする技術的課題は、前記問題点を改善するためのものであり、非晶質化温度（Ｔｍ）は低く、結晶化温度（Ｔｘ）は高い相変化物質を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記相変化物質を相変化層で備えて、リセット電流を下げ、リテンション特性を改善できるＰＲＡＭを提供するところにある。
本発明が解決しようとするさらに他の技術的課題は、前記ＰＲＡＭの動作方法を提供するところにある。
本発明が解決しようとするさらに他の技術的課題は、前記ＰＲＡＭの製造方法を提供するところにある。
前記技術的課題を解決するために、本発明は、結晶化と非晶質化との温度が異なる第１物質、及び前記第１物質に均一に分布された絶縁性の不純物を含むことを特徴とする相変化物質を提供する。
前記絶縁性の不純物は、前記第１物質の全体領域または局所領域にのみ均一に分布されうる。そして、前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つでありうる。また、前記絶縁性の不純物の含量は、体積を基準に前記第１物質の１０％未満でありうる。また、前記絶縁性の不純物は、前記第１物質の内部の格子空間または格子間サイトに存在できる。
前記他の技術的課題を解決するために、本発明は、スイッチング素子、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が、前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含むことを特徴とするＰＲＡＭを提供する。
ここで、前記絶縁性の不純物は、前記相変化層全体に均一に分布されうる。
また、前記絶縁性の不純物は、相変化が起こる前記相変化層の所定領域にのみ均一に分布された状態で存在できる。
前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つでありうる。
前記絶縁性の不純物の含量は、体積を基準に前記相変化層の１０％以下でありうる。
前記下部電極コンタクト層は、ＴｉＮまたはＴｉＡｌＮであるか、ＴｉＮやＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、ＴｉＮやＴｉＡｌＮより熱伝導度は低く、前記ＴｉＮやＴｉＡｌＮと同じレベルの電気抵抗を有する物質層でありうる。
前記下部電極コンタクト層は、ドーピングされたＴｉＮ、ＴｉＡｌＮ、ｎタイプのＳｉＧｅ層、ｎタイプのＰｂＴｅ層、ｎタイプのポリシリコン層及びコバルトシリコン層のうち何れか一つでありうる。
前記下部電極コンタクト層の周りに、スペーサがさらに備えられうる。
前記下部電極コンタクト層は、コンタクトホールの一部を満たし、前記相変化層は、前記コンタクト層の残りの部分を満たしうる。
また、本発明は、前記他の技術的課題を解決するために、前記スイッチング素子に連結された下部電極と、前記スイッチング素子及び前記下部電極を覆う層間絶縁層と、前記層間絶縁層に形成されており、前記下部電極が露出される第１コンタクトホールと、前記第１コンタクトホールを満たす第１下部電極コンタクト層と、前記層間絶縁層上に形成されており、前記第１下部電極コンタクト層を覆う第２下部電極コンタクト層と、前記第２下部電極コンタクト層上に形成されており、前記第２下部電極コンタクト層が露出される第２コンタクトホールを備える絶縁層と、前記絶縁層の相部面に形成されており、前記第２コンタクトホールを満たす相変化層と、前記相変化層上に形成された上部電極と、を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含むことを特徴とするＰＲＡＭを提供する。
このＰＲＡＭで前記絶縁性の不純物の特徴は、前述した通りでありうる。
前記さらに他の技術的課題を解決するために、本発明は、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が、前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含む相変化ＲＡＭの動作方法において、前記相変化層及び前記下部電極コンタクト層を通過するリセット電流を印加して、前記相変化層の前記下部電極コンタクト層に接触した部分を非晶質状態に変えることを特徴とするＰＲＡＭの動作方法を提供する。
前記リセット電流を印加した後、前記相変化層および前記下部電極コンタクト層を通過するセット電流を前記リセット電流より長時間印加できる。
前記絶縁性の不純物は、前記相変化層の全体または一部に均一に分布されうる。
前記相変化層は、Ｔ字型であり、前記下部電極コンタクト層は、前記スイッチング素子に連結される第１下部電極コンタクト層、及び前記Ｔ字型相変化層と前記第１下部電極コンタクト層とを連結する第２下部電極コンタクト層を備えうる。
前記下部電極コンタクト層の側面は、スペーサで取り囲まれうる。
前記さらに他の技術的課題を解決するために、本発明は、基板に形成されたスイッチング素子、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含む相変化ＲＡＭの製造方法において、前記下部電極コンタクト層が形成された結果物の上面上に、前記絶縁性の不純物が除外された相変化層の構成物と前記絶縁性の不純物とが均一に混合された物質を形成して、前記絶縁性の不純物が均一に分布された相変化層を形成することを特徴とするＰＲＡＭの製造方法を提供する。
前記絶縁性の不純物が除外された前記相変化層の構成物は、前記構成物の一部を含むターゲットと、前記構成物の残りを含む他のターゲットとを同時にスパッタリングさせるか、または前記構成物の全てを含むターゲットをスパッタリングさせて形成できる。
前記絶縁性の不純物は、前記絶縁性の不純物を含むターゲットをスパッタリングさせて形成できる。
前記相変化層内の前記絶縁性の不純物の含量は、体積を基準に１０％以下になるように前記絶縁性の不純物を含むターゲットに電力を印加し、必要に応じて印加電力を可変させうる。
前記絶縁性の不純物を含むターゲットに、３０Ｗ〜５００Ｗの電力を印加できる。
前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つでありうる。
前記製造方法で、前記相変化層は、Ｔ字型に形成し、前記下部電極コンタクト層は、前記スイッチング素子に連結される第１下部電極コンタクト層 及び、前記Ｔ字型相変化層と前記第１下部電極コンタクト層とを連結する第２下部電極コンタクト層で形成できる。また、前記下部電極コンタクト層の側面をスペーサで取り囲みうる。
このような本発明を利用すれば、相変化層内に均一に分布された絶縁性の不純物によって、ＰＲＡＭの非晶質化温度Ｔｍは低くなり、結晶化温度Ｔｘは高くなる。これにより、ＰＲＡＭのリセット電流は実質的に小さくなるので、トランジスタのサイズを、小さくなったリセット電流に合わせて縮小できる。また、結晶化温度の上昇により、ＰＲＡＭのリテンション特性が改善されうる。
以下、本発明の実施形態による相変化物質、それを含むＰＲＡＭ並びにその製造及び動作方法を、添付された図面を参照して詳細に説明する。その過程で、図面に図示された層や領域の厚さは、明細書の明確性のために誇張されて図示されたものである。
まず、本発明の第１実施形態によるＰＲＡＭ（以下、第１ＰＲＡＭ）を説明する。相変化物質は、第１ＰＲＡＭの相変化層と実質的に同じであり、相変化物質についての説明は、第１ＰＲＡＭの相変化層の説明に代替する。
図１に示すように、第１ＰＲＡＭの基板４０に所定の導電性不純物、例えば、ｎ型不純物がドーピングされた第１不純物領域Ｓ１及び第２不純物領域Ｄ１が所定間隔で存在する。基板４０は、例えば、ｐ型シリコン基板でありうる。第１不純物領域Ｓ１及び第２不純物領域Ｄ１は、多様な形態を有しうる。第１不純物領域Ｓ１及び第２不純物領域Ｄ１のうち何れか一つ、例えば、第１不純物領域Ｓ１は、ソース領域であり、残りの領域は、ドレイン領域でありうる。第１不純物領域Ｓ１と第２不純物領域Ｄ１との間の基板４０上にゲート酸化膜４２が存在し、ゲート酸化膜４２上にゲート４４が形成されている。基板４０、第１不純物領域Ｓ１、第２不純物領域Ｄ１及びゲート４４は、電界効果トランジスタを構成する。このような電界効果トランジスタは、ＰＮ接合ダイオードに代替されうる。
次いで、基板４０上へ前記トランジスタを覆う第１層間絶縁層４６が形成されている。第１層間絶縁層４６に、第１不純物領域Ｓ１が露出されるコンタクトホール４８が形成されている。コンタクトホール４８は、第１不純物領域Ｓ１の代わりに、第２不純物領域Ｄ１が露出される位置に形成されてもよい。コンタクトホール４８は、導電性プラグ５０で充填されている。第１層間絶縁層４６上に導電性プラグ５０の露出された上面を覆う下部電極５２が存在する。下部電極５２は、パッド層の役割も行う。第１層間絶縁層４６上に、下部電極５２を覆う第２層間絶縁層５４が存在し、第２層間絶縁層５４には、下部電極５２の上面が露出されるコンタクトホール５６が形成されている。第２層間絶縁層５４は、第１層間絶縁層４６と同じ絶縁層でありうる。コンタクトホール５６は、下部電極コンタクト層５８で満たされている。下部電極コンタクト層５８は、ＴｉＮやＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、ＴｉＮやＴｉＡｌＮより熱伝導度は低く、前記ＴｉＮやＴｉＡｌＮと同じレベルの電気抵抗を有する物質層でありうる。第２層間絶縁層５４上に、下部電極コンタクト層５８の露出された上面を覆う相変化層６０が存在する。相変化層６０は、結晶化温度と非晶質化温度とが異なる第１物質を含む。前記第１物質は、格子空間及び格子間サイトを有する。相変化層６０は、前記第１物質と共に絶縁性の不純物６０ｐを含む。前記絶縁性の不純物６０ｐは、前記第１物質の全体領域または一部の領域にのみ均一に分布されうる。このとき、前記絶縁性の不純物６０ｐは、前記第１物質の前記格子空間または格子間サイトに存在できる。相変化層６０の前記第１物質は、例えば、ＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）でありうる。絶縁性の不純物６０ｐは、微粒子状態、分子状態あるいは原子状態で存在できる。このような絶縁性の不純物６０ｐは、例えば、シリコン酸化物（ＳｉＯｘ）（ｘ＝１〜４）、シリコン窒化物（ＳｉＮ、Ｓｉ３Ｎ４）、チタン酸化物（ＴｉＯｘ）（ｘ＝１〜４）、アルミニウム酸化物（ＡｌＯ、Ａｌ２Ｏ３）でありうる。前記シリコン酸化物ＳｉＯｘは、例えば、ＳｉＯ２またはＳｉＯ４であり、前記ＴｉＯｘは、例えば、ＴｉＯ２でありうる。このような絶縁性の不純物６０ｐの含量は、体積を基準に相変化層６０の１０％未満であることが望ましいが、絶縁性の不純物６０ｐの最適の含量は、この範囲内で絶縁性の不純物６０ｐの種類によって異なりうる。例えば、絶縁性の不純物６０ｐがＳｉＯ２である場合、絶縁性の不純物６０ｐの含量は、６％程度が望ましい。相変化層６０上には、上部電極６２が形成されている。上部電極６２は、ＴｉＮ電極またはＴｉＡｌＮ電極でありうる。
一方、図１の所定領域Ｐ１を拡大した図２に示すように、下部電極コンタクト層５８と第２層間絶縁層５４との間にスペーサ７０が備えられてもよい。スペーサは、コンタクトホール５６のサイズを小さく形成するための手段として備えられた。スペーサの材質は、下部電極コンタクト層５８の材質によって異なりうるが、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３及びＳｉＯＮからなる群から選択された何れか一つでありうる。
一方、第１ＰＲＡＭは、図３に示すように、コンタクトホール５６の上端が相変化層６０で満たされうる。すなわち、コンタクトホール５６は、下部電極コンタクト層５８でほとんど満たされ、一部が相変化層６０で満たされうる。
次に、本発明の第２実施形態によるＰＲＡＭ（以下、第２ＰＲＡＭ）について説明する。前記第２ＰＲＡＭは、絶縁性の不純物６０ｐが相変化層６０の一部の領域にのみ均一に分布するところに特徴がある。
具体的には、図４に示すように、前記第２ＰＲＡＭで、絶縁性の不純物６０ｐは、相変化層６０全体に分布するのではなく、下部電極コンタクト層５８と接触しており、実際相変化が起こる相変化層６０の一部の領域Ａ１にのみ均一に分布する。
本発明者は、前記第１ＰＲＡＭ及び第２ＰＲＡＭ関連して、相変化層６０に絶縁性の不純物６０ｐが均一に分布されているか否かと、それによる効果を検証するための実験を実施した。
前記実験で本発明者は、まず、相変化層６０内に絶縁性の不純物６０ｐの存否を確認するために、絶縁性の不純物６０ｐの含量を異ならせた第１実験用ＰＲＡＭないし第３実験用ＰＲＡＭを形成した。このとき、相変化層６０としてＧＳＴ層を使用し、絶縁性の不純物６０ｐとしては、ＳｉＯ２を使用した。
前記第１実験用ＰＲＡＭの相変化層は、相変化層を形成するためのスパッタリング蒸着過程で、絶縁性の不純物６０ｐが放出されるＳｉＯ２ターゲットに６０Ｗの電力を印加して形成したものである。そして、前記第２実験用ＰＲＡＭの相変化層は、前記ＳｉＯ２ターゲットに１００Ｗの電力を印加して形成したものである。また、前記第３実験用ＰＲＡＭの相変化層は、前記ＳｉＯ２ターゲットに１２０Ｗの電力を印加して形成したものである。
図５は、前記第１実験用ＰＲＡＭの相変化層に対するＸ線の光電子分光（ＸＰＳ）の測定結果を示すグラフである。そして、図６及び図７は、それぞれ前記第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層に対するエックス線光電子分光の測定結果を示すグラフである。
図５ないし図７で点線で表示した第１ボックスＢ１、第２ボックスＢ２及び第３ボックスＢ３は、ＳｉＯ２のピークを表す。図５ないし図７で第１ボックスＢ１、第２ボックスＢ２及び第３ボックスＢ３を互いに比較すると、第１実験用ＰＲＡＭの相変化層から第３実験用ＰＲＡＭの相変化層に行くほど、ＳｉＯ２のピークは顕著になるということが分かる。
図５ないし図７のこのような結果から、第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層には、絶縁性の不純物としてＳｉＯ２が存在するということが分かり、相変化層の製造工程で、ＳｉＯ２ターゲットに印加される電力が増加するほど、相変化層内のＳｉＯ２含量も増加するということが分かる。
相変化層内のＳｉＯ２の含量と、相変化層の製造工程でＳｉＯ２ターゲットに印加される電力との関係は、完成した相変化層に対する偏光解析法（Ｅｌｌｉｐｓｏｍｅｔｒｙ）の分析結果によって分かる。
図８は、前記第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層に対する偏光解析法の分析結果を示すグラフである。
図８に示すように、相変化層製造工程で、ＳｉＯ２ターゲットに印加される電力に比例して相変化層内のＳｉＯ２含量も増加するということが分かる。
次いで、本発明者は、相変化層の製造工程で、ＳｉＯ２ターゲットに印加される電力による前記第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層のシート抵抗の変化を測定し、その結果を図９に示した。前記シート抵抗の変化を測定する実験では、前記第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層全体を完全な結晶状態に維持するために、前記第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭを製造する過程で相変化層を形成した直後、その結果物を３００℃で約１０分間アニーリングした。したがって、図９の結果は、相変化層全体が結晶状態である前記第１実験用ＰＲＡＭ、第２実験用ＰＲＡＭ及び第３実験用ＰＲＡＭの相変化層に対するシート抵抗の変化を示す。
絶縁性の不純物を含んでいない従来の相変化層であるＧＳＴ層のシート抵抗Ｒｓが、２００Ω／□であることに鑑みれば、図９に示すように、相変化層の製造工程で、ＳｉＯ２ターゲットに印加される電力が増加するほど、シート抵抗が大きくなるということが分かるが、グラフＧ１の変化様相を見れば、前記ＳｉＯ２ターゲットに印加される電力が増加するにつれて、シート抵抗は指数関数的に増加するということが分かる。
図８から、相変化層の製造工程でＳｉＯ２ターゲットに印加される電力が増加するほど、相変化層内のＳｉＯ２含量も増加するということが分かり、相変化層内のＳｉＯ２含量が増加するほど、相変化層のシート抵抗は指数関数的に増加するということが分かる。
このように、本発明のＰＲＡＭは、相変化層のシート抵抗が従来のＰＲＡＭの相変化層のシート抵抗より大きいので、本発明のＰＲＡＭと従来のＰＲＡＭとに同じ大きさのリセット電流が印加される場合、本発明のＰＲＡＭの相変化層でさらに大きなジュール熱が発生する。これは、本発明のＰＲＡＭ及び従来のＰＲＡＭに同じ大きさのジュール熱を発生させるために、本発明のＰＲＡＭに、前記従来のＰＲＡＭに印加されるリセット電流より小さなリセット電流を印加できるということを意味する。
一方、前述したように、相変化層の製造工程で、ＳｉＯ２ターゲットに印加される電力によって、または相変化層内のＳｉＯ２含量によって相変化層のシート抵抗は指数関数的に増加するため、相変化層内のＳｉＯ２含量が増加し過ぎる場合、相変化層のセット抵抗が大きく増加する。したがって、相変化層内のＳｉＯ２体積含量は１０％より小さく維持することが望ましい。
次に、本発明者は、前記実験の一つとして、絶縁性の不純物が含まれていない相変化層（以下、従来の相変化層）及び前記第３実験用ＰＲＡＭの相変化層に対するＸ線回折分析を実施し、図１０は、その結果を示すグラフである。図１０で、第２グラフＧ２は、従来のＰＲＡＭについてのものであり、第３グラフＧ３は、前記第３実験用ＰＲＡＭについてのものである。
図１０の第２グラフＧ２と第３グラフＧ３とを比較すると、前記第３実験用ＰＲＡＭの相変化層の場合、前記従来の相変化層と同様に、結晶格子構造は、面心立方（ＦＣＣ）構造を有しているということが分かる。また、前記第３実験用ＰＲＡＭの相変化層の場合、多様な結晶方向でのピークの半値全幅が大きく、ピークが低く、多少広く、ノイズがある点から見れば、結晶粒径が小さく、格子が多少歪曲されているということが分かる。
次いで、本発明者は、本発明のＰＲＡＭの相変化層内の絶縁性の不純物の分布を観察するために、相変化層の形成工程で、ＳｉＯ２ターゲットに１８０Ｗの電力を印加して相変化層を形成した。本発明者は、このように形成した相変化層を対象としてＧＩＦ（Ｇａｔａｎ Ｉｍａｇｅ Ｆｉｌｔｅｒ）を利用してシリコンマップを測定した。図１１は、この測定結果を示す。図１１の相変化層６０で黒い部分は、ＧＳＴであり、白い部分は、シリコン（Ｓｉ）である。
図１１に示すように、相変化層６０で、シリコンは、均一に分布されていることが分かり、粒子やクラスタ形態のＳｉＯｘは観察されていないということが分かる。
次に、本発明者は、このような本発明のＰＲＡＭの相変化層に対して絶縁性の不純物の含量による相変化温度、すなわち、結晶化温度及び非晶質化温度を測定した。この測定の対象としては、相変化層の形成のためのコ・スパッタリング工程で、ＳｉＯ２ターゲットに１２０Ｗの電力を印加して形成した第１相変化層、前記ＳｉＯ２ターゲットに１８０Ｗの電力を印加して形成した第２相変化層、及び前記ＳｉＯ２ターゲットに３００Ｗの電力を印加して形成した第３相変化層を使用した。
次に、本発明者は、このような本発明のＰＲＡＭの相変化層に対して絶縁性の不純物の含量による相変化温度、すなわち、結晶化温度及び非晶質化温度を測定した。この測定の対象としては、相変化層の形成のためのコ・スパッタリング工程で、ＳｉＯ２ターゲットに１２０Ｗの電力を印加して形成した第１相変化層、前記ＳｉＯ２ターゲットに１８０Ｗの電力を印加して形成した第２相変化層、及び前記ＳｉＯ２ターゲットに３００Ｗの電力を印加して形成した第３相変化層を使用した。
図１２は、この測定結果を示す。図１２で横軸は、温度変化を表し、縦軸は、相変化層の相変化を知らせるβ値の変化を表す。そして、図１２で、第１グラフＧＧ１は、前記第１相変化層に対する測定結果を表し、第２グラフＧＧ２は、前記第２相変化層に対する測定結果を表す。また、第３グラフＧＧ３は、前記第３相変化層に対する測定結果を表す。
図１２に示すように、第１グラフＧＧ１、第２グラフＧＧ２及び第３グラフＧＧ３は、第１区間ＡＡ１で１次屈折されて、β値が減少するということが分かる。第１区間ＡＡ１で、前記第１相変化層ないし第３相変化層のβ値の減少は、前記第１相変化層ないし第３相変化層の相が非晶質から結晶質に変化することを意味する。すなわち、前記第１相変化層ないし第３相変化層は、第１区間ＡＡ１で結晶化される。第１区間ＡＡ１での結晶化温度は、前記第１相変化層ないし第３相変化層別に異なる。
具体的には、前記第１相変化層は、１５０℃付近で結晶化されるが、前記第２相変化層は、１８０℃に近い温度で結晶化され、前記第３相変化層は、前記第２相変化層より高温で結晶化されるということが分かる。結晶化温度が、前記第１相変化層から前記第３相変化層に行くほど高くなるという事実から、本発明のＰＲＡＭで相変化層の結晶化温度Ｔｘは、相変化層に含まれた絶縁性の不純物の含量が高いほど高くなるということが分かる。そして、従来のＰＲＡＭの相変化層の結晶化温度が約１５０℃であることに鑑みれば、前記第１相変化層ないし第３相変化層の結晶化温度は、約１５０℃〜２００℃であって、従来のＰＲＡＭの相変化層の結晶化温度より高いということが分かる。
次いで、第１グラフＧＧ１、第２グラフＧＧ２及び第３グラフＧＧ３は、第１区間ＡＡ１を経て増加し続け、第２区間ＡＡ２で２次屈折されて、β値が大きく減少するということが分かる。第２区間ＡＡ２で、前記第１相変化層ないし第３相変化層のβ値が大きく減少するのは、第２区間ＡＡ２で、前記第１相変化層ないし第３相変化層の相が結晶から非晶質に変化するためである。すなわち、前記第１相変化層ないし第３相変化層は、第２区間ＡＡ２で溶解されて非晶質化される。前記第１相変化層ないし第３相変化層の非晶質化の温度は、前記結晶化時と同様に、相変化層に含まれた絶縁性の不純物の含量によって変わる。
具体的には、第２区間ＡＡ２で、前記第１相変化層は、約６３０℃で溶解され、すなわち、非晶質化され、前記第２相変化層は、約６４０℃で非晶質化され、前記第３相変化層は、約６００℃で非晶質化されるということが分かる。このような事実から本発明のＰＲＡＭで、相変化層の非晶質化温度Ｔｍは、相変化層に含まれた絶縁性の不純物、例えば、ＳｉＯ２の含量が多いほど低くなるということが分かる。そして、従来のＰＲＡＭで、相変化層の非晶質化温度が約６３０℃であることに鑑みれば、本発明のＰＲＡＭで、相変化層の非晶質化温度は、従来のＰＲＡＭの相変化層の非晶質化温度より低いということが分かる。また、図１２の結果は、本発明のＰＲＡＭで、相変化層に含まれた絶縁性の不純物の含量によって、相変化層の非晶質化温度を６００℃より低温に下げうるということを示唆する。
前述した実験結果から、均一に分布された絶縁性の不純物を含む相変化層が備えられた前記第１ＰＲＡＭ及び第２ＰＲＡＭの結晶化温度は、従来より高くなり、非晶質化温度は、従来より低くなるということが分かる。これにより、前記第１ＰＲＡＭ及び第２ＰＲＡＭのリセット電流は、従来よりも低くなる。そして、前記第１ＰＲＡＭ及び第２ＰＲＡＭの結晶化温度が高いということは、前記リセット電流により記録されたデータが、前記第１ＰＲＡＭ及び第２ＰＲＡＭの外部環境により変化する可能性が従来よりも低いということを意味し、前記リセット電流により前記第１ＰＲＡＭ及び第２ＰＲＡＭに記録されたデータは、従来よりもはるかに長時間安定した状態に維持されうるということを意味する。すなわち、前記第１ＰＲＡＭ及び第２ＰＲＡＭのリテンション特性は、従来のＰＲＡＭよりはるかに優れているということを意味する。
一方、前記第１ＰＲＡＭ及び第２ＰＲＡＭの下部電極コンタクト層５８は、従来のＰＲＡＭで下部電極コンタクト層として使用されたＴｉＮやＴｉＡｌＮより、ペルチェ効果が優秀でありながら、抵抗は類似しており、かつ熱伝導度ははるかに低い物質層でありうる。
前記第１ＰＲＡＭ及び第２ＰＲＡＭの相変化層６０にリセット電流が印加され、相変化層６０の一部の領域が結晶状態から非晶質状態に変わることは、前記リセット電流に起因して相変化層６０の前記一部の領域に熱が発生し、この熱により、相変化層６０の前記一部の領域の温度が瞬間的に相変化温度以上になるためである。
相変化層６０に前記リセット電流が印加され、相変化層６０の前記一部の領域に発生する全ての熱は、ジュール熱、熱伝導損失及びペルチェ効果に起因して発生する熱（以下、ペルチェ熱という）の和である。
前記ペルチェ熱は、ペルチェ効果に起因するため、下部電極コンタクト層５８のサイズ変化によるセット抵抗の変化のような問題点は有していない。したがって、前記ペルチェ熱を増加させる場合、セット抵抗が大きくなるという問題は考慮対象から除外しつつ、相変化層６０の前記一部の領域で発生する全ての熱を増加させうる。これは、すなわち、ペルチェ熱による全ての熱の増加分に該当するほど、リセット電流を減らしうるということを意味する。
下部電極コンタクト層５８から発生するペルチェ熱は、下部電極コンタクト層５８が従来のＴｉＮ、ＴｉＡｌＮ層であるときより大きく増加する。したがって、前記第１ＰＲＡＭ及び第２ＰＲＡＭのリセット電流は、ペルチェ熱が増加した分だけ小さくすることができる。このとき、下部電極コンタクト層５８のサイズは変わらないので、セット抵抗は大きくならない。このような下部電極コンタクト層５８の利点及び前述した相変化層６０の利点を共に考慮する場合、前記第１ＰＲＡＭ及び第２ＰＲＡＭのリセット電流はさらに小さくなる。
前記第１ＰＲＡＭ及び第２ＰＲＡＭの下部電極コンタクト層５８は、多様な形態に変形されうる。例えば、下部電極コンタクト層５８は、広くて平らであり、相変化層６０は、下部が層間絶縁層（図１３の６６を参照）に制限されたＴ字型でありうる。すなわち、下部電極コンタクト層５８と相変化層６０との接触面が層間絶縁層によって制限された構造でありうる。
具体的には、図１３に示すように、絶縁層５４に形成されたコンタクトホール５６は、第１下部電極コンタクト層５９ａで満たされている。第１下部電極コンタクト層５９ａの周りにスペーサがさらに備えられうる。絶縁層５４上に第１下部電極コンタクト層５９ａの露出された部分、すなわち、上面を覆う第２下部電極コンタクト層５９ｂが存在する。第１下部電極コンタクト層５９ａ及び第２下部電極コンタクト層５９ｂは、同じ物質から形成されることが望ましいが、必要な場合には異なってもよい。第１下部電極コンタクト層５９ａ及び第２下部電極コンタクト層５９ｂをなす物質は、前記第１ＰＲＡＭ及び第２ＰＲＡＭの下部電極コンタクト層５８をなす物質と同じでありうる。第１下部電極コンタクト層５９ａ及び第２下部電極コンタクト層５９ｂは、一回の工程で形成してもよく、まず、第１下部電極コンタクト層５９ａを形成した後、第２下部電極コンタクト層５９ｂを形成してもよい。
次いで、第２下部電極コンタクト層５９ｂ上に絶縁層６６が存在する。絶縁層６６に、第２下部電極コンタクト層５９ｂの所定領域の露出されるコンタクトホール６８が存在する。絶縁層６６上にコンタクトホール６８を満たす相変化層７２が形成されている。相変化層７２は、図１の第１ＰＲＡＭに含まれた相変化層６０と同じであることが望ましいが、異なってもよい。相変化層７２上に上部電極７４が存在する。
図１の第１ＰＲＡＭ及び図４の第２ＰＲＡＭで、トランジスタは、スイッチング素子の一例を例示したものである。前記トランジスタは、他のスイッチング素子、例えば、ダイオード型スイッチング素子に代替されてもよい。
次に、図１４及び図１５を参照して、本発明の実施形態によるＰＲＡＭの製造方法を説明する。
図１の層間絶縁層５４の形成までは通常の製造工程による。以後、層間絶縁層５４に、図１に示すコンタクトホール５６を形成し、コンタクトホール５６を下部電極コンタクト層５８で満たす。下部電極コンタクト層５８は、図２に示す構成を有するように形成できる。このとき、下部電極コンタクト層５８を構成する部分の材質上の特徴は、図２で説明したものと同じである。また、下部電極コンタクト層５８は、図１３に示すように、第１下部電極コンタクト層５９ａ及び第２下部電極コンタクト層５９ｂを含むように形成してもよい。
次いで、図１４に示すように、層間絶縁層５４及び下部電極コンタクト層５８が形成された基板４０をスパッタリング蒸着装備のサセプタ８０上にローディングする。
スパッタリング蒸着装備において、層間絶縁層５４から上側に所定距離ほど離隔された部分には、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３が存在する。第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３には、それぞれ第１電力供給源Ｐ１、第２電力供給源Ｐ２及び第３電力供給源Ｐ３が連結されている。第１電力供給源Ｐ１、第２電力供給源Ｐ２及び第３電力供給源Ｐ３は、供給される電力を調節できる。第１ターゲットＴ１は、ＧＳＴの一成分、すなわち、ＧｅＴｅを含むターゲットであってもよく、第２ターゲットＴ２は、絶縁性物質からなるターゲット、例えば、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された選択された何れか一つ（例えば、ＳｉＯ２またはＳｉＯ４ターゲット）であってもよく、第３ターゲットＴ３は、前記ＧＳＴの他の成分、すなわち、Ｓｂ２Ｔｅ３を含むターゲットであってもよい。
次いで、基板４０をサセプタ８０上にローディングした後、第１ターゲットＴ１及び第３ターゲットＴ３に印加される電力は一定に維持し、第２ターゲットＴ２に印加される電力は、７００Ｗ以下、例えば、３０Ｗ〜５００Ｗ、望ましくは、６０Ｗ〜３００Ｗの範囲でターゲットＴ２の構成物質によって調節できる。
このように、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３に電力を印加した状態で、スパッタリングガスを第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３に衝突させてプラズマを発生させる。このようにして、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３で、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３を構成する物質が基板４０上にスパッタリングされる。スパッタリングされた物質は、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３から放出された物質が均一に混合されてなる物質である。このような物質は、図１５に示すように、層間絶縁層５４及び下部電極コンタクト層５８の上面上に蒸着される。このように蒸着された物質層が、相変化層６０である。したがって、相変化層６０は、均一に分布された絶縁性の不純物６０ｐを含む。相変化層６０に含まれた絶縁性の不純物６０ｐの含量は、第２電力供給源Ｐ２から第２ターゲットＴ２に印加される電力を前記所定範囲で調節することによって増加または減少させうる。このために、第２電力供給源Ｐ２に電力調節器がさらに備えられうる。
層間絶縁層５４及び下部電極コンタクト層５８の上面に、このように相変化層６０を形成した後には、通常的な過程で上部電極を形成できる。
一方、コンタクトホール５６に下部電極コンタクト層５８を満たす過程で、コンタクトホール５６の一部にのみ下部電極コンタクト層５８を満たし、コンタクトホール５６の上部の残りの部分には、相変化層６０を形成する過程で相変化層６０を満たしうる。
また、層間絶縁層５４上に、まず、下部電極コンタクト層５８の上面をはじめとして、前記上面の周りの層間絶縁層５４の一部の領域が露出されるマスク（図示せず）を形成した後、第１ターゲットＴ１、第２ターゲットＴ２及び第３ターゲットＴ３を備えるスパッタリング蒸着装備で、前記マスクにより露出された領域上にのみ相変化層６０を形成する。このとき、相変化層６０の厚さは、最終的に得られる厚さより薄く形成する。以後、前記マスクを除去し、前記第２ターゲットＴ２に印加される電力を遮断した状態でスパッタリング蒸着工程を進む。この結果、図４に示すように、相変化層６０の一部の領域Ａ１に絶縁性の不純物を均一に分布し、一部の領域Ａ１を除いた相変化層６０の残りは、絶縁性の不純物を含んでいない。
次には、前述した本発明の実施形態によるＰＲＡＭの動作方法を説明する。このような説明は、前記第１ＰＲＡＭ及び第２ＰＲＡＭの両方に適用されうる。したがって、便宜上、下記の動作説明は、図１に示す第１ＰＲＡＭを基準に説明し、図１６を参照する。
本動作方法と関連して、トランジスタは、常にオン状態であるので、図１６では便宜上、スイッチング素子の図示は省略した。また、相変化層に均一に分布する絶縁性の不純物の図示も省略した。
＜書き込み＞
図１６の（ａ）に示すように、全体が結晶状態である相変化層６０にリセット電流Ｉｒｓを所定時間、例えば、数十ナノ秒間印加する。このとき、本発明の下部電極コンタクト層５８から、従来に比べてはるかに大きなペルチェ熱が発生するため、リセット電流Ｉｒｓは、従来のリセット電流より小さい。例えば、16ＭｂＰＲＡＭの場合、従来には、1.６ｍＡ程度のリセット電流が必要であったが、本発明でリセット電流Ｉｒｓは、1.６ｍＡより小さい。また、６４ＭｂＰＲＡＭの場合、従来には、１.１ｍＡ程度のリセット電流が必要であったが、本発明のＰＲＡＭでリセット電流Ｉｒｓは、１.１ｍＡより小さい。
図１６の（ａ）に示すように、全体が結晶状態である相変化層６０にリセット電流Ｉｒｓを所定時間、例えば、数十ナノ秒間印加する。このとき、本発明の下部電極コンタクト層５８から、従来に比べてはるかに大きなペルチェ熱が発生するため、リセット電流Ｉｒｓは、従来のリセット電流より小さい。例えば、16ＭｂＰＲＡＭの場合、従来には、1.６ｍＡ程度のリセット電流が必要であったが、本発明でリセット電流Ｉｒｓは、1.６ｍＡより小さい。また、６４ＭｂＰＲＡＭの場合、従来には、１.１ｍＡ程度のリセット電流が必要であったが、本発明のＰＲＡＭでリセット電流Ｉｒｓは、１.１ｍＡより小さい。
本発明のＰＲＡＭは、相変化層６０に起因する効果及び下部電極コンタクト層５８に起因する効果を有している。したがって、さらに高い集積度でも本発明のリセット電流Ｉｒｓは、従来のリセット電流より小さくてもよい。
図１６で、参照符号ｈ２は、リセット電流Ｉｒｓの高さ、すなわち、強度を表すが、従来のリセット電流より低い。
相変化層６０にリセット電流Ｉｒｓが印加されつつ、相変化層６０の下部電極コンタクト層５８と接触した一部の領域（図４のＡ１）は、瞬間的に相変化温度以上になる。この結果、図１６の（ｂ）に示すように、相変化層６０に非晶質領域９０が形成される。相変化層６０の前記一部の領域が非晶質領域９０になりつつ、相変化層６０の電気的な抵抗は高まる。このように、相変化層６０の前記一部の領域が非晶質領域９０になったとき、図１に示す第１ ＰＲＡＭにビットデータ１が記録されたものと見なす。
一方、相変化層６０の前記一部の領域が結晶領域であるとき、第１ＰＲＡＭにビットデータ０が記録されたものと見なす。
図１６の（ｂ）に示すように、相変化層６０に非晶質領域９０が存在する状態で、相変化層６０にリセット電流Ｉｒｓより小さな強度のセット電流Ｉｓを印加する。しかし、セット電流Ｉｓは、前記したリセット電流Ｉｒｓより長時間印加する。
このようなセット電流Ｉｓが印加されつつ、相変化層６０の非晶質領域９０は、結晶状態になり、図１６の（ｃ）に示すように、相変化層６０は、全体が結晶状態になる。図１６の（ｃ）及び（ａ）で、相変化層６０の状態は同じである。したがって、図１６の（ｂ）に示す相変化層６０にセット電流Ｉｓを印加する過程は、相変化層６０に記録されたビットデータ１を消去する過程と見なしてもよく、相変化層６０にビットデータ０を記録する過程と見なしてもよい。
＜読み取り＞
読み取りは、相変化層６０の相が変わらないほどの電流を相変化層６０に印加したとき、測定された抵抗の大小を判断して、相変化層６０に記録されたビットデータが１であるか、０であるかを判読する。したがって、読み取り過程で相変化層６０に印加される電流は、前記リセット電流Ｉｒｓ及びセット電流Ｉｓより低いこともある。
読み取りは、相変化層６０の相が変わらないほどの電流を相変化層６０に印加したとき、測定された抵抗の大小を判断して、相変化層６０に記録されたビットデータが１であるか、０であるかを判読する。したがって、読み取り過程で相変化層６０に印加される電流は、前記リセット電流Ｉｒｓ及びセット電流Ｉｓより低いこともある。
前記した説明では多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものと言うより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、前述した物質層以外のより大きなペルチェ効果を表しうる他の物質層で下部電極コンタクト層５８を構成してもよい。これと共に、相変化層６０をＧＳＴ層以外の他の物質層に代替しようとする試みが行える。また、リセット電流とセット電流とを相互逆方向に印加する動作方法を追求してもよい。したがって、本発明の範囲は、説明された実施形態によって決まらず、特許請求の範囲に記載された技術的思想によって決まらねばならない。
本発明のＰＲＡＭは、相変化層に均一に分布された絶縁性の不純物を含む。前記絶縁性の不純物によって本発明のＰＲＡＭの非晶質化温度Ｔｍは、低くなり、結晶化温度Ｔｘは高くなる。これにより、ＰＲＡＭのリセット電流は、実質的に小さくなるので、トランジスタのサイズを、小さくなったリセット電流に合わせて 縮小できる。また、結晶化温度の上昇により、ＰＲＡＭのリテンション特性が改善されうる。
これと共に、本発明のＰＲＡＭでは、相変化層６０の下面と接触する下部電極コンタクト層５８として所定の物質層を使用する。前記所定の物質層は、従来のＴｉＮ、ＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、熱伝導度は低く、電気抵抗は類似した物質層である。このような物質層は、ゼーベック係数が大きいため、ペルチェ熱の発生量が従来よりもはるかに増加する。
したがって、本発明を利用すれば、相変化層６０に起因してリセット電流を減らすことが可能であり、これに加えて、ペルチェ熱の増加分だけリセット電流をさらに減らしうる。このような結果によって、トランジスタの許容電流も大きく減らしうる。これにより、トランジスタのサイズを現在よりさらに小さくすることができるが、これは、ＰＲＡＭの集積度を高めるという結果をもたらす。
本発明のＰＲＡＭにおいて、ペルチェ効果に起因したリセット電流の減少は、下部電極コンタクト層５８のサイズの縮小とは関係ない。したがって、本発明を利用すれば、セット抵抗を大きくせずともＰＲＡＭの集積度を高めうる。
本発明は、不揮発性メモリ素子の必要な全ての電子製品に使用されうる。例えば、コンピュータ、デジタル家電製品、カムコーダ、携帯電話、ＰＤＡ、ＧＰＳ、ＭＰ３、各種制御装置、デジタルカメラ、その他の音声及び動画処理装置に適用されうる。
４０ 基板
４２ ゲート酸化膜
４４ ゲート
４６ 第１層間絶縁層
４８ コンタクトホール
５０ 導電性プラグ
５２ 下部電極
５４ 第２層間絶縁層
５６ コンタクトホール
５８ 下部電極コンタクト層
６０ 相変化層
６０ｐ 不純物
６２ 上部電極
Ｐ１ 所定領域
Ｓ１ 第１不純物領域
Ｄ１ 第２不純物領域
４２ ゲート酸化膜
４４ ゲート
４６ 第１層間絶縁層
４８ コンタクトホール
５０ 導電性プラグ
５２ 下部電極
５４ 第２層間絶縁層
５６ コンタクトホール
５８ 下部電極コンタクト層
６０ 相変化層
６０ｐ 不純物
６２ 上部電極
Ｐ１ 所定領域
Ｓ１ 第１不純物領域
Ｄ１ 第２不純物領域
Claims (37)
- スイッチング素子、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が、前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、
前記相変化層は、均一に分布された絶縁性の不純物を含むことを特徴とする相変化ＲＡＭ。 - 前記絶縁性の不純物は、前記相変化層全体に均一に分布されたことを特徴とする請求項１に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物は、相変化が起こる前記相変化層の所定領域にのみ均一に分布されたことを特徴とする請求項１に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つであることを特徴とする請求項１に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物の含量は、体積を基準に前記相変化層の１０％未満であることを特徴とする請求項１に記載の相変化ＲＡＭ。
- 前記下部電極コンタクト層は、ＴｉＮまたはＴｉＡｌＮであるか、ＴｉＮやＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、ＴｉＮやＴｉＡｌＮより熱伝導度は低く、前記ＴｉＮやＴｉＡｌＮと同じレベルの電気抵抗を有する物質層であることを特徴とする請求項１に記載の相変化ＲＡＭ。
- 前記下部電極コンタクト層は、コンタクトホールの一部を満たし、前記相変化層は、前記コンタクトホールの残りの部分を満たすことを特徴とする請求項１に記載の相変化ＲＡＭ。
- スイッチング素子と、
前記スイッチング素子に連結された下部電極と、
前記スイッチング素子及び前記下部電極を覆う層間絶縁層と、
前記層間絶縁層に形成されており、前記下部電極が露出される第１コンタクトホールと、
前記第１コンタクトホールを満たす第１下部電極コンタクト層と、
前記層間絶縁層上に形成されており、前記第１下部電極コンタクト層を覆う第２下部電極コンタクト層と、
前記第２下部電極コンタクト層上に形成されており、前記第２下部電極コンタクト層が露出される第２コンタクトホールを備える絶縁層と、
前記絶縁層の相部面に形成されており、前記第２コンタクトホールを満たす相変化層と、
前記相変化層上に形成された上部電極と、を備えるが、
前記相変化層は、均一に分布された絶縁性の不純物を含むことを特徴とする相変化ＲＡＭ。 - 前記絶縁性の不純物は、前記相変化層全体に均一に分布されたことを特徴とする請求項８に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物は、前記下部電極コンタクト層と接触した部分を中心に相変化が起こる前記相変化層の所定領域にのみ均一に分布されたことを特徴とする請求項８に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つであることを特徴とする請求項８に記載の相変化ＲＡＭ。
- 前記絶縁性の不純物の含量は、体積を基準に前記相変化層の１０％未満であることを特徴とする請求項８に記載の相変化ＲＡＭ。
- 前記第１下部電極コンタクト層及び第２下部電極コンタクト層は、ＴｉＮまたはＴｉＡｌＮであるか、またはＴｉＮやＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、ＴｉＮやＴｉＡｌＮより熱伝導度は低く、前記ＴｉＮやＴｉＡｌＮと同じレベルの電気抵抗を有する物質層であることを特徴とする請求項８に記載の相変化ＲＡＭ。
- スイッチング素子、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が、前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含む相変化ＲＡＭの動作方法において、
前記相変化層及び前記下部電極コンタクト層を通過するリセット電流を印加して、前記相変化層の前記下部電極コンタクト層に接触した部分を非晶質状態に変えることを特徴とする相変化ＲＡＭの動作方法。 - 前記リセット電流は、前記下部電極コンタクト層としてＴｉＮやＴｉＡｌＮが使用されるときのリセット電流より小さいことを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 前記下部電極コンタクト層は、コンタクトホールの一部を満たし、前記相変化層は、前記コンタクトホールの残りの部分を満たすことを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 前記リセット電流を印加した後、前記相変化層および前記下部電極コンタクト層を通過するセット電流を前記リセット電流より長時間印加することを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 前記絶縁性の不純物は、前記相変化層の全体に分布されたことを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 前記絶縁性の不純物は、前記下部電極コンタクト層と接触する相変化層の一部の領域にのみ分布されたことを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 前記相変化層は、Ｔ字型であり、
前記下部電極コンタクト層は、前記スイッチング素子に連結される第１下部電極コンタクト層、及び前記Ｔ字型相変化層と前記第１下部電極コンタクト層とを連結する第２下部電極コンタクト層を備えることを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。 - 前記下部電極コンタクト層の側面は、スペーサで取り囲まれたことを特徴とする請求項１４に記載の相変化ＲＡＭの動作方法。
- 基板に形成されたスイッチング素子、前記スイッチング素子に連結された下部電極、前記下部電極上に形成された下部電極コンタクト層、前記下部電極コンタクト層上に備えられ、下面の一部の領域が前記下部電極コンタクト層の上面と接触した相変化層、及び前記相変化層上に形成された上部電極を備えるが、前記相変化層は、均一に分布された絶縁性の不純物を含む相変化ＲＡＭの製造方法において、
前記下部電極コンタクト層が形成された結果物の上面上に、前記絶縁性の不純物が除外された相変化層の構成物と前記絶縁性の不純物とが均一に混合された物質を形成して、前記絶縁性の不純物が均一に分布された相変化層を形成することを特徴とする相変化ＲＡＭの製造方法。 - 前記絶縁性の不純物が除外された前記相変化層の構成物は、前記構成物の一部を含むターゲットと、前記構成物の残りを含む他のターゲットとを同時にスパッタリングさせて形成することを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記絶縁性の不純物は、前記絶縁性の不純物を含むターゲットをスパッタリングさせて形成することを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記相変化層内の前記絶縁性の不純物の含量は、体積を基準に１０％以下になるように前記絶縁性の不純物を含むターゲットに電力を印加し、必要に応じて印加電力を可変させることを特徴とする請求項２４に記載の相変化ＲＡＭの製造方法。
- 前記絶縁性の不純物を含むターゲットに、３０Ｗ〜５００Ｗの電力を印加することを特徴とする請求項２５に記載の相変化ＲＡＭの製造方法。
- 前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つであることを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記相変化層は、Ｔ字型に形成し、前記下部電極コンタクト層は、前記スイッチング素子に連結される第１下部電極コンタクト層及び、前記Ｔ字型相変化層と前記第１下部電極コンタクト層とを連結する第２下部電極コンタクト層で形成することを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記下部電極コンタクト層の側面をスペーサで取り囲むことを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記下部電極コンタクト層は、ＴｉＮまたはＴｉＡｌＮであるか、またはＴｉＮやＴｉＡｌＮよりゼーベック係数の絶対値が大きく、負の符号を有し、ＴｉＮやＴｉＡｌＮより熱伝導度は低く、前記ＴｉＮやＴｉＡｌＮと同じレベルの電気抵抗を有する物質層で形成することを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記下部電極コンタクト層は、コンタクトホールの一部を満たし、前記相変化層は、前記コンタクトホールの残りの部分を満たすことを特徴とする請求項２２に記載の相変化ＲＡＭの製造方法。
- 前記絶縁性の不純物は、前記絶縁性の不純物を含むターゲットをスパッタリングさせて形成することを特徴とする請求項２３に記載の相変化ＲＡＭの製造方法。
- 結晶化と非晶質化との温度が異なる第１物質と、
前記第１物質に均一に分布された絶縁性の不純物と、を含むことを特徴とする相変化物質。 - 前記絶縁性の不純物は、前記第１物質の全体領域または局所領域にのみ均一に分布されたことを特徴とする請求項３３に記載の相変化物質。
- 前記絶縁性の不純物は、ＳｉＯｘ（ｘ＝１〜４）、ＳｉＮ、Ｓｉ３Ｎ４、ＴｉＯｘ（ｘ＝１〜４）、ＡｌＯ及びＡｌ２Ｏ３からなる群から選択された少なくとも何れか一つであることを特徴とする請求項３３に記載の相変化物質。
- 前記絶縁性の不純物の含量は、体積を基準に前記第１物質の１０％未満であることを特徴とする請求項３３に記載の相変化物質。
- 前記絶縁性の不純物は、前記第１物質の内部の格子空間または格子間サイトに存在することを特徴とする請求項３３に記載の相変化物質。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0071482 | 2005-08-04 | ||
| KR1020050071482A KR100682969B1 (ko) | 2005-08-04 | 2005-08-04 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007043176A true JP2007043176A (ja) | 2007-02-15 |
| JP2007043176A5 JP2007043176A5 (ja) | 2009-09-17 |
| JP5101061B2 JP5101061B2 (ja) | 2012-12-19 |
Family
ID=37700277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006211302A Active JP5101061B2 (ja) | 2005-08-04 | 2006-08-02 | 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7956342B2 (ja) |
| JP (1) | JP5101061B2 (ja) |
| KR (1) | KR100682969B1 (ja) |
| CN (1) | CN1909239B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235904A (ja) * | 2007-03-21 | 2008-10-02 | Samsung Electronics Co Ltd | 相変化物質層の形成方法及びこれを用いるメモリ装置の製造方法 |
| WO2009122570A1 (ja) * | 2008-04-01 | 2009-10-08 | 株式会社 東芝 | 情報記録再生装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425735B2 (en) * | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| KR100919692B1 (ko) * | 2006-04-27 | 2009-10-06 | 재단법인서울대학교산학협력재단 | 상변화 메모리 셀 및 그의 제조 방법 |
| KR101469831B1 (ko) * | 2007-04-30 | 2014-12-09 | 삼성전자주식회사 | 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법 |
| US7940552B2 (en) * | 2007-04-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices |
| KR100914267B1 (ko) | 2007-06-20 | 2009-08-27 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그것의 형성방법 |
| KR101308549B1 (ko) * | 2007-07-12 | 2013-09-13 | 삼성전자주식회사 | 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법 |
| KR101010169B1 (ko) * | 2007-11-21 | 2011-01-20 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 형성 방법 |
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US8363463B2 (en) * | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8283650B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
| US8283202B2 (en) | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Single mask adder phase change memory element |
| US8012790B2 (en) * | 2009-08-28 | 2011-09-06 | International Business Machines Corporation | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
| US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
| US8129268B2 (en) * | 2009-11-16 | 2012-03-06 | International Business Machines Corporation | Self-aligned lower bottom electrode |
| US8233317B2 (en) * | 2009-11-16 | 2012-07-31 | International Business Machines Corporation | Phase change memory device suitable for high temperature operation |
| US7943420B1 (en) * | 2009-11-25 | 2011-05-17 | International Business Machines Corporation | Single mask adder phase change memory element |
| US8283198B2 (en) * | 2010-05-10 | 2012-10-09 | Micron Technology, Inc. | Resistive memory and methods of processing resistive memory |
| US8426242B2 (en) | 2011-02-01 | 2013-04-23 | Macronix International Co., Ltd. | Composite target sputtering for forming doped phase change materials |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| CN104347800B (zh) * | 2014-09-17 | 2018-03-30 | 曲阜师范大学 | 一种相变存储器选通管及其存储单元 |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| CN105742490B (zh) * | 2016-03-11 | 2018-09-07 | 中国科学院上海微系统与信息技术研究所 | 一种提高相变存储器数据保持力的相变材料层结构 |
| KR102463036B1 (ko) * | 2016-03-15 | 2022-11-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
| KR102653147B1 (ko) | 2018-08-21 | 2024-04-02 | 삼성전자주식회사 | 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 |
| WO2022151182A1 (en) * | 2021-01-14 | 2022-07-21 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Phase-change memory cell and method for fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
| JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
| WO2005053047A1 (de) * | 2003-11-28 | 2005-06-09 | Infineon Technologies Ag | Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US6856536B2 (en) * | 2002-08-02 | 2005-02-15 | Unity Semiconductor Corporation | Non-volatile memory with a single transistor and resistive memory element |
| KR100448893B1 (ko) * | 2002-08-23 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
| US7009694B2 (en) * | 2004-05-28 | 2006-03-07 | International Business Machines Corporation | Indirect switching and sensing of phase change memory cells |
| DE102004037450B4 (de) * | 2004-08-02 | 2009-04-16 | Qimonda Ag | Verfahren zum Betrieb eines Schalt-Bauelements |
| KR100568543B1 (ko) * | 2004-08-31 | 2006-04-07 | 삼성전자주식회사 | 작은 접점을 갖는 상변화 기억 소자의 제조방법 |
| CN1326137C (zh) * | 2004-11-10 | 2007-07-11 | 中国科学院上海微系统与信息技术研究所 | 可用于相变存储器多级存储的相变材料 |
| US20070267620A1 (en) * | 2006-05-18 | 2007-11-22 | Thomas Happ | Memory cell including doped phase change material |
| US7453081B2 (en) * | 2006-07-20 | 2008-11-18 | Qimonda North America Corp. | Phase change memory cell including nanocomposite insulator |
-
2005
- 2005-08-04 KR KR1020050071482A patent/KR100682969B1/ko active IP Right Grant
-
2006
- 2006-08-02 JP JP2006211302A patent/JP5101061B2/ja active Active
- 2006-08-04 CN CN2006101212489A patent/CN1909239B/zh active Active
- 2006-08-04 US US11/498,796 patent/US7956342B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
| JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
| WO2005053047A1 (de) * | 2003-11-28 | 2005-06-09 | Infineon Technologies Ag | Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers |
| JP2007512691A (ja) * | 2003-11-28 | 2007-05-17 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 半導体集積メモリーおよび半導体集積メモリーの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235904A (ja) * | 2007-03-21 | 2008-10-02 | Samsung Electronics Co Ltd | 相変化物質層の形成方法及びこれを用いるメモリ装置の製造方法 |
| WO2009122570A1 (ja) * | 2008-04-01 | 2009-10-08 | 株式会社 東芝 | 情報記録再生装置 |
| JP5225372B2 (ja) * | 2008-04-01 | 2013-07-03 | 株式会社東芝 | 情報記録再生装置 |
| US8487345B2 (en) | 2008-04-01 | 2013-07-16 | Kabushiki Kaisha Toshiba | Information recording and reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070016650A (ko) | 2007-02-08 |
| US20070029606A1 (en) | 2007-02-08 |
| KR100682969B1 (ko) | 2007-02-15 |
| CN1909239B (zh) | 2010-04-21 |
| JP5101061B2 (ja) | 2012-12-19 |
| CN1909239A (zh) | 2007-02-07 |
| US7956342B2 (en) | 2011-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101061B2 (ja) | 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法 | |
| US7417245B2 (en) | Phase change memory having multilayer thermal insulation | |
| US7935567B2 (en) | Active material devices with containment layer | |
| JP5073267B2 (ja) | 相変化メモリ素子 | |
| US7723716B2 (en) | Phase change memory device | |
| JP2007184551A (ja) | 相転移物質、それを含む相転移メモリ及びその動作方法 | |
| JP2006339642A (ja) | 相変化ｒａｍ及びその動作方法 | |
| TW201108400A (en) | Phase change memory cells having vertical channel access transistor and memory plane | |
| US7737527B2 (en) | Phase change material containing carbon, memory device including the phase change material, and method of operating the memory device | |
| JP2009141369A (ja) | 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法 | |
| US20060098524A1 (en) | Forming planarized semiconductor structures | |
| WO2023052319A1 (en) | Phase change memory cell with sidewall projection liner | |
| JP5043044B2 (ja) | 半導体記憶装置の製造方法 | |
| TW201117367A (en) | Semiconductor memory device and manufacturing method thereof | |
| US20080186762A1 (en) | Phase-change memory element | |
| JP2008177570A (ja) | 相変化物質層及びその製造方法、該相変化物質層を備える相変化メモリ素子及びその製造方法並びに動作方法 | |
| JP2008288587A (ja) | アンチモン−亜鉛合金を利用した相変化形不揮発性メモリ素子及びその製造方法 | |
| CN106257701B (zh) | 具有晶界切换的存储器装置及用于制造其的方法 | |
| US11545624B2 (en) | Phase change memory cell resistive liner | |
| TWI632713B (zh) | 相變化儲存元件及其應用 | |
| JP2009266316A (ja) | メモリ装置、電子機器、相変化メモリ素子への記録方法 | |
| US8211742B2 (en) | Lateral phase change memory | |
| US20230210026A1 (en) | Composite material phase change memory cell | |
| US20230157185A1 (en) | Phase change memory gaps | |
| US8026123B2 (en) | Integrated circuit including a memory apparatus and production method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5101061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |