DE102004037450B4 - Verfahren zum Betrieb eines Schalt-Bauelements - Google Patents

Verfahren zum Betrieb eines Schalt-Bauelements Download PDF

Info

Publication number
DE102004037450B4
DE102004037450B4 DE102004037450A DE102004037450A DE102004037450B4 DE 102004037450 B4 DE102004037450 B4 DE 102004037450B4 DE 102004037450 A DE102004037450 A DE 102004037450A DE 102004037450 A DE102004037450 A DE 102004037450A DE 102004037450 B4 DE102004037450 B4 DE 102004037450B4
Authority
DE
Germany
Prior art keywords
electrode
electrodes
active material
material layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004037450A
Other languages
English (en)
Other versions
DE102004037450A1 (de
Inventor
Cay-Uwe Dr. Pinnow
Martin Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004037450A priority Critical patent/DE102004037450B4/de
Priority to US11/188,107 priority patent/US20060071244A1/en
Publication of DE102004037450A1 publication Critical patent/DE102004037450A1/de
Application granted granted Critical
Publication of DE102004037450B4 publication Critical patent/DE102004037450B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

Verfahren zum Betrieb eines Schalt-Bauelements (11), welches ein zentral zwischen mindestens drei jeweils aus leitfähigem Material bestehenden Elektroden (12a, 12b, 12c) angeordnetes aktives Material (13) aufweist, welches durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen Zustand versetzbar ist, wobei das aktive Material (13) ein ionendotiertes Chalkogenid ist, und wobei das Verfahren die Schritte aufweist:
– Anlegen einer Spannung zwischen einer ersten und einer zweiten Elektrode (12b, 12a) derart, dass durch Metall-Abscheidung ein stromleitfähiger Kanal zwischen der ersten und der zweiten Elektrode (12b, 12a) geschaffen wird, und Anlegen einer Spannung zwischen einer dritten Elektrode (12c) und der zweiten Elektrode (12a) derart, dass durch Metall-Abscheidung ein weiterer stromleitfähiger Kanal zwischen der dritten und der zweiten Elektrode (12c, 12a) geschaffen wird, so dass die erste Elektrode (12b) und die dritte Elektrode (12c) über den stromleitfähigen Kanal, und den weiteren stromleitfähigen Kanal leitfähig verbunden sind.

Description

  • Die Erfindung betrifft ein Verfahren zum Betrieb eines Schalt-Bauelements.
  • Herkömmliche Transistoren dienen zum Verstärken oder Schalten eines Signals.
  • Halbleiter-Bipolar-Transistoren, z. B. Silizium- oder Germanium-Transistoren (vom pnp- oder npn-Typ) weisen drei Anschlüsse auf, und bestehen aus zwei gegeneinander geschalteten Dioden, die eine gemeinsame n- bzw. p-Schicht aufweisen (wobei „n" für n-dotiertes Silizium bzw. Germanium, und „p" für p-dotiertes Silizium bzw. Germanium steht).
  • Die mit der gemeinsamen n- bzw. p-Schicht verbundene Elektrode heißt Basis, und die beiden anderen Elektroden Emitter bzw. Kollektor.
  • Durch entsprechende Ansteuerung des Basis-Potentials und damit des Basisstroms kann die für die Elektroden bzw. Löcher sperrende Wirkung der gegeneinander geschalteten Dioden aufgehoben werden, wodurch deren Leitfähigkeit um Größenordnungen ansteigt.
  • Sog. Feldeffekttransistoren (FETs) sind Halbleiter, die im Gegensatz zu den o. g. bipolaren Transistoren mit einem elektrischen Feld, d. h. leistungslos (bzw. nahezu leistungslos) gesteuert werden.
  • Feldeffekttransistoren (z. B. entsprechende Sperrschicht-FETs, oder MOSFETs (z. B. Depletion-, oder Enhancement-MOSFETs), etc.) weisen eine Steuerelektrode („Gate") auf, mit der sich der Widerstand zwischen zwei weiteren Elektroden („Drain", und „Source") steuern lässt.
  • Entsprechend ähnlich der oben erwähnten Unterscheidung bei Bipolartransistoren (npn-, oder pnp-Bipolartransistor) gibt es n-Kanal-, und p-Kanal-FETs.
  • Bei n-Kanal-FETs wird der Kanalstrom um so kleiner, je weiter das Gatepotential sinkt. Bei p-Kanal-FETs ist dies umgekehrt.
  • Augrund des durch FETs (z. B. CMOS-FETs) erreichten nahezu leistungslosen Signal-Schaltens bzw. -Verstärkens werden diese häufig in miniaturisierten mikroelektronischen Schaltungen eingesetzt.
  • Zur Herstellung der o. g. Halbleiter-Feldeffekttransistoren und Halbleiter-Bipolar-Transistoren wird – als Substrat – entsprechendes Silizium-(oder Germanium-)Einkristall-Material benötigt. Dieses ist relativ teuer.
  • Im Stand der Technik sind eine Vielzahl verschiedener Speicherbauelemente, insbesondere Halbleiter-Speicherbauelemente bekannt, z. B. sog. Funktionsspeicher-Bauelemente (z. B. PLAs, PALs, etc.), und sog. Tabellenspeicher-Bauelemente, z. B. ROM-Bauelemente (ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs, EPROMs, EEPROMs, Flash-Speicher, etc. –, und RAM-Bauelemente (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), z. B. DRAMs und SRAMs.
  • Ein RAM-Bauelement ist ein Speicher, bei dem man nach Vorgabe einer Adresse Daten abspeichern, und unter dieser Adresse später wieder auslesen kann.
  • Da in einem RAM-Bauelement möglichst viele Speicherzellen untergebracht werden sollen, ist man bemüht, diese so einfach wie möglich zu realisieren.
  • Bei SRAMs (SRAM = Static Random Access Memory) bestehen die einzelnen Speicherzellen z. B. aus wenigen, beispielsweise 6 Transistoren, und bei sog. DRAMs (DRAM = Dynamic Random Access Memory) i. A. nur aus einem einzigen, entsprechend angesteuerten kapazitiven Element (z. B. einem Trench-Kondensator), mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann.
  • Diese Ladung bleibt allerdings nur für kurze Zeit erhalten; deshalb muß regelmäßig, z. B. ca. alle 64 ms, ein sog. „Refresh" durchgeführt werden.
  • Im Gegensatz hierzu muß bei SRAMs kein "Refresh" durchgeführt werden; d. h., die in der Speicherzelle gespeicherten Daten bleiben gespeichert, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird.
  • Bei Nicht-flüchtigen-Speicherbauelementen (NVMs bzw. Nonvolatile memories), z. B. EPROMs, EEPROMs, und Flash-Speichern bleiben demgegenüber die gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.
  • Des weiteren sind – seit neuerem – auch sog. „resistive" bzw. „resistiv schaltende" Speicherbauelemente bekannt, z. B. sog. Phasen-Wechsel-Speicher (Phase Change Memories), PMC-Speicher (PMC = Programmable Metallization Cell), CB-Speicher (CB = Conductive Bridging), etc.
  • Bei „resistiven" bzw. „resistiv schaltenden" Speicherbauelementen wird ein – z. B. zwischen zwei entsprechenden Elektroden (d. h. einer Anode, und einer Kathode) angeordnetes – „aktives" Material durch entsprechende Schaltvorgänge (genauer: durch entsprechende Strom- oder Spannungs-Pulse entsprechender Höhe und Dauer) in einen mehr oder weniger leitfähigen Zustand versetzt. Dabei entspricht z. B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins", und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt.
  • Bei sog. Multilevel-Speicherverfahren kann – in Form mehrerer, verschiedener (durch entsprechende Strom- oder Spannungs-Pulse erreichter) resistiver Zustände des aktiven Materials – auch mehr als 1 Bit pro Zelle gespeichert werden (z. B. 2, 3, oder 4 Bits pro Zelle, wobei jeder resistive Zustand einer entsprechenden, zu speichernden Bit-Größe zugeordnet ist).
  • Bei Phasen-Wechsel-Speichern (Phase Change Memories (PC memories)) kann als – zwischen zwei entsprechende Elektroden geschaltetes – „aktives" Material z. B. eine entsprechende Chalkogenidverbindung verwendet werden (z. B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung).
  • Das Chalkogenidverbindungs-Material kann durch entsprechende Schaltvorgänge in einen (teilweise) amorphen, d. h. relativ schwach leitfähigen, oder einen (teilweise) kristallinen, d. h. relativ stark leitfähigen Zustand versetzt werden (wobei z. B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Phasen-Wechsel-Speicherzellen sind z. B. aus G. Wicker, Nonvolatile, High Density, High Performance Phase Change Memory, SPIE Conference an Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999 bekannt, sowie z. B. aus Y. N. Hwang et. al., Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003, S. Lai et. al., OUM-a 180 nm nonvolatile memory cell element technology for stand alone and embedded applications, IEDM 2001, etc.
  • Bei PMC-Speichern (PMC = Programmable Metallization Cell) werden beim Programmieren einer entsprechenden PMC-Speicherzelle – abhängig davon, ob ein logische „eins", oder eine logische „null" in die Zelle geschrieben werden soll – mittels entsprechender Strom-Pulse entsprechender Höhe und Dauer, und durch diese hervorgerufene elektrochemische Reaktionen in einem zwischen zwei Elektroden liegenden aktiven Material z. B. entsprechende Metall-„Dendrite” (z. B. aus Ag, oder Cu, etc.) abgeschieden (was zu einem leitenden Zustand der Zelle führt), oder abgebaut (was zu einem nicht-leitenden Zustand der Zelle führt).
  • PMC-Speicherzellen sind z. B. aus Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975) bekannt, und z. B. aus M. N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proc., Vol. 99–13, (1999) 298, M. N. Kozicki, M. Yun, S. J. Yang, J. P. Aberouette, J. P. Bird, Superlattices and Microstructures, Vol. 27, No. 5/6 (2000) 485–488, sowie z. B. aus M. N. Kozicki, M. Mitkova, J. Zhu, M. Park, C. Gopalan, "Can Solid State Electrochemistry Eliminate the Memory Scaling Quandry", Proc. VLSI (2002), und R. Neale: "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design (2002).
  • Des weiteren sind im Stand der Technik auch sog. CB-Speicher bekannt (CB = Conductive Bridging).
  • CB-Speicher sind z. B. in Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975), T. Kawaguchi et. al., "Optical, electrical and structural properties of amorphous Ag-Ge-S and Ag-Ge-Se films and comparison of photoinduced and thermally induced phenomena of both systems", J. Appl. Phys. 79 (12), 9096, 1996, beschrieben, sowie z. B. in M. Kawasaki et. al., "Ionic conductivity of Agx(GeSe3)1 – x (0 < x 0.571) glasses", Solid State Ionics 123, 259, 1999, etc.
  • Bei CB-Speichern basiert der Schalt-Vorgang darauf, dass – durch Anlegen entsprechender Strom-Pulse entsprechender Höhe und Dauer – in einem zwischen zwei Elektroden angeordneten, aktiven Material (z. B. ein entsprechendes Chalkogenid (z. B. GeSe, GeS, AgSe, CuS, etc.)) Elemente eines entsprechenden Abscheide-„Clusters” im Volumen immer weiter anwachsen, bis die zwei Elektroden schließlich leitend „überbrückt", d. h. leitend miteinander verbunden sind (leitender Zustand der CB-Zelle).
  • Durch Anlegen von entsprechend inversen Strom-Pulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die entsprechende CB-Zelle wieder zurück in einen nicht-leitenden Zustand gebracht werden kann.
  • In der DD 76 744 A5 sind als Schaltelement betriebene, steuerbare Halbleiterbauelemente offenbart, die die Aufgabe haben, die elektrischen Verhältnisse eines elektrischen Laststromkreises zu beeinflussen.
  • Das entsprechende Schaltelement bzw. Halbleiterbauelement ist normalerweise im Sperrzustand, und wechselt durch Anlegen einer entsprechend hohen Spannung in einen leitenden Zustand. Wird die angelegte Spannung verringert, wechselt das Schaltelement zurück in den sperrenden Zustand.
  • In der US 3 336 486 ist ein Steuer-System mit mehreren, z. B. drei Elektroden gezeigt.
  • Beispielsweise weist das Steuer-System eine Steuer-Elektrode, und eine erste und eine zweite Last-Elektrode auf.
  • Zwischen der Steuer-Elektrode bzw. der zweiten Last-Elektrode, und der ersten Last-Elektrode ist eine Stromsteuereinrichtung angeordnet.
  • Aus der EP 1 235 227 ist eine Einrichtung mit mehreren, insbesondere vier Elektroden bekannt. Jeweils zwei Elektroden bilden ein entsprechendes Elektroden-Paar.
  • Die Erfindung hat zur Aufgabe, ein neuartiges Verfahren zum Betrieb eines Schalt-Bauelements zur Verfügung zu stellen.
  • Sie erreicht dieses und weitere Ziele durch den Gegenstand des Anspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Querschnitt-Darstellung einer resistiv schaltenden Speicher-Zelle gemäß dem Stand der Technik;
  • 2 eine schematische Querschnitt-Darstellung eines Schalt- bzw. Verstärker-Bauelements bzw. Transistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 das in 2 gezeigte Bauelement, in einem niederohmigen bzw. leitenden Zustand;
  • 4 eine schematische Querschnitt-Darstellung eines Schalt- bzw. Verstärker-Bauelements bzw. Transistors gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • 5a–5e das in 2 und 3 gezeigte Bauelement, bei verschiedenen, während der Herstellung des Bauelements durchlaufenen Phasen;
  • 6 das in 2, 3 und 5e gezeigte Bauelement, von oben her betrachtet;
  • 7a–7e das in 4 gezeigte Bauelement, bei verschiedenen, während der Herstellung des Bauelements durchlaufenen Phasen; und
  • 8 das in 4 und 7e gezeigte Bauelement, von oben her betrachtet.
  • In 1 ist – rein schematisch, und beispielhaft – der Aufbau einer resistiv schaltenden Speicher-Zelle 1 gemäß dem Stand der Technik gezeigt.
  • Die Speicher-Zelle 1 weist zwei entsprechende Metall-Elektroden 2a, 2b (d. h. eine Anode, und eine Kathode) auf.
  • Zwischen den Elektroden ist eine entsprechende, „aktive" Material-Schicht 3 angeordnet.
  • Die Material-Schicht 3 kann durch entsprechende Schaltvorgänge (insbesondere durch Anlegen entsprechender Strom- oder Spannungs-Pulse entsprechender Höhe und Dauer an den Metall-Elektroden 2a, 2b) in einen mehr oder weniger leitfähigen Zustand versetzt werden (wobei z. B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Bei der Speicher-Zelle kann es sich z. B. um eine Phasen-Wechsel-Speicher-Zelle (Phase Change Memory Cells), CB-Speicher-Zelle (CB = Conductive Bridging), oder PMC-Speicher-Zelle (PMC = Programmable Metallization Cell) handeln.
  • Bei einer Phasen-Wechsel-Speicher-Zelle 1 kann als „aktives" Material für die o. g. Material-Schicht 3 z. B. eine entsprechende Chalkogenidverbindung verwendet werden (z. B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung).
  • Das Chalkogenidverbindungs-Material kann durch entsprechende Schaltvorgänge (insbesondere durch Anlegen entsprechender Strom- oder Spannungs-Pulse entsprechender Höhe und Dauer an den Metall-Elektroden 2a, 2b) in einen amorphen, d. h. relativ schwach leitfähigen, oder einen kristallinen, d. h. relativ stark leitfähigen Zustand versetzt werden (wobei z. B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Als Material für die obere und/oder untere Elektrode 2a, 2b kann z. B. eine entsprechendes Metall bzw. eine entsprechende Metall-Legierung verwendet werden, z. B. TiN, TiSiN, TiAIN, TaSiN, oder TiW, etc., oder z. B. Wolfram, oder ein beliebiges anderes, brauchbares Elektroden-Material.
  • Um bei der Speicher-Zelle 1 einen Wechsel von einem amorphen, d. h. relativ schwach leitfähigen Zustand des „aktiven" Materials in einen kristallinen, d. h. relativ stark leitfähigen Zustand zu erreichen, kann an den Elektroden 2a, 2b ein entsprechender Strom-Puls entsprechender Höhe und Dauer angelegt werden, der – aufgrund des relativ hohen Widerstands der aktiven Material-Schicht 3 – dazu führt, dass die aktive Material-Schicht 3 entsprechend – über die Kristallisationstemperatur des aktiven Materials hinausgehend – erwärmt wird, was eine Kristallisation der entsprechenden Bereiche der aktiven Material-Schicht 3 zur Folge hat („Schreibvorgang").
  • Umgekehrt kann ein Zustands-Wechsel der entsprechenden Bereiche der aktiven Material-Schicht 3 von einem kristallinen, d. h. relativ stark leitfähigen Zustand in einen amorphen, d. h. relativ schwach leitfähigen Zustand z. B. dadurch erreicht werden, dass – wiederum durch Anlegen eines entsprechenden Strom-Pulses entsprechender Höhe und Dauer an den Elektroden 2a, 2b – entsprechende Bereiche der aktiven Material-Schicht 3 über die Schmelztemperatur der aktiven Material-Schicht 3 hinaus aufgeheizt, und anschließend durch schnelles Abkühlen in einen amorphen Zustand „abgeschreckt" werden („Löschvorgang").
  • Wird als Speicher-Zelle 1 z. B. eine CB-Speicher-Zelle verwendet, kann als Material für die aktive Material-Schicht 3 z. B. ein entsprechendes Chalkogenid (z. B. GeSe, GeS, AgSe, CuS, etc.) verwendet werden, und – für eine der Elektroden, z. B. die Elektrode 2a – z. B. Cu, Ag, Au, Zn, etc., und – für die andere Elektrode 2b – z. B. W, Ti, Ta, TiN, etc.
  • Der Schalt-Vorgang beruht bei CB-Speicher-Zellen 1 darauf, dass – durch Anlegen entsprechender Strom-(oder Spannungs-)Pulse entsprechender Höhe und Dauer an den Metall-Elektroden 2a, 2b – in der aktiven Material-Schicht 3 entsprechende (Cu, Ag-, Au-, oder Zn-, etc.) Abscheide-„Cluster” im Volumen immer weiter anwachsen, bis die zwei Elektroden 2a, 2b schließlich leitend „überbrückt", d. h. leitend miteinander verbunden sind (leitender Zustand der CB-Speicher-Zelle 1).
  • Durch Anlegen von entsprechend inversen Strom-(bzw. Spannungs-)Pulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die entsprechende CB-Speicher-Zelle 1 wieder zurück in einen nicht-leitenden Zustand gebracht werden kann.
  • In 2 ist eine schematische Darstellung eines Schalt- bzw. Verstärker-Bauelements 11 („Transistors") gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • Das Schalt- bzw. Verstärker-Bauelement 11 weist drei Elektroden 12a, 12b, 12c auf, die – entsprechend ähnlich wie bei herkömmlichen Transistoren – als „Basis" (Elektrode 12a), „Kollektor” (Elektrode 12b), und „Emitter" (Elektrode 12c) fungieren können.
  • Zwischen der – oberhalb (oder alternativ z. B. unterhalb) der Elektroden 12b, 12c („Kollektor", „Emitter") liegenden – Elektrode 12a („Basis"), und den – z. B. im Wesentlichen auf einer Ebene liegenden – Elektroden 12b, 12c („Kollektor", „Emitter") ist – entsprechend ähnlich wie bei „resistiv schaltenden" Speicherbauelementen – eine „aktive" Material-Schicht 13 angeordnet.
  • Die „aktive” Material-Schicht 13 kann, wie im folgenden noch genauer erläutert wird, durch entsprechende Schaltvorgänge (hier: an den Elektroden 12a, 12b, 12c angelegte Ströme/Spannungen (s. u.)), insbesondere durch hierdurch hervorgerufene Heiz-Ströme in einen mehr oder weniger leitfähigen Zustand versetzt werden.
  • Als aktive Material-Schicht 13 kann z. B. ein Festkörperelektrolyt verwendet werden, und für die Elektroden 12a, 12b, 12c entsprechende Metalle/metallische Leiter.
  • Vorteilhaft können für die drei Elektroden 12a, 12b, 12c, und die aktive Material-Schicht 13 entsprechend ähnliche Materialien verwendet werden, wie bei „resistiv schaltenden" Speicherbauelementen (insbesondere für die drei Elektroden 12a, 12b, 12c entsprechend ähnliche Materialien, wie für die zwei Elektroden eines entsprechenden „resistiv schaltenden" Speicherbauelements, und für die aktive Material-Schicht 13 entsprechend ähnliche Materialien, wie für die aktive Material-Schicht des entsprechenden „resistiv schaltenden" Speicherbauelements).
  • Beispielsweise kann – entsprechend ähnlich wie bei PMC-Speicher-Zellen – als aktive Material-Schicht 13 eine – beispielsweise mit einem entsprechenden Metall (z. B. Ag (oder Cu)) gesättigte, d. h. bewegliche Metall-Kationen aufweisende – Festkörperelektrolyt-Schicht, insbesondere z. B. Chalkogenid-Schicht (z. B. eine GeSe- oder GeS-Schicht) verwendet werden, oder eine andere, geeignete Ionenleitermaterial-Schicht, wie z. B. WOx (oder entsprechende weitere, in der festen Phase eine entsprechend hohe Metall-Kationen-Leitfähigkeit aufweisende, amorphe oder kristalline Stoffe).
  • Für die (hier: unteren, als „Kollektor" bzw. „Emitter" fungierenden) Elektroden 12b, 12c können – entsprechend ähnlich z. B. wie für die Anoden-Elektrode bei PMC-Speicher-Zellen – z. B. mit dem o. g. Metall, beispielsweise Ag (oder Cu) angereicherte bzw. gesättigte, oxidierbare (Metall-)Elektroden verwendet werden, bzw. z. B. Ag, Cu, etc., und für die (hier: obere, als „Basis" fungierende) Elektrode 12a – entsprechend ähnlich z. B. wie für die Kathoden-Elektrode bei PMC-Speicher-Zellen – eine – beliebige, „indifferente" – Metall-Schicht (oder – bevorzugt – umgekehrt (d. h. z. B. Ag, Cu für die Elektrode 12a, und indifferente Metalle für die Elektroden 12b, 12c)).
  • Die Abmessungen der Elektrode 12a kann entsprechend ähnlich gewählt sein, wie die Abmessungen einer Kathoden-Elektrode bei PMC-Speicher-Zellen; entsprechend ähnlich können auch die Abmessungen der Elektroden 12b und 12c, und der aktiven Material-Schicht 13 entsprechend ähnlich gewählt sein, wie die Abmessungen der Anoden-Elektrode, bzw. der aktiven Material-Schicht bei PMC-Speicher-Zellen.
  • Beispielsweise kann die aktive Material-Schicht 13 lediglich eine Dicke d1 von z. B. < 160 nm aufweisen, insbesondere z. B. < 100 nm, bevorzugt < 80 nm, < 60 nm, bzw. < 30 nm, und die Elektroden lediglich eine Dicke von z. B. < 200 nm, bevorzugt < 160 nm, < 120 nm, bzw. < 60 nm.
  • Die aktive Material-Schicht, und/oder die Elektroden 12a, 12b, 12c können – von oben her betrachtet – im Querschnitt z. B. im wesentlichen quadratisch oder rund (oder z. B. rechteckförmig) sein, etc. (bzw. können – von oben her betrachtet – die in 6 gezeigten Querschnitts-Formen aufweisen).
  • Des aktive Material-Schicht 13, und/oder die Elektroden können jeweils eine – relativ geringe – Länge und/oder Breite b1 bzw. b2 aufweisen (wobei die Länge und/oder Breite b1 bzw. b2 z. B. < 400 nm, < 200 nm oder < 160 nm betragen kann, insbesondere z. B. < 100 nm).
  • Die Elektroden 12b, 12c sind seitlich voneinander beabstandet angeordnet, z. B. mit einem Abstand c von z. B. < 100 nm, bevorzugt < 80 nm, < 60 nm, < 30 nm, oder < 15 nm.
  • Wie aus 2 hervorgeht, kontaktiert die Elektrode 12a an ihrer gesamten unteren Begrenzungsfläche (oder Teilen hiervon) die obere Begrenzungsfläche der aktiven Material-Schicht 13, und ein (in der Zeichnung rechts liegender) Teilbereich der oberen Begrenzungsfläche der Elektrode 12b (über die gesamte Länge der aktiven Material-Schicht 13, oder Teilen hiervon) einen links liegenden Teilbereich der unteren Begrenzungsfläche der aktiven Material-Schicht 13, sowie ein (in der Zeichnung links liegender) Teilbereich der oberen Begrenzungsfläche der Elektrode 12c (über die gesamte Länge der aktiven Material-Schicht 13, oder Teilen hiervon) einen rechts liegenden Teilbereich der unteren Begrenzungsfläche der aktiven Material-Schicht 13.
  • Alternativ zu den o. g. Materialien können – z. B. entsprechend ähnlich wie z. B. bei Phasen-Wechsel-Speicher-Zellen – als aktive Material-Schicht 13 z. B. entsprechende Ge-Sb-Te- oder Ag-In-Sb-Te- Chalkogenidverbindung verwendet werden, und für die Elektroden – ebenfalls entsprechend ähnlich wie z. B. bei Phasen-Wechsel-Speicher-Zellen – dann z. B. TiN, TiSiN, TiAIN, TaSiN, oder TiW, etc., oder z. B. Wolfram, oder ein beliebiges anderes, brauchbares Elektroden-Material, oder z. B. besonders vorteilhaft – entsprechend ähnlich wie z. B. bei CB-Speicher-Zellen – als aktive Material-Schicht 13 z. B. GeSe-, GeS-, SiSe-, SiS-, AgSe-, oder CuS-Chalkogenid (insbesondere z. B. Ge-Se:Ag, oder Ge-S:Ag), und für die Elektroden 12b, 12c – ebenfalls entsprechend ähnlich wie z. B. bei CB-Speicher-Zellen – z. B. W, Cu, Ag, Au, Zn, etc., und für die Elektrode 12a – ebenfalls entsprechend ähnlich wie z. B. bei CB- Speicher-Zellen – z. B. Ti, W, Ta, TiN, Al, etc. (oder umgekehrt).
  • Durch Anlegen entsprechender Spannungen/Ströme an der aktiven Material-Schicht 13 über die o. g. drei Elektroden 12a, 12b, 12c (bzw. durch Anlegen entsprechender Strom- und/oder Spannungspulse entsprechender Höhe und Dauer) kann – ähnlich wie bei von z. B. PMC-, CB-, oder Phasen-Wechsel-Speicher-Zellen bekannten Schaltvorgängen – das zwischen den drei Elektroden 12a, 12b, 12c angeordnete Material in einen mehr oder weniger leitfähigen Zustand versetzt werden (so dass – wahlweise – z. B. die Elektroden 12a und 12b, und/oder die Elektroden 12a und 12c, und/oder die Elektroden 12b und 12c, und/oder die Elektroden 12a, 12b und 12c elektrisch (stark leitfähig) verbunden, oder elektrisch getrennt (bzw. nicht oder nur schwach leitend verbunden) werden können).
  • Beispielsweise können bei einer z. B. aus identischem oder ähnlichem Material wie bei einer PMC-Speicher-Zelle bestehenden aktiven Material-Schicht 13 – durch Anlegen entsprechender Ströme/Spannungen an den Elektroden 12a, 12b, 12c, und durch diese hervorgerufene elektrochemische Reaktionen – zwischen den entsprechenden Elektroden 12a, 12b, 12c entsprechende Metall-„Dendrite” (z. B. aus Ag, oder Cu, etc.) abgeschieden werden (was zu einer leitfähigen Verbindung zwischen den entsprechenden Elektroden 12a, 12b, 12c führt), oder abgebaut werden (was zu einer nicht bzw. nur schwach leitenden Verbindung zwischen den entsprechenden Elektroden 12a, 12b, 12c führt).
  • Des weiteren kann – alternativ – bei einer z. B. aus identischem oder ähnlichem Material wie bei einer Phasen-Wechsel-Speicher-Zelle bestehenden aktiven Material-Schicht 13 – durch Anlegen entsprechender Ströme/Spannungen an den Elektroden 12a, 12b, 12c – die aktive Material-Schicht 13 zwischen entsprechenden Elektroden 12a, 12b, 12c in einen kristallinen Zustand versetzt werden (was zu einer leitfähigen Verbindung zwischen den entsprechenden Elektroden 12a, 12b, 12c führt), oder in einen amorphen Zustand (was zu einer nicht bzw. nur schwach leitenden Verbindung zwischen den entsprechenden Elektroden 12a, 12b, 12c führt).
  • Bei einer zusätzlichen, besonders vorteilhaften Alternative können – z. B. bei einer aus identischem oder ähnlichem Material wie bei einer CB-Speicher-Zelle bestehenden aktiven Material-Schicht 13 – durch Anlegen entsprechender Ströme/Spannungen an den Elektroden 12a, 12b, 12c Elemente eines entsprechenden Abscheide-„Clusters” in der aktiven Material-Schicht 13 im Volumen immer weiter anwachsen, bis entsprechende Elektroden 12a, 12b, 12c leitend miteinander verbunden sind, und kann durch Anlegen inverser Stöme/Spannungen dieser Vorgang wieder rückgängig gemacht werden, so dass die entsprechenden Elektroden 12a, 12b, 12c dann nicht (mehr) leitend, bzw. nur noch schwach leitend miteinander verbunden sind.
  • Dabei kann z. B. ausgenutzt werden, dass das in der aktiven Material-Schicht 13 eingesetzte Chalkogenidmaterial sowohl p-leitende, n-leitende oder metallische Leitfähigkeit aufweisen kann, in Abhängigkeit von der Dotierung mit Metallionen.
  • Durch Anlegen entsprechender Spannungen/Ströme an den Elektroden 12a, 12b, 12c kann das in 2 und 3 gezeigte (bzw. wie weiter unten erläutert ggf. leicht modifizierte) Festkörperelektrolyt-basierte Bauelement 11 insbesondere, und wie im folgenden noch genauer erläutert wird – entsprechend ähnlich wie herkömmliche Halbleiter-Bipolar-Transistoren und/oder Halbleiter-Feldeffekt-Transistoren – als Schalter und/oder Verstärker betrieben werden.
  • Beispielsweise kann durch Anlegen einer Spannung +Vw an der Elektrode 12a, und einer Spannung +V2 an der Elektrode 12b, sowie einer Spannung +V3 an der Elektrode 12c (und zwar so, dass gilt: Vw – V2 > Vt, Vw – V3 > Vt, und Vw > 0, V2 > 0, V3 > 0) erreicht werden, dass aufgrund der oben erwähnten Effekte i) ein stromleitfähiger Kanal zwischen der Elektrode 12b, und – schließlich – der Elektrode 12a, und ii) ein stromleitfähiger Kanal zwischen der Elektrode 12c, und – schließlich – der Elektrode 12a geschaffen wird, d. h. – relativ schnell – ein stromleitfähiger Kanal zwischen der Elektrode 12b, und der Elektrode 12c (vgl. z. B. den in 3 gezeigten, dort schraffiert dargestellten, querleitfähigen Bereich 13a) – die Elektroden 12b und 12c sind dann niederohmig kurzgeschlossen, was durch entsprechende Wahl der an den Elektroden 12b und 12c anliegenden Spannungen V2, V3 überprüft werden kann („niederohmiger bzw. leitender Zustand” des Bauelements 11).
  • Das Bauelement 11 kann also als elektrochemischer Spannungsschalter betrieben werden, welcher bei effektiven Basis-Spannungen, welche größer sind, als das Redoxpotential des in der aktiven Material-Schicht 13 verwendeten aktiven Materials „aufmacht", d. h. in den niederohmigen bzw. leitenden Zustand wechselt.
  • Durch – darauffolgendes – starkes Reduzieren bzw. Wegnehmen der an der Elektrode 12a anliegenden Spannung Vw (sodaß z. B. gilt: Vw = 0 V) kann das Bauelement 11 aufgrund der o. g. (bzw. entsprechend umgekehrter) Effekte – hervorgerufen durch die Potential-Differenz zwischen der an der Elektrode 12b bzw. 12c anliegenden Spannung (V2 bzw. V3, wobei gilt V2 > 0, bzw. V3 > 0), und der an der Elektrode 12a anliegenden Spannung (dann z. B. V 0 V) – in einen „hochohmigen bzw. nicht leitenden Zustand" zurückgesetzt werden (bei dem die Elektroden 12b und 12c nicht bzw. nur schwach leitend miteinander verbunden sind).
  • In 4 ist eine schematische Darstellung eines Schalt- bzw. Verstärker-Bauelements 111 („Transistors") gemäß einem weiteren, alternativen Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • Das Schalt- bzw. Verstärker-Bauelement 111 weist – ähnlich wie das in 2 und 3 gezeigte Bauelement 11 (und entsprechend ähnlich wie „resistiv schaltende" Speicherbauelemente) – eine „aktive” Material-Schicht 113 auf, sowie – ebenfalls ähnlich wie das in 2 und 3 gezeigte Bauelement 11 – Elektroden 112a, 112b, 112c (die als „Basis" (Elektrode 112a), „Kollektor" (Elektrode 112b), und „Emitter" (Elektrode 112c) fungieren können), und – anders als das in 2 und 3 gezeigte Bauelement 11 – eine weitere, zusätzliche Elektrode 112d („Backside-Gate"), und – optional – eine zwischen der aktiven Material-Schicht 113, und der weiteren Elektrode 112d vorgesehene Isolier-Schicht 114.
  • Die aktive Material-Schicht 113 kann ähnlich oder identisch ausgestaltetet sein, und/oder ähnliche bzw. identische Abmessungen aufweisen, und/oder aus ähnlichen bzw. identischen Materialien bestehen, wie die aktive Material-Schicht 13 des in 2 und 3 gezeigten Bauelements 11.
  • Entsprechend können auch die vier Elektroden 112a, 112b, 112c, 112d ähnlich oder identisch ausgestaltetet sein, und/oder ähnliche bzw. identische Abmessungen aufweisen, und/oder aus ähnlichen bzw. identischen Materialien bestehen, wie die drei Elektroden 12a, 12b, 12c des in 2 und 3 gezeigten Bauelements 11 (alternativ kann – wie in 4 dargestellt – die Dicke der Elektroden 112b, 112c, 112d z. B. etwas geringer sein, als die Dicke der in 2 und 3 gezeigten Elektroden 12b, 12c, etc.).
  • Die Elektroden 112b, 112c können – z. B. auf jeweils gleicher Höhe – rechts und links seitlich von der aktiven Material-Schicht 113 angeordnet sein.
  • Wie aus 3 hervorgeht, kontaktiert die Elektrode 112b an ihrer gesamten (in der Zeichnung rechts liegenden) seitlichen Begrenzungsfläche einen mittleren Abschnitt der (in der Zeichnung links liegenden) seitlichen Begrenzungsfläche der aktiven Material-Schicht 113.
  • Entsprechend ähnlich kontaktiert die Elektrode 112c an ihrer gesamten (in der Zeichnung links liegenden) seitlichen Begrenzungsfläche einen mittleren Abschnitt der (in der Zeichnung rechts liegenden) seitlichen Begrenzungsfläche der aktiven Material-Schicht 113.
  • Die obere Begrenzungsfläche der Isolier-Schicht 114 kontaktiert die untere Begrenzungsfläche der aktiven Material-Schicht 113, und die untere Begrenzungsfläche der Isolier-Schicht 114 die obere Begrenzungsfläche der vierten Elektrode 112d.
  • In bevorzugter Art und Weise weist das für die Isolier-Schicht 114 verwendete Material eine niedrige, insbesondere z. B. eine um mehr als ein Drittel oder die Hälfte niedrigere elektrische Leitfähigkeit auf, als das für die aktive Material-Schicht 113 verwendete Material (insbesondere in dessen o. g. relativ stark leitfähigen Zustand), bzw. z. B. eine zwischen der Leitfähigkeit der aktiven Material-Schicht 113 im o. g. stark leitfähigen, und im o. g. schwach leitfähigen Zustand liegende Leitfähigkeit, z. B. einen Widerstand zwischen z. B. 1 kΩ und 1 GΩ, etc. (im Wesentlichen unabhängigen von den an den Elektroden 112a, 112b, 112c, 112d anliegenden Strömen/Spannungen).
  • Beispielsweise kann als Isolier-Schicht 114 dotiertes bzw. relativ stark dotiertes (und damit eine relativ niedrige elektrische Leitfähigkeit aufweisendes) Chalkogenid, z. B. ein GeS-, GeSe-, oder ein GeTe-Chalkogenid, oder ein entsprechendes Oxid verwendet werden (oder alternativ z. B. eine entsprechend dotierte bzw. relativ stark (Sauerstoff- und/oder Stickstoff-)dotierte – und damit eine relativ niedrige elektrische Leitfähigkeit aufweisende – Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung, etc.).
  • Durch Anlegen entsprechender Spannungen/Ströme an den Elektroden 112a, 112b, 112c, 112d kann das in 4 gezeigte Festkörperelektrolyt-basierte Bauelement 111 insbesondere, und wie im folgenden noch genauer erläutert wird – entsprechend ähnlich wie herkömmliche Halbleiter-Bipolar-Transistoren und/oder Halbleiter-Feldeffekt-Transistoren – als Schalter und/oder Verstärker betrieben werden.
  • Beispielsweise kann durch Anlegen einer Spannung +Vw an der Elektrode 112a, und Verbinden der Elektrode 112d z. B. mit der Erde (mit z. B. V4 = 0 V, wobei gilt: Vw – V4 > Vt) erreicht werden (und zwar ggf. ohne das Anlegen entsprechender Spannungen V2, V3 an den Elektroden 112b, 112c), dass aufgrund der oben erwähnten Effekte ein stromleitfähiger Kanal zwischen den Elektroden 112a, 112d geschaffen wird – die Elektroden 112b und 112c sind dann niederohmig kurzgeschlossen, was durch entsprechende Wahl der an den Elektroden 112b und 112c anliegenden Spannungen V2, V3 überprüft werden kann („niederohmiger bzw. leitender Zustand” des Bauelements 11).
  • Durch – darauffolgendes – starkes Reduzieren bzw. Wegnehmen der an der Elektrode 112a anliegenden Spannung Vw (sodaß z. B. gilt: Vw = 0 V) kann das Bauelement 11 aufgrund der o. g. (bzw. entsprechend umgekehrter) Effekte – hervorgerufen z. B. durch eine Potential-Differenz zwischen der an der Elektrode 112b bzw. 112c anliegenden Spannung (V2 bzw. V3, mit V2 > 0 und V3 > 0), und der an der Elektrode 112a anliegenden Spannung (dann z. B. Vw = 0 V) – in einen „hochohmigen bzw. nicht leitenden Zustand" zurückgesetzt werden (bei dem die Elektroden 112b und 112c nicht bzw. nur schwach leitend miteinander verbunden sind).
  • Alternativ kann das Bauelement 111 z. B. auch als Speicher-, insbesondere nicht-flüchtiges Speicherbauelement betrieben werden, z. B. dadurch, dass das Bauelement 111 mittels relativ lang dauernder und/oder mittels relativ starker und/oder mittels relativ vieler Strom-Impulse „dauerhaft" beschrieben wird, so dass das jeweils gespeicherte Datum (korrespondierend mit einem mehr oder weniger stark leitfähigen Zustand des Bauelements 111) – auch nach dem Reduzieren bzw. Wegnehmen der an der Elektrode 112a und/oder den Elektroden 112b, 112c, 112d anliegenden Spannungen – nicht mehr gelöscht wird.
  • In den 5a bis 5e ist das in 2 und 3 gezeigte Bauelement 11 bei verschiedenen, während der Herstellung des Bauelements 11 durchlaufenen Phasen gezeigt.
  • Wie in 5a und 5b gezeigt ist, wird – an Bereichen A, an denen die Elektroden 12b, 12c gefertigt werden sollen – eine entsprechende Material-Schicht aus einem Substrat 500 entfernt, und an dazwischenliegenden Bereichen B stehengelassen (d. h. es werden – an den Bereichen A – entsprechende Ausnehmungen 501a, 501b geschaffen).
  • Zur selektiven Entfernung des Substrats 500 an den Bereichen A können beliebige, herkömmliche Verfahren verwendet werden, z. B. entsprechende foto-lithographische bzw. auf maskierter Ätzung beruhende Verfahren (bei denen die Bereiche A, nicht aber die Bereiche B (bzw. entsprechende Bereiche einer über dem Substrat 500 vorgesehenen Photolack-Schicht) belichtet, und dann (samt den unter den entsprechenden, belichteten Bereichen der Photolack-Schicht liegenden Bereichen A des Substrats 500) weggeätzt werden (woraufhin die Photolack-Schicht wieder entfernt wird)).
  • Als Material für das Substrat 500 können im Prinzip beliebige, elektrisch isolierende Materialien verwendet werden, insbesondere solche, die keine zu starke Rauhigkeit aufweisen bzw. relativ glatt sind (z. B. Glas) – anders als bei herkömmlichen Halbleiter-Bauelementen müssen also als Substrat-Material keine relativ teuren Silizium-(oder Germanium-)Einkristall-Materialen eingesetzt werden.
  • Wie in 5c gezeigt ist, wird zur Herstellung der Elektroden 12b, 12c in die vorher bei den Bereichen A im Substrat 500 geschaffenen Ausnehmungen 501a, 501b entsprechendes Elektroden-Material gefüllt bzw. abgeschieden, z. B. W (oder Al, etc.).
  • Anschließend kann ein entsprechender Planarisierungs-Schritt durchgeführt werden.
  • Alternativ zum hier beschriebenen Herstellungs-Verfahren kann z. B. auch – anstelle des in 5b gezeigten Verfahrens-Schritts – zunächst oberhalb des in 5a gezeigten Substrats 500 eine entsprechende Elektroden-Material-Schicht abgeschieden werden, und die so erzeugte – durchgehende – Elektroden-Material-Schicht kann anschließend strukturiert, und an den o. g. Bereichen B entsprechenden Bereichen entfernt werden (z. B. wiederum unter Verwendung entsprechender foto-lithographischer bzw. auf maskierter Ätzung beruhender Verfahren).
  • Als Abscheideverfahren können z. B. beliebige, herkömmliche Abscheide-Verfahren verwendet werden, z. B. entsprechende Sputter-Verfahren (oder z. B. Aufdampf-, CVD-, PLD-, ALD-, Spin-Coating-, oder Spray-Coating-Verfahren, etc.).
  • Auf den in 5c gezeigten Verfahrens-Schritt folgend wird bei dem hier beschriebenen Herstellungs-Verfahren – wie in 5d gezeigt – oberhalb der Elektroden 12a, 12b bzw. der o. g. Bereiche A, und oberhalb der an diese angrenzenden Bereiche B – zur Herstellung der aktiven Material-Schicht 13 – eine entsprechende – durchgehende – dotierte Festkörperelektrolytschicht 502 abgeschieden (z. B. Ge-Se:Ag), und über dieser – zur Herstellung der Elektrode 12a – eine entsprechende Metall-Schicht 503 (z. B. eine Schicht aus Titan).
  • Alternativ kann die Festkörperelektrolytschicht 502 z. B. auch erst nach dem Abscheiden dotiert werden.
  • Als Abscheideverfahren können – wiederum – z. B. beliebige, herkömmliche Abscheide-Verfahren verwendet werden, z. B. entsprechende Sputter-Verfahren (oder z. B. Aufdampf-, CVD-, PLD-, ALD-, Spin-Coating-, oder Spray-Coating-Verfahren, etc.).
  • Die so erzeugten – durchgehenden – Schichten 502, 503 werden anschließend wie in 5e angedeutet strukturiert, und dann entsprechend (hier: an Bereichen C) entfernt – z. B. wiederum unter Verwendung entsprechender foto-lithographischer bzw. auf maskierter Ätzung beruhender Verfahren –, so dass schließlich das – in 6 von oben gezeigte (bereits oben unter Bezug auf 2 und 3 beschriebene) – Bauelement 11 geschaffen wird.
  • In den 7a bis 7e ist das in 4 gezeigte Bauelement 111 (bzw. ein entsprechend ähnlich wie dieses ausgestaltetes Bauelement) bei verschiedenen, während der Herstellung des Bauelements durchlaufenen Phasen gezeigt.
  • Wie in 7a und 7b gezeigt ist, wird – an Bereichen A, an denen die Elektroden 12b, 12c, 12d gefertigt werden sollen – eine entsprechende Material-Schicht aus einem Substrat 700 entfernt, und an dazwischenliegenden Bereichen B stehengelassen (d. h. es werden – an den Bereichen A – entsprechende Ausnehmungen 701a, 701b, 701c geschaffen).
  • Zur selektiven Entfernung des Substrats 700 an den Bereichen A können beliebige, herkömmliche Verfahren verwendet werden, z. B. entsprechende foto-lithographische bzw. auf maskierter Ätzung beruhende Verfahren.
  • Als Material für das Substrat 700 können im Prinzip beliebige, elektrisch isolierende Materialien verwendet werden, insbesondere solche, die keine zu starke Rauhigkeit aufweisen bzw. relativ glatt sind (z. B. Glas) – anders als bei herkömmlichen Halbleiter-Bauelementen müssen also als Substrat-Material keine relativ teuren Silizium-(oder Germanium-)Einkristall-Materialen eingesetzt werden.
  • Wie in 7c gezeigt ist, wird zur Herstellung der Elektroden 112b, 112c, 112d in die vorher bei den Bereichen A im Substrat 700 geschaffenen Ausnehmungen 701a, 701b, 701c entsprechendes Elektroden-Material gefüllt bzw. abgeschieden, z. B. W (oder Al, etc.).
  • Anschließend kann ein entsprechender Planarisierungs-Schritt durchgeführt werden.
  • Alternativ zum hier beschriebenen Herstellungs-Verfahren kann z. B. auch – anstelle des in 7b gezeigten Verfahrens-Schritts – zunächst oberhalb des in 7a gezeigten Substrats 700 eine entsprechende Elektroden-Material-Schicht abgeschieden werden, und die so erzeugte – durchgehende – Elektroden-Material-Schicht kann anschließend strukturiert, und an den o. g. Bereichen B entsprechenden Bereichen entfernt werden (z. B. wiederum unter Verwendung entsprechender foto-lithographischer bzw. auf maskierter Ätzung beruhender Verfahren)
  • Auf den in 7c gezeigten Verfahrens-Schritt folgend wird bei dem hier beschriebenen Herstellungs-Verfahren – wie in 7d gezeigt – oberhalb der Elektroden 112a, 112b, 112c – zur Herstellung der aktiven Material-Schicht 13 – eine entsprechende – durchgehende – dotierte Festkörperelektrolytschicht 702 abgeschieden (z. B. Ge-Se:Ag), und über dieser – zur Herstellung der Elektrode 112a – eine entsprechende Metall-Schicht 703 (z. B. eine Schicht aus Titan).
  • Alternativ kann die Festkörperelektrolytschicht 702 auch erst nach dem Abscheiden dotiert werden.
  • Als Abscheideverfahren können jeweils beliebige, herkömmliche Abscheide-Verfahren verwendet werden, z. B. entsprechende Sputter-Verfahren (oder z. B. Aufdampf-, CVD-, PLD-, ALD-, Spin-Coating-, oder Spray-Coating-Verfahren, etc.).
  • Die – durchgehenden – Schichten 702, 703 werden – wie in 7e angedeutet – strukturiert, und dann entsprechend (hier: an Bereichen C) entfernt – z. B. wiederum unter Verwendung entsprechender foto-lithographischer bzw. auf maskierter Ätzung beruhender Verfahren –, so dass schließlich das – in 8 von oben gezeigte (bzw. das oben unter Bezug auf 4 beschriebene (oder ein entsprechend ähnliches)) – Bauelement 111 geschaffen wird.
  • Durch Verwendung des o. g. – bevorzugt nicht-einkristallinen – Substrats 500, 700, z. B. Glas, können die Bauelemente 11, 111 deutlich kostengünstiger hergestellt werden, als herkömmliche – auf bzw. in entsprechendem Silizium-(oder Germanium-)Einkristall-Material angeordnete bzw. gefertigte – Halbleiter-Schalt- bzw. Verstärker-Bauelemente.
    • 1
    Speicher-Zelle
    2a
    Elektrode
    2b
    Elektrode
    3
    aktive Material-Schicht
    11
    Transistor
    12a
    Elektrode
    12b
    Elektrode
    12c
    Elektrode
    13
    aktive Material-Schicht
    13a
    querleitfähiger Bereich
    111
    Transistor
    112a
    Elektrode
    112b
    Elektrode
    112c
    Elektrode
    112d
    Elektrode
    113
    aktive Material-Schicht
    114
    Isolier-Schicht
    500
    Substrat
    501a
    Ausnehmung
    501b
    Ausnehmung
    502
    Festkörperelektrolytschicht
    503
    Metall-Schicht
    700
    Substrat
    701a
    Ausnehmung
    701b
    Ausnehmung
    701c
    Ausnehmung
    702
    Festkörperelektrolytschicht
    703
    Metall-Schicht

Claims (3)

  1. Verfahren zum Betrieb eines Schalt-Bauelements (11), welches ein zentral zwischen mindestens drei jeweils aus leitfähigem Material bestehenden Elektroden (12a, 12b, 12c) angeordnetes aktives Material (13) aufweist, welches durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen Zustand versetzbar ist, wobei das aktive Material (13) ein ionendotiertes Chalkogenid ist, und wobei das Verfahren die Schritte aufweist: – Anlegen einer Spannung zwischen einer ersten und einer zweiten Elektrode (12b, 12a) derart, dass durch Metall-Abscheidung ein stromleitfähiger Kanal zwischen der ersten und der zweiten Elektrode (12b, 12a) geschaffen wird, und Anlegen einer Spannung zwischen einer dritten Elektrode (12c) und der zweiten Elektrode (12a) derart, dass durch Metall-Abscheidung ein weiterer stromleitfähiger Kanal zwischen der dritten und der zweiten Elektrode (12c, 12a) geschaffen wird, so dass die erste Elektrode (12b) und die dritte Elektrode (12c) über den stromleitfähigen Kanal, und den weiteren stromleitfähigen Kanal leitfähig verbunden sind.
  2. Verfahren nach Anspruch 1, welches zusätzliches den Schritt aufweist: – Bewerten, ob die erste Elektrode (12b) und die dritte Elektrode (12c) leitfähig verbunden sind.
  3. Verfahren nach einem der vorhergehenden Ansprüche, welches außerdem den Schritt aufweist: – Reduzieren einer oder mehrerer der zwischen den mindestens drei Elektroden (12a, 12b, 12c) anliegenden Spannungen derart, dass durch Metall-Abscheidungs-Abbau die leitfähige Verbindung zwischen der ersten Elektrode (12b) und der dritten Elektrode (12c) wieder unterbrochen wird.
DE102004037450A 2004-08-02 2004-08-02 Verfahren zum Betrieb eines Schalt-Bauelements Expired - Fee Related DE102004037450B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004037450A DE102004037450B4 (de) 2004-08-02 2004-08-02 Verfahren zum Betrieb eines Schalt-Bauelements
US11/188,107 US20060071244A1 (en) 2004-08-02 2005-07-25 Switching or amplifier device, in particular transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004037450A DE102004037450B4 (de) 2004-08-02 2004-08-02 Verfahren zum Betrieb eines Schalt-Bauelements

Publications (2)

Publication Number Publication Date
DE102004037450A1 DE102004037450A1 (de) 2006-03-16
DE102004037450B4 true DE102004037450B4 (de) 2009-04-16

Family

ID=35853275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004037450A Expired - Fee Related DE102004037450B4 (de) 2004-08-02 2004-08-02 Verfahren zum Betrieb eines Schalt-Bauelements

Country Status (2)

Country Link
US (1) US20060071244A1 (de)
DE (1) DE102004037450B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7746682B2 (en) * 2005-11-03 2010-06-29 Agata Logic Inc. SEU hardened latches and memory cells using programmable resistance devices
US7675765B2 (en) 2005-11-03 2010-03-09 Agate Logic, Inc. Phase-change memory (PCM) based universal content-addressable memory (CAM) configured as binary/ternary CAM
US7494849B2 (en) * 2005-11-03 2009-02-24 Cswitch Inc. Methods for fabricating multi-terminal phase change devices
US7511532B2 (en) 2005-11-03 2009-03-31 Cswitch Corp. Reconfigurable logic structures
US8222917B2 (en) * 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
US8183551B2 (en) 2005-11-03 2012-05-22 Agale Logic, Inc. Multi-terminal phase change devices
KR101095741B1 (ko) * 2006-05-31 2011-12-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2009021436A (ja) * 2007-07-12 2009-01-29 Hitachi Ltd 半導体装置
US7838861B2 (en) * 2007-09-17 2010-11-23 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit and memory module
US20100163826A1 (en) * 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Method for active pinch off of an ovonic unified memory element
WO2016162053A1 (en) * 2015-04-07 2016-10-13 Hewlett-Packard Development Company, L.P. Memristor functions based on an orthogonal electrode
US20220406998A1 (en) * 2019-11-22 2022-12-22 Agency For Science, Technology And Research Electronic synapse device and method of forming the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3336486A (en) * 1966-09-06 1967-08-15 Energy Conversion Devices Inc Control system having multiple electrode current controlling device
DD76744A5 (de) * 1963-09-20 1970-10-12 Energy Conversion Devices Inc Symmetrisches schaltbares Halbleiterbauelement
US3872492A (en) * 1972-07-26 1975-03-18 Energy Conversion Devices Inc Radiation hardened field effect transistor
DE2215467C2 (de) * 1971-04-30 1983-03-31 Energy Conversion Devices, Inc., 48084 Troy, Mich. Elektrisch steuerbares Halbleiterbauelement und Schaltung mit einem solchen Halbleiterbauelement
EP0164541A2 (de) * 1984-05-14 1985-12-18 Energy Conversion Devices, Inc. In integrierten Schaltungen anwendbarer Dünnfilm-Feldeffekttransistor und Verfahren zur Herstellung
US5760462A (en) * 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
EP1235227A2 (de) * 1997-12-04 2002-08-28 Axon Technologies Corporation Programmierbare aggregierende Unterflächenmetallisierungsstruktur
WO2004081977A2 (en) * 2003-03-10 2004-09-23 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
WO2004100217A2 (en) * 2003-04-30 2004-11-18 Energy Conversion Devices, Inc. Field effect chalcogenide devices
DE112004000060T5 (de) * 2003-07-18 2006-06-14 Nec Corp. Schaltelement, Verfahren zum Ansteuern des Schaltelements, überschreibbare integrierte Logikschaltung und Speicherelement

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD76744A5 (de) * 1963-09-20 1970-10-12 Energy Conversion Devices Inc Symmetrisches schaltbares Halbleiterbauelement
US3336486A (en) * 1966-09-06 1967-08-15 Energy Conversion Devices Inc Control system having multiple electrode current controlling device
DE2215467C2 (de) * 1971-04-30 1983-03-31 Energy Conversion Devices, Inc., 48084 Troy, Mich. Elektrisch steuerbares Halbleiterbauelement und Schaltung mit einem solchen Halbleiterbauelement
US3872492A (en) * 1972-07-26 1975-03-18 Energy Conversion Devices Inc Radiation hardened field effect transistor
EP0164541A2 (de) * 1984-05-14 1985-12-18 Energy Conversion Devices, Inc. In integrierten Schaltungen anwendbarer Dünnfilm-Feldeffekttransistor und Verfahren zur Herstellung
US5760462A (en) * 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
EP1235227A2 (de) * 1997-12-04 2002-08-28 Axon Technologies Corporation Programmierbare aggregierende Unterflächenmetallisierungsstruktur
WO2004081977A2 (en) * 2003-03-10 2004-09-23 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
WO2004100217A2 (en) * 2003-04-30 2004-11-18 Energy Conversion Devices, Inc. Field effect chalcogenide devices
DE112004000060T5 (de) * 2003-07-18 2006-06-14 Nec Corp. Schaltelement, Verfahren zum Ansteuern des Schaltelements, überschreibbare integrierte Logikschaltung und Speicherelement

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Hirose, Y., Hirose, H.: Polarity-dependent memory switching and behaviour Ag dendrite in Ag-photodoped amorphous As2S3 films. 1975, Journal of Applied Physics, Vol. 47, No. 6, S. 2767-2772 *
Hwang, Y.N. [u.a.]: Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, 2003. IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, S. 91-92 *
Kozicki, M.N. [u.a.]: Applications of Programmable Resistance Changes in Metal-Doped Chalcogenides. 1999, Electrochemical Society Proceedings, Vol. 99-13, S. 298-309 *
Kozicki, M.N. [u.a.]: Nanoscale effects in devices based on chalcogenide solid solution. 2000, Superlattices and Microstructures, Vol. 27, No. 5/6, S. 485-488 *
Lai, S., Lowrey, T.: OU;-a 180 nm non-volatile memory cell element technology for stand alone and embedded applications. 2001, IEEE, International electronic Devices Meeting 2001, IEDM Technical Digest 2001, S. 803-806 *
Wicker, G.: Nonvolatile, High Density, high Perfor mance Phase change Memory. 1999, SPIE Conference o n Electronics and Structures for MEMS, Vol. 3891, S. 2-9; Hwang, Y.N. [u.a.]: Completely CMOS Compat ible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, 2003. IEEE Proceedings of the Nonvola tile Semiconductor Memory Workshop, Monterey, S. 9 1-92; Lai, S., Lowrey, T.: OU;-a 180 nm non-volati le memory cell element technology for stand alone and embedded applications. 2001, IEEE, Internation al electronic Devices Meeting 2001, IEDM Technical Digest 2001, S. 803-806; Hirose, Y., Hirose, H.: Polarity-dependent memory switching and behaviour Ag dendrite in Ag-photodoped amorphous As2S3 films . 1975, Journal of Applied Physics, Vol. 47, No. 6 , S. 2767-2772; Kozicki, M.N. [u.a.]: Applications of Programmable Resistance Changes in Metal-Doped Chalcogenides. 1999, Electrochemical Society Proc eedings, Vol. 99-13, S. 298-309; Kozicki, M.N. [u. a.]: Nanoscale effects in devices based
Wicker, G.: Nonvolatile, High Density, high Performance Phase change Memory. 1999, SPIE Conference on Electronics and Structures for MEMS, Vol. 3891, S. 2-9 *

Also Published As

Publication number Publication date
US20060071244A1 (en) 2006-04-06
DE102004037450A1 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
DE69723252T2 (de) Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE60032129T2 (de) Elektrisch programmierbares speicherelement mit verbesserten kontakten
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102004052647B4 (de) Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE20321085U1 (de) Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
DE102004007633A1 (de) Speicherbauelement-Elektrode mit Oberflächen-Struktur
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE10356285A1 (de) Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE602005005676T2 (de) Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren
DE102005001460B4 (de) Speichervorrichtung und Herstellungsverfahren
DE102004052645A1 (de) Speicherzelle und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/24 AFI20051017BHDE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee