DE602005005676T2

DE602005005676T2 - Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung

Info

Publication number: DE602005005676T2
Application number: DE602005005676T
Authority: DE
Inventors: Thomas RÖHR
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2005-09-26
Filing date: 2005-09-26
Publication date: 2009-04-23
Anticipated expiration: 2025-09-27
Also published as: DE602005005676D1; EP1768187A1; EP1768187B1

Description

Allgemeiner Stand der Technik
1. Erfindungsgebiet
Die vorliegende Erfindung betrifft eine mikroelektronische Einrichtung, die mehrere Speicherelemente in einer Kettenarchitektur umfaßt, und ein Verfahren zum Herstellen einer derartigen mikroelektronischen Einrichtung. Jedes Speicherelement umfaßt ein Speichermaterial zwischen zwei Elektroden. Das Speichermaterial stellt mindestens zwei verschiedene Speicherzustände mit verschiedenen elektrischen Eigenschaften bereit. Gemäß einer Ausführungsform umfassen die beiden Elektroden des Speicherelements zwei verschiedene Materialien. Gemäß einer weiteren Ausführungsform ist das Speichermaterial ein resistives Speichermaterial, wobei die mindestens zwei verschiedenen Speicherzustände resistive Zustände mit verschiedenen Widerstandswerten sind.
2. Beschreibung des verwandten Stands der Technik
Nichtflüchtige Speichereinrichtungen können Informationen ohne die Notwendigkeit für irgendeine Stromversorgung speichern. Aus diesem Grund sind sie für viele Anwendungen sehr vorteilhaft, besonders in mobilen Einrichtungen, die mit einem Minimum an Energie, die in einer winzigen Batterie gespeichert ist, ein Maximum an Zeit arbeiten. Ähnlich anderen mikroelektronischen Einrichtungen werden die mikroskopischen Strukturen von nichtflüchtigen Speichereinrichtungen ständig miniaturisiert, wodurch die Speicherkapazität der Einrichtung erhöht wird und ihre Herstellungskosten gesenkt werden.
Es gibt eine Reihe unterschiedlicher Konzepte und physikalischer Phänomene, auf denen gegenwärtige und zukünftige nichtflüchtige Speichereinrichtungen basieren. In PCRAMs (PCRAM = Phase Change Random Access Memory – Direktzugriffsspeicher mit Phasenwechsel) umfaßt jedes Speicherelement eine Chalkogenidlegierung (beispielsweise Ge₂Sb₂Te₅) oder irgendein anderes Material, das zwischen einem hochresistiven amorphen Zustand und einem niedrigresistiven kristallinen Zustand umgeschaltet wird.
Bei einem CBRAM (CBRAM – Conductive Bridging Random Access Memory – Direktzugriffsspeicher mit leitender Überbrückung) ist jedes Speicherelement ein leitender überbrückender Übergang (CBJ; weiterhin bekannt als PMC = Programmable Metallization Cell). Ein elektrisch isolierendes Matrixmaterial, das kleine Gebiete oder Inseln aus elektrisch leitendem Material umfaßt, ist zwischen zwei Elektroden angeordnet. Eine dieser Elektroden ist chemisch inert. Durch diese ganze Anmeldung hinweg wird eine Elektrode als chemisch inert bezeichnet, wenn sich ihr chemischer Zustand im Verlauf des Programmierens des Speicherelements nicht ändert. Die andere Elektrode umfaßt ein elektrochemisch aktives Material. Eine Spannung an dem Speicherelement über einem vorbestimmten Schwellwert treibt Material aus der aktiven Elektrode in die isolierende Matrix, wodurch die leitenden Inseln zunehmen, die schließlich eine leitende Brücke über das Speicherelement zwischen den Elektroden bilden. Diese leitende Brücke reduziert den elektrischen Widerstand des Speicherelements um mehrere Größenordnungen. Eine Spannung mit umgekehrter Polarität über das Speicherelement treibt Muster der leitenden Insel zurück zur aktiven Elektrode, wodurch die leitenden Inseln reduziert werden, und dadurch wird die leitende Brücke zerstört und der elektrische Widerstand des Speicherelements um mehrere Größenordnungen heraufgesetzt.
Eine vorteilhafte Architektur von Speichereinrichtungen mit resistiven Speicherelementen ist die sogenannte NAND- oder Kettenarchitektur. Eine Reihe von Speicherelementen (beispielsweise 8, 16 oder 32) sind in Reihe geschaltet. Ein Transistor ist parallel zu jedem einzelnen Speicherelement geschaltet, wodurch ein schaltbarer Bypass entsteht. Für den Zugriff auf ein bestimmtes der Speicherelemente befindet sich der Bypass-Transistor dieses bestimmten Speicherelements in einem hochresistiven AUS-Zustand, während alle anderen Transistoren in einem hochleitenden EIN-Zustand sind, wodurch ihre jeweiligen Speicherelemente umgangen werden. Auf diese Weise beeinflußt die an die Kette von Speicherelementen angelegte Spannung oder ein durch die Kette fließender Strom lediglich das ausgewählte der Speicherelemente.
20 zeigt eine schematische Ansicht eines vertikalen Schnitts über eine Kette aus acht CBJ-Speicherelementen in einer herkömmlichen Speichereinrichtung. 21 zeigt ein schematisches Schaltungsdiagramm der Kette. Die Einrichtung umfaßt ein Substrat 10 mit einer Oberfläche 12. Ein aktiver Bereich 14 ist an der Oberfläche 12 des Substrats 10 ausgebildet. Gateoxidschichten 16 isolieren Wortleitungen 18 elektrisch von dem aktiven Bereich 14. Die Wortleitungen 18 sind von einer dünnen elektrisch isolierenden Schicht 20 bedeckt. Eine dicke elektrisch isolierende Schicht 22 ist über der Oberfläche 12 eines Substrats 10, den Wortleitungen 18 und den dünnen isolierenden Schichten 20 abgeschieden. Durchgangslochleiter 24 sind in Durchgangslöchern in der dicken isolierenden Schicht 22 angeordnet. Das untere Ende jedes Durchgangslochleiters 24 stößt an Source-/Draingebiete 26 innerhalb des aktiven Bereichs 14 an. Jene Teile des aktiven Bereichs 14, die zwischen Source-/Draingebieten 26 und direkt unter Gates 18 angeordnet sind, sind Kanalgebiete 28. Horizontale balkenförmige erste und zweite Elektrodenstäbe 30, 32 sind an oberen Enden der Durchgangslochleiter 24 angeordnet und elektrisch leitend daran angeschlossen. Die Enden der Elektrodenstäbe 30, 32 bilden erste und zweite Elektroden 34, 36. Jede zweite Elektrode 36 ist vertikal über einer ersten Elektrode 34 angeordnet. Ein Speichermaterial 38 ist zwischen jedem Paar aus erster und zweiter Elektrode 34, 36 angeordnet. Als Beispiel bestehen die ersten Elektroden 34 aus einem elektrochemisch aktiven Material und die zweiten Elektroden 36 aus einem chemisch inerten Material, wie bereits oben beschrieben. Das Speichermaterial 38 ist eine elektrisch isolierende Matrix mit kleinen Gebieten oder Inseln aus einem elektrisch leitenden Material.
Die Source-/Draingebiete 26, die Kanalgebiete 28 und die Wortleitungen 18 bilden Transistoren 42, wobei die Wortleitungen 18 als Gateelektroden dienen. Die Leitfähigkeiten der Kanalgebiete 28 werden über an die Wortleitungen 18 angelegte Spannungen gesteuert. Jedes Speichermaterial 38 bildet zusammen mit den benachbarten ersten und zweiten Elektroden 34, 36 ein resistives Speicherelement 44. Die Anordnung der ersten und zweiten Elektrode 34, 36 und dem Speichermaterial 38 ist derart, daß die Richtung des elektrischen Feldes und des elektrischen Stroms innerhalb des Speichermaterials 38 jedes Speicherelements 44 vertikal zur Oberfläche 12 des Substrats 10 verläuft. Deshalb werden die Speicherelemente 44 als vertikal bezeichnet.
Wie leicht aus 20 zu sehen ist, ist die Geometrie der herkömmlichen CBRAM-Einrichtung recht kompliziert, was hohe Herstellungskosten verursacht.
WO 2005/117026 A1 beschreibt eine resistive Speicherzellenanordnung ähnlich der oben beschriebenen Schaltung.
US 2003/0137869 A1 beschreibt eine programmierbare mikroelektronische Einrichtung mit einer horizontalen Konfiguration, die Elektroden und Ionenleiterabschnitte zwischen den Elektroden umfaßt.
EP 1 429 342 A1 beschreibt eine Datenspeichereinrichtung mit mehreren vertikal orientierten magnetoresistiven oder Phasenwechsel-Speicherelementen.
US 2004/0056286 A1 beschreibt eine Speicherarchitektur mit Speicherzellengruppen, wobei jede Speicherzelle eine untere Elektrode und eine obere Elektrode und eine ferroelektrische Schicht zwischen diesen Elektroden umfaßt.
US 2002/0097598 A1 beschreibt eine MRAM-Einrichtung, die magnetische Speicherzellen umfaßt, die in Serie miteinander gekoppelt sind, wobei Schalter parallel zu jeder magnetischen Speicherzelle gekoppelt sind.
US 2004/0017706 A1 beschreibt eine MRAM-Konfiguration, die eine Vielzahl von Speicherzellen enthält, die in einer Speichermatrix angeordnet sind, und von denen jede mindestens eine magnetische Tunnelübergangsschichtsequenz und einen Auswahltransistor enthält. Die Schichtsequenz ist in einer vertikalen Richtung angeordnet.
G. Müller et al. beschreiben in „Status and Outlook of Emerging Nonvolatile Memory Technologies" (IEDM Technical Digest 2004, Seiten 567–570) einen leitenden Überbrückungs-RAM, der Stapel aus einer vertikalen Sequenz von Schichten in jeder Speicherzelle umfaßt.
Kurze Darstellung der Erfindung
Eine der Aufgaben der vorliegenden Erfindung besteht in der Bereitstellung einer mikroelektronischen Einrichtung, die leichter hergestellt werden kann und geringere Herstellungskosten verursacht. Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer mikroelektronischen Einrichtung mit mehreren Speicherelementen in serieller Verbindung und mehreren Transistoren, wobei jeder Transistor parallel zu einem der mehreren Speicherelemente geschaltet ist. Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer mikroelektronischen Einrichtung, von der jedes Speicherelement zwei verschiedene, aus verschiedenen Materialien hergestellte Elektroden bereitstellt. Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer mikroelektronischen Einrichtung, deren Speicherelemente resistive Speicherelemente sind. Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen einer mikroelektronischen Einrichtung.
Diese und weitere Aufgaben werden durch die mikroelektronischen Einrichtungen nach Ansprüchen 1 und 3 und durch das Verfahren nach Anspruch 10 gelöst.
Bevorzugte Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Ansprüchen definiert.
Die vorliegende Erfindung betrifft mikroelektronische Einrichtungen mit Speicherelementen, von denen jedes ein Speichermaterial zwischen zwei verschiedenen Elektroden umfaßt. Die vorliegende Erfindung basiert auf der Idee, diese Speicherelemente horizontal anzuordnen, das heißt, die Richtung des elektrischen Feldes und die Richtung eines etwaigen, in den Speicherelementen fließenden Stroms verlaufen im wesentlichen parallel zur Oberfläche des Substrats der mikroelektronischen Einrichtung. Weiterhin basiert die vorliegende Erfindung auf der Idee, resistive Speicherelemente einer mikroelektronischen Einrichtung horizontal anzuordnen. Dadurch werden die Geometrie und die Herstellungskosten der mikroelektronischen Einrichtung erheblich reduziert.
Weiterhin basiert die vorliegende Erfindung auf der Idee, ein Speicherelement einer mikroelektronischen Einrichtung herzustellen, indem ein Hohlraum in einer isolierenden Schicht hergestellt wird, wodurch ein Teil einer im wesentlichen vertikalen Seitenwand jedes eines ersten und zweiten Leiters, der aus einem ersten Elektrodenmaterial hergestellt ist, freigelegt wird und ein zweites Elektrodenmaterial auf dem freigelegten Teil der vertikalen Seitenwand eines dieser Durchgangslochleiter abzuscheiden. Nach der Abscheidung des zweiten Elektrodenmaterials wird ein Speichermaterial in dem Hohlraum abgeschieden. Die vorliegende Erfindung basiert insbesondere auf der Idee, das zweite Elektrodenmaterial mit Hilfe von Abscheidung aus der Dampfphase oder durch einen Sputterprozeß oder durch eine Implantierung von Atomen abzuscheiden, die das erste Elektrodenmaterial in das zweite Elektrodenmaterial umwandeln, wobei die Richtung von der Sourceelektrode zur Oberfläche des Substrats nicht-vertikal zur Oberfläche verläuft.
Die vorliegende Erfindung reduziert die Komplexität der Geometrie und der Herstellungsprozedur erheblich und reduziert entsprechend die Herstellungskosten einer mikroelektronischen Einrichtung mit Speicherelementen in einer Kettenarchitektur. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß jede einzelne Speicherzelle nur 4F² Chipfläche erfordert, wobei F die kleinste lineare Abmessung ist. Die Speicherzustände des Speichermaterials der Speicherelemente sind bevorzugt geändert und werden elektrisch erfaßt. Bevorzugt sind die Speicherzustände des Speichermaterials permanent oder nichtflüchtig und können einmal in einem einzelnen Programmierungsprozeß (wie in einer ROM-Einrichtung) oder mehrmals (wie in RAM-Einrichtungen) geändert werden. Alternativ sind die Speicherzustände flüchtig.
Kurze Beschreibung der Zeichnungen
Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen. Es zeigen:
1 bis 9 schematische Ansichten einer mikroelektronischen Einrichtung während eines Herstellungsprozesses;
10 ein schematisches Schaltungsdiagramm der mikroelektronischen Einrichtung;
11 eine schematische Draufsicht auf die mikroelektronische Einrichtung;
12 bis 16 schematische Ansichten einer Ausführungsform der vorliegenden Erfindung während eines Herstellungsprozesses;
17 ein schematisches Schaltungsdiagramm der Ausführungsform;
18 eine schematische Draufsicht auf die Ausführungsform;
19 ein schematisches Flußdiagramm eines Verfahrens gemäß der vorliegenden Erfindung;
20 eine schematische Ansicht einer herkömmlichen mikroelektronischen Einrichtung und
21 ein schematisches Schaltungsdiagramm einer herkömmlichen mikroelektronischen Einrichtung.
Beschreibung mikroelektronischer Einrichtungen und der bevorzugten Ausführungsformen
1 bis 9 zeigen schematische Ansichten von vertikalen Querschnitten einer mikroelektronischen Einrichtung.
Die mikroelektronische Einrichtung ist eine Speichereinrichtung, bevorzugt eine nichtflüchtige Speichereinrichtung, oder irgendeine andere mikroelektronische Einrichtung, die Speicherelemente umfaßt. Beispielsweise ist die mikroelektronische Einrichtung ein Prozessor mit integriertem Cache oder mit einem integrierten nichtflüchtigen Speicherblock. Die Speicherelemente werden an der Oberfläche 12 eines Substrats 10 ausgebildet. Die in 1 bis 9 gezeigte Querschnittsfläche verläuft vertikal zur Oberfläche 12 des Substrats 10.
Unter Bezugnahme auf 1 ist ein aktiver Bereich 14 an der Oberfläche 12 in dem Substrat 10 ausgebildet. Eine Oxidschicht 16, die später als eine Gateoxidschicht dient, ist auf dem aktiven Bereich abgeschieden. Streifenförmige Wortleitungen 18 aus einem elektrisch leitenden Material sind auf der Oxidschicht 16 ausgebildet. Die Wortleitungen 18 sind parallel zur Oberfläche 12 des Substrats 10 und senkrecht zu der in den 1 bis 9 gezeigten Querschnittsfläche angeordnet. Die Wortleitungen 18 sind mit einer dünnen elektrisch isolierenden Schicht 20 bedeckt. Dadurch wird jede Wortleitung von der Oxidschicht 16 und der dünnen elektrisch isolierenden Schicht 20 eingegekapselt. Jene Teile des aktiven Bereichs 14, die direkt unter den Wortleitungen 18 liegen, sind Kanalgebiete 28. Jene Teile des aktiven Bereichs 14, die zwischen den Wortleitungen 18 angeordnet sind, sind Source-/Draingebiete 26.
Unter Bezugnahme auf 2 ist eine dicke elektrisch isolierende Schicht 22 über der Oberfläche 12 des Substrats 10 und über den Wortleitungen 18 und der dünnen elektrisch isolierenden Schicht 20 abgeschieden. Die dicke elektrisch isolierende Schicht 22 wird seitlich lithographisch strukturiert, wodurch Öffnungen oder Durchkontakte oder Durchgangslöcher 52 entstehen. Das Material der dünnen elektrisch isolierenden Schicht 20, das Material der dicken elektrisch isolierenden Schicht 22 und der Ätzprozeß sind so ausgewählt, daß die dünne elektrisch isolierende Schicht 20 nicht abgenutzt wird. Dadurch sind die Durchgangslöcher 52 bezüglich der Wortleitungen 18 in der Richtung senkrecht zu den Wortleitungen 18 selbstjustiert. Die Durchgangslöcher 52 durchdringen ganz die dicke elektrisch isolierende Schicht 22 und die Gateoxidschicht 16.
Unter Bezugnahme auf 3 sind die Durchkontakte oder Durchgangslöcher 52 mit einem elektrisch leitenden Material gefüllt, wodurch Durchgangslochleiter 24 entstehen. Die in 3 gezeigte Situation wird beispielsweise erreicht durch Abscheiden des elektrisch leitenden Materials mit einem nachfolgenden CMP-Schritt (CMP = Chemical Mechanical Polishing – chemischmechanisches Polieren). Die unteren Enden der vertikalen Durchgangslochleiter 24 stoßen an die Oberfläche 12 des Substrats 10 an und sind dadurch elektrisch leitend mit den Source-/Draingebieten 26 verbunden.
Unter Bezugnahme auf 4 ist eine weitere elektrisch isolierende Schicht 54 abgeschieden und durch Lithographie seitlich strukturiert, wodurch Öffnungen 56 entstehen. Diese Öffnungen 56 sind seitlich mit jedem zweiten Durchgangsloch 24 ausgerichtet und stoßen an ihren oberen Enden an.
Unter Bezugnahme auf 5 sind die Öffnungen 56 mit einem ersten Elektrodenmaterial gefüllt, wodurch erste Elektroden 34 entstehen, die elektrisch leitend mit den oberen Enden jedes zweiten vertikalen Durchgangslochleiters 24 verbunden sind. Dies geschieht durch einen Abscheidungsschritt und einen nachfolgenden Polierschritt oder elektrochemisch oder durch irgendein anderes geeignetes Verfahren.
Unter Bezugnahme auf 6 werden Öffnungen 58 lithographisch in der elektrisch isolierenden Schicht 54 hergestellt. Diese Öffnungen 58 sind seitlich mit jenen vertikalen Durchgangslochleitern 24, die nicht mit einer ersten Elektrode 34 verbunden sind, ausgerichtet und stoßen an diese an.
Unter Bezugnahme auf 7 sind die Öffnungen 58 mit einem zweiten Elektrodenmaterial gefüllt, wodurch zweite Elektroden 36 entstehen, die elektrisch leitend mit jedem zweiten vertikalen Durchgangslochleiter 24 verbunden sind. Für die Herstellung der zweiten Elektroden 36 können die gleichen Verfahren wie oben unter Bezugnahme auf die ersten Elektroden 34 beschrieben verwendet werden.
Unter Bezugnahme auf 8 werden Hohlräume 60 in der elektrisch isolierenden Schicht 54 hergestellt. Jeder Hohlraum 60 legt einen Teil der im wesentlichen vertikalen Seitenwand einer ersten Elektrode 34 und einen Teil der im wesentlichen vertikalen Seitenwand einer zweiten Elektrode 36 frei. Der für die Herstellung der Öffnungen 60 verwendete Ätzprozeß trägt bevorzugt das Material der dicken elektrisch isolierenden Schicht 22 nicht ab. Weiterhin trägt der Ätzprozeß bevorzugt das erste und zweite Elektrodenmaterial der ersten und zweiten Elektroden 34, 36 nicht ab. Dadurch sind die Hohlräume 60 in der Richtung senkrecht zu den Wortleitungen 18 selbstjustiert.
Unter Bezugnahme auf 9 sind die Hohlräume 60 mit einem Speichermaterial 38 gefüllt. Das Speichermaterial 38 umfaßt eine elektrisch isolierende Matrix, beispielsweise GeSe oder ein anderes Chalkogenid. Ein elektrisch leitendes Material wird in die elektrisch isolierende Matrix diffundiert und bildet innerhalb der elektrisch isolierenden Matrix elektrisch leitende Gebiete oder Inseln. Die Diffusion ist photonenunterstützt. Alternativ können für die Herstellung des Speichermaterials 38 beliebige andere Verfahren verwendet werden.
10 zeigt ein schematisches Schaltungsdiagramm der durch das oben beschriebene Verfahren hergestellten Kette von Speicherelementen. Jedes Speichermaterial 38 bildet zusammen mit der benachbarten ersten Elektrode 34 und der benachbarten zweiten Elektrode 36 ein resistives Speicherelement 44. Die resistiven Speicherelemente 44 sind in Reihe geschaltet. Jedes Kanalgebiet 28 bildet zusammen mit den benachbarten Source-/Draingebieten 26 einen Transistor 42. Jeder Transistor 42 ist parallel zu einem Speicherelement 44 durch Durchgangslochleiter 24 geschaltet. Die Wortleitungen 18 steuern die elektrischen Leitfähigkeiten der Transistoren 42 und ihrer Kanalgebiete 28.
Entweder das erste oder das zweite Elektrodenmaterial ist ein chemisch inertes Material, das während des Programmierungsprozesses des Speicherelements 44 an keiner chemischen Reaktion teilnimmt. Ein Beispiel ist Wolfram (W). Das andere Elektrodenmaterial ist ein aktives Material wie Silber (Ag). Das Anlegen einer Spannung über einem vordefinierten Schwellwert an ein Speicherelement 44 startet eine elektrochemische Reaktion an der aktiven Elektrode und treibt Ionen in die isolierende Matrix. Dadurch werden die leitenden Inseln vergrößert und bilden schließlich eine leitende Brücke zwischen der ersten und zweiten Elektrode 34, 36, wodurch der elektrische Widerstand des Speicherelements 44 um mehrere Größenordnungen reduziert wird. Ein typischer Widerstand im EIN-Zustand liegt in der Größenordnung von 10⁵ Ω.
Eine Sperrspannung unter einem zweiten (negativen) Schwellwert treibt Ionen zurück zur aktiven Elektrode und kehrt die elektrochemische Reaktion an der aktiven Elektrode um. Die leitenden Inseln werden reduziert, und schließlich wird die leitende Brücke zerstört. Der elektrische Widerstand des Speicherelements 44 nimmt um mehrere Größenordnungen zu. Ein typischer Widerstand im AUS-Zustand liegt in der Größenordnung von 10¹⁰ Ω ... 10¹¹ Ω.
Der niedrige Widerstand im EIN-Zustand würde eine das Speicherelement zerstörende extreme Stromdichte verursachen. Deshalb wird der Strom bevorzugt durch eine in den Figuren nicht gezeigte Strombegrenzungsschaltung begrenzt. In der Regel wird eine Spannung unter 1 V (beispielsweise 220 mV) verwendet, um ein Bit in ein Speicherelement zu schreiben, indem sein Leitfähigkeitszustand geändert wird. Der Leitfähigkeitszustand wird erfaßt, und das in dem Speicherelement gespeicherte Bit wird durch Anlegen einer noch niedrigeren Spannung (beispielsweise 100 mV) und die Detektion des bei dieser Spannung fließenden Stroms gelesen.
Beim Zugriff auf ein bestimmtes der Speicherelemente 44 wird der entsprechende Transistor 42 durch das Anlegen von vordefinierten Spannungen an die Wortleitungen 18 aus- und alle anderen Transistoren eingeschaltet. Wie aus den 9 und 10 ersichtlich, wechselt die Polarität der Speicherelemente 44 entlang der Reihenschaltung. In 10 wird diese Tatsache durch die Schaltungssymbole der Speicherelemente 44 und durch Pfeile 62 dargestellt. Wegen dieser abwechselnden Polarität muß die Schreib- und Leseschaltung auf zwei unterschiedliche Weisen an die Kette aus Speicherelementen 44 angeschlossen werden. Mit anderen Worten muß die Polarität der Schreib- und Lesespannungen und -ströme von Speicherelement zu Speicherelement umgekehrt werden.
11 ist eine schematische Draufsicht auf das in 9 gezeigte Speicherelement. Die linearen Abmessungen jeder ersten und zweiten Elektrode 34, 36 und ihre jeweiligen Abstände sind gleich der Mindestgröße F einer beliebigen Struktur, die durch die jeweilige Technologie hergestellt werden kann. Der gestrichelte Rahmen 64 gibt die Größe einer Speicherzelle an. Wie leicht zu sehen ist, beträgt die seitliche Fläche jeder Speicherzelle 4F². Die mikroelektronische Einrichtung sorgt für sehr kleine Speicherzellen und niedrige Herstellungskosten.
Es ist offensichtlich, daß die unter Bezugnahme auf die 1 bis 11 beschriebene mikroelektronische Einrichtung auch auf die PCRAM-Technologie und Speichertechnologien mit anderen resistiven Speicherelementen angewendet werden kann, wobei jedes Speicherelement zwei aus dem gleichen Material hergestellte oder aus zwei verschiedenen Materialien hergestellte Elektroden umfaßt.
Die mikroelektronische Einrichtung kann auf vielerlei Weisen modifiziert werden. Beispielsweise können die Öffnungen 56, 58 durch selektives Ätzen der oberen Enden von Durchgangslochleitern 24 hergestellt werden, was ein selbstjustierter Prozeß ist. Weiterhin können mindestens die ersten Elektroden 34 oder die zweiten Elektroden 36 integral mit den jeweiligen Durchgangslochleitern 24 hergestellt werden.
Der Herstellungsprozeß einer mikroelektronischen Einrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 12 bis 16 beschrieben. Wie die 1 bis 9 zeigen die 12 bis 16 schematische Ansichten eines Querschnitts vertikal zur Oberfläche 12 eines Substrats 10.
Die ersten Schritte des Herstellungsprozesses sind den oben unter Bezugnahme auf 1 bis 3 beschriebenen ähnlich. Wie jedoch aus 12 zu sehen ist, ist das die Durchgangslochleiter 24 bildende elektrisch leitende Material das erste Elektrodenmaterial. Somit bilden die oberen Enden der Durchgangslochleiter 24 die ersten Elektroden 34. Mit anderen Worten sind die ersten Elektroden 34 mit den Durchgangslochleitern 24 integral.
Unter Bezugnahme auf 13 werden durch Lithographie Hohlräume 60 in der dicken elektrisch isolierenden Schicht 22 hergestellt. Jeder Hohlraum 60 legt Teile der im wesentlichen vertikalen Seitenwände von zwei benachbarten vertikalen Durchgangslochleitern 24 frei.
Unter Bezugnahme auf 14 wird ein zweites Elektrodenmaterial durch Abscheidung aus der Dampfphase oder durch einen Sputterprozeß abgeschieden. Wie durch die Pfeile 66 angedeutet, verläuft die Richtung von der Quelle des zweiten Elektrodenmaterials zu dem Substrat 10 nicht vertikal zur Oberfläche 12 des Substrats. Der Einfallswinkel des zweiten Elektrodenmaterials ist derart gewählt, daß in jedem Hohlraum 60 das zweite Elektrodenmaterial nur auf der vertikalen Seitenwand eines der benachbarten vertikalen Durchgangslochleiter 24 abgeschieden wird, während die freigelegten Teile der vertikalen Seitenwände des anderen Durchgangslochleiters 24 neben dem gleichen Hohlraum für das zweite Elektrodenmaterial abgeschattet und deshalb nicht bedeckt sind. Die resultierende zweite Elektrodenmaterialschicht 68 ist in 14 dargestellt.
Es wird angemerkt, daß, wenn das zweite Elektrodenmaterial das elektrochemisch aktive Material ist, es nicht erforderlich ist, wie in 14 gezeigt eine massive Schicht 68 herzustellen. Vielmehr reicht eine geringe Menge des aktiven Elektrodenmaterials auf der vertikalen Seitenwand eines der Durchgangslochleiter 24 neben jedem Hohlraum 60 aus.
Anstatt das zweite Elektrodenmaterial auf der Oberfläche des ersten Elektrodenmaterials der vertikalen Durchgangslochleiter 24 abzuscheiden, kann das erste Elektrodenmaterial durch Implantation modifiziert und dadurch in das zweite Elektrodenmaterial transformiert werden.
Unter Bezugnahme auf 15 wird das Speichermaterial 38 in dem Hohlraum 60 und über den vertikalen Durchgangslochleitern 24 abgeschieden. Dies erfolgt auf ähnliche Weise wie oben unter Bezugnahme auf 9 beschrieben.
Unter Bezugnahme auf 16 werden das überschüssige Speichermaterial 38 außerhalb der Hohlräume 60 und die horizontalen Teile der zweiten Elektrodenmaterialschicht 68 auf den Durchgangslochleitern 24 durch einen CMP-Schritt beseitigt. Die mit dem oben beschriebenen Verfahren hergestellte und in 16 gezeigte Geometrie umfaßt eine Anzahl Speicherzellen, wobei jede Speicherzelle ein Speichermaterial 38, eine erste Elektrode 34 und eine Grenzfläche zwischen der ersten Elektrode 34 und dem Speichermaterial 38 umfaßt. Die erste Elektrode 34 jeder Speicherzelle umfaßt eine Rückseite gegenüber der Grenzfläche zwischen der ersten Elektrode 34 und dem Speichermaterial 38. Die zweite Elektrode 36 einer zweiten Speicherzelle (in 16: auf der linken Seite der ersten Speicherzelle) ist auf der Rückseite der ersten Elektrode 34 der ersten Speicherzelle angeordnet.
17 zeigt ein schematisches Schaltungsdiagramm der durch den oben beschriebenen Prozeß hergestellten und in 16 gezeigten mikroelektronischen Einrichtung. Wie leicht zu sehen ist, sind die Polaritäten aller Speicherelemente 44 gleich. Dies bedeutet, daß die Polaritäten von beim Schreiben beziehungsweise Lesen an ein beliebiges Speicherelement 44 angelegten oder daran erfaßten Spannungen und Strömen für alle Speicherelemente 44 gleich sind. Dadurch wird die Komplexität der Schreib- und Leseschaltungen erheblich reduziert. Weiterhin werden die Komplexität des Herstellungsprozesses und somit die Herstellungskosten erheblich reduziert.
Unter Bezugnahme auf 18 wird eine schematische Draufsicht auf die Ausführungsform gezeigt. Wieder beträgt die seitliche Fläche einer Speicherzelle 4F². Es können die gleichen Elektrodenmaterialien (z. B. W und Ag) und das gleiche Speichermaterial (z. B. GeSe mit Ag-Inseln) wie in der oben unter Bezugnahme auf 1 bis 11 beschriebenen mikroelektronischen Einrichtung verwendet werden.
Es ist offensichtlich, daß die Ausführungsform nicht nur für ein resistives Speichermaterial 38 vorteilhaft ist, sondern für alle Speicherelemente 44, die zwei verschiedene Elektroden umfassen, wobei die Speicherzustände des Speichermaterials bevorzugt elektrisch geändert und erfaßt werden.
Des Weiteren ist das Verfahren zum Herstellen der Speicherzelle, insbesondere die Herstellung der zweiten Elektrode mit Hilfe einer nicht-vertikal zur Oberfläche 12 des Substrats 10 positionierten Quelle, nicht auf die Kettenarchitektur der Ausführungsform beschränkt. Vielmehr kann vorteilhafterweise über dieses Verfahren jedes Speicherelement mit zwei verschiedenen Elektroden und ein beliebiges anderes mikroelektronisches Element mit zwei verschiedenen Elektroden hergestellt werden.
19 ist ein schematisches Flußdiagramm eines Verfahrens zum Herstellen einer mikroelektronischen Einrichtung gemäß der vorliegenden Erfindung. In einem ersten Schritt 82 wird ein Substrat 10 mit einer Oberfläche 12 bereitgestellt. In einem zweiten Schritt 84 werden mehrere Transistoren 42 mit Source- und Drainelektroden 26 an der Oberfläche des Substrats hergestellt. Die Sourceelektrode eines ersten von den mehreren Transistoren 42 wird mit einer Drainelektrode eines zweiten der mehreren Transistoren 42 verbunden. Bei einem dritten Schritt 86 wird eine elektrisch isolierende Schicht 22 über den mehreren Transistoren 42 hergestellt. In einem vierten Schritt 88 werden mehrere Durchgangslöcher 52 in der isolierenden Schicht 22 hergestellt. Jedes Durchgangsloch stößt an die Sourceelektrode eines der mehreren Transistoren 42 und an die Drainelektrode eines anderen der mehreren Transistoren 42 an. Bei einem fünften Schritt 90 wird ein erstes Elektrodenmaterial in den mehreren Durchgangslöchern 52 abgeschieden, wodurch vertikale Durchgangslochleiter 24 hergestellt werden.
In einem sechsten Schritt 92 wird ein Hohlraum in der isolierenden Schicht 22 hergestellt, wodurch ein Teil einer im wesentlichen vertikalen Seitenwand eines ersten der Durchgangslochleiter 24 und ein Teil einer im wesentlichen vertikalen Seitenwand eines zweiten der Durchgangslochleiter freigelegt werden. In einem siebten Schritt 94 wird in jedem Hohlraum ein zweites Elektrodenmaterial auf dem freigelegten Teil der im wesentlichen vertikalen Seitenwand eines der Durchgangslochleiter, mit dem Hohlraum zusammenhängend, abgeschieden. Bei einem achten Schritt 96 wird das Speichermaterial 38 in dem Hohlraum abgeschieden, wobei das Speichermaterial mindestens zwei verschiedene Speicherzustände mit verschiedenen elektrischen Eigenschaften bereitstellt.

10: Substrat
12: Oberfläche des Substrats 10
14: Aktiver Bereich
16: Oxidschicht
18: Wortleitung
20: Dünne elektrisch isolierende Schicht
22: Dicke elektrisch isolierende Schicht
24: Durchgangslochleiter
26: Source-/Draingebiet
28: Kanalgebiet
30: Erster Elektrodenstab
32: Zweiter Elektrodenstab
34: Erste Elektrode
36: Zweite Elektrode
38: Speichermaterial
42: Transistor
44: Speicherelement
52: Öffnung
54: Elektrisch isolierende Schicht
56: Öffnung
58: Öffnung
60: Hohlraum
62: Pfeil
64: Rahmen
66: Pfeil
68: Zweite Elektrodenmaterialschicht
82: Erster Schritt
84: Zweiter Schritt
86: Dritter Schritt
88: Vierter Schritt
90: Fünfter Schritt
92: Sechster Schritt
94: Siebter Schritt
96: Achter Schritt

Claims

Mikroelektronische Einrichtung, umfassend: ein Substrat (10) mit einer Oberfläche (12); mehrere Speicherelemente (44) in serieller Verbindung an der Oberfläche (12) des Substrats (10) ausgebildet, wobei jedes Speicherelement (44) ein Speichermaterial (38) zwischen einer ersten Elektrode (34) und einer zweiten Elektrode (36) umfaßt, wobei das Speichermaterial (38) mindestens zwei verschiedene Speicherzustände mit verschiedenen elektrischen Eigenschaften bereitstellt, wobei die erste Elektrode (34) ein erstes Material umfaßt und die zweite Elektrode (36) ein von dem ersten Material verschiedenes zweites Material umfaßt; und mehrere Transistoren (42), wobei jeder Transistor parallel zu einem der mehreren Speicherelemente (44) geschaltet ist, wobei jedes der mehreren Speicherelemente (44) so orientiert ist, daß eine Richtung eines elektrischen Feldes und eine Richtung eines in dem jeweiligen Speicherelement (44) fließenden Stroms im wesentlichen parallel zur Oberfläche (12) des Substrats (10) verlaufen, die erste Elektrode (34) eines ersten Speicherelements (44) eine im wesentlichen vertikale Rückseite gegenüber der Grenzfläche der ersten Elektrode (34) des ersten Speicherelements (44) und dem Speichermaterial (38) des ersten Speicherelements (44) aufweist und das Material der zweiten Elektrode (36) eines zweiten Speicherelements (44) auf der Rückseite der ersten Elektrode (34) des ersten Speicherelements (44) abgeschieden ist.
Mikroelektronische Einrichtung nach Anspruch 1, wobei das Speichermaterial (38) ein resistives Material ist und die mindestens zwei verschiedenen Speicherzustände des Speichermaterials (38) resistive Zustände mit verschiedenen resistiven Werten sind.
Mikroelektronische Einrichtung, umfassend: ein Substrat (10) mit einer Oberfläche (12); mehrere resistive Speicherelemente (44) in serieller Verbindung an der Oberfläche (12) des Substrats (10) ausgebildet, wobei jedes resistive Speicherelement (44) ein resistives Material (38) zwischen zwei Elektroden (34, 36) umfaßt, wobei das resistive Material mindestens zwei verschiedene resistive Zustände mit verschiedenen elektrischen Widerstandswerten bereitstellt; und mehrere Transistoren (42), wobei jeder Transistor (42) parallel zu einem der mehreren resistiven Speicherelemente (44) geschaltet ist, wobei jedes der mehreren resistiven Speicherelemente (44) so orientiert ist, daß eine Richtung eines elektrischen Feldes und eine Richtung eines in dem jeweiligen resistiven Speicherelement (44) fließenden Stroms im wesentlichen parallel zur Oberfläche (12) des Substrats (10) verlaufen, die erste Elektrode (34) eines ersten resistiven Speicherelements (44) eine im wesentlichen vertikale Rückseite gegenüber der Grenzfläche der ersten Elektrode (34) des ersten resistiven Speicherelements (44) und dem resistiven Speichermaterial (38) des ersten resistiven Speicherelements (44) aufweist und das Material der zweiten Elektrode (36) eines zweiten Speicherelements (44) auf der Rückseite der ersten Elektrode (34) des ersten Speicherelements (44) abgeschieden ist.
Mikroelektronische Einrichtung nach Anspruch 3, wobei jedes resistive Speicherelement (44) das resistive Speichermaterial (38) zwischen einer ersten Elektrode (34) und einer zweiten Elektrode (36) umfaßt und die erste Elektrode (34) ein erstes Material umfaßt und die zweite Elektrode ein von dem ersten Material verschiedenes zweites Material umfaßt.
Mikroelektronische Einrichtung nach einem der Ansprüche 1 bis 4, wobei die Grenzflächen zwischen der ersten und zweiten Elektrode (34, 36) und dem Speichermaterial (38) im wesentlichen vertikal zur Oberfläche (12) des Substrats (10) verlaufen.
Mikroelektronische Einrichtung nach einem der Ansprüche 1 bis 5, wobei die zweite Elektrode (36) eines ersten Speicherelements (44) unter den mehreren Speicherelementen (44) an die erste Elektrode (34) eines zweiten Speicherelements (44) unter den mehreren Speicherelementen (44) angrenzt.
Mikroelektronische Einrichtung nach einem der Ansprüche 1 bis 6, weiterhin umfassend: eine zwischen dem Speichermaterial (38) jedes Speicherelements (44) und der Oberfläche (12) des Substrats (10) positionierte Isolierschicht (22); Durchgangslöcher (52) in der Isolierschicht (22); und vertikale Durchgangslochleiter (24), wobei jeder Durchgangslochleiter (24) in einem der Durchgangslöcher (52) positioniert ist, wobei die erste Elektrode (34) jedes der mehreren resistiven Speicherelemente (44) ein Ende eines der vertikalen Durchgangslochleiter (24) ist, dessen anderes Ende elektrisch leitend mit einem Source-/Draingebiet (26) unter der Oberfläche (12) des Substrats (10) verbunden ist.
Mikroelektronische Einrichtung nach einem der Ansprüche 1 bis 7, weiterhin umfassend: parallel zur Oberfläche (12) des Substrats (10) und senkrecht zu den resistiven Speicherelementen (44) orientierte Wortleitungen (18); aktive Bereiche (14) unter der Oberfläche (12) des Substrats (10), wobei jeder aktive Bereich (14) zwischen einem Paar von an das gleiche Speicherelement (44) angeschlossener Durchgangslochleiter (24) positioniert ist; und eine isolierende Schicht (16) zwischen den aktiven Bereichen (14) und den Wortleitungen (18), wobei die elektrischen Leitfähigkeiten der aktiven Bereiche (14) durch das Anlegen von vordefinierten Spannungen an die Wortleitungen (18) umgeschaltet werden können.
Mikroelektronische Einrichtung nach einem der Ansprüche 1 bis 8, wobei die Speichereinrichtung eine nichtflüchtige Speichereinrichtung ist.
Verfahren zum Herstellen einer mikroelektronischen Einrichtung, wobei das Verfahren folgendes umfaßt: Bereitstellen (82) eines Substrats (10) mit einer Oberfläche (12); Herstellen (86) einer elektrisch isolierenden Schicht (22) mit zwei in die isolierende Schicht (22) eingebetteten Leitern (34), wobei die Leiter (34) ein erstes Elektrodenmaterial umfassen; Herstellen eines Hohlraums (60) in der isolierenden Schicht (22), um dadurch einen Teil einer im wesentlichen vertikalen Seitenwand des ersten Leiters (34) und einen Teil einer im wesentlichen vertikalen Seitenwand des zweiten Leiters (34) freizulegen; Abscheiden eines zweiten Elektroden-(36)-Materials auf dem freigelegten Teil der vertikalen Seitenwand des zweiten Leiters (34); und Abscheiden eines Speichermaterials (38) in dem Hohlraum (60), wobei das Speichermaterial (38) mindestens zwei verschiedene Speicherzustände mit unterschiedlichen elektrischen Eigenschaften bereitstellt.
Verfahren nach Anspruch 10, wobei das zweite Elektrodenmaterial mit Hilfe einer Verdampfungsquelle oder einer Sputterquelle abgeschieden wird und die Richtung von der Quelle zur Oberfläche des Substrats nicht-vertikal zur Oberfläche verläuft.