DE102007019825B4

DE102007019825B4 - Integrierte Schaltung

Info

Publication number: DE102007019825B4
Application number: DE102007019825.8A
Authority: DE
Inventors: Jan Keller
Original assignee: Qimonda AG; Altis Semiconductor SNC
Current assignee: Altis Semiconductor SNC; Samsung Electronics Co Ltd
Priority date: 2007-02-21
Filing date: 2007-04-26
Publication date: 2014-05-15
Anticipated expiration: 2027-04-27
Also published as: US20080198655A1; DE102007019825A1; US7830709B2

Abstract

Integrierte Schaltung, mit einer Speichervorrichtung (200), die eine Mehrzahl von Speicherzellen (201) aufweist, wobei jede Speicherzelle (201) eine erste Elektrode (202), eine zweite Elektrode (203) und ein aktives Material (204), das zwischen der ersten Elektrode (202) und der zweiten Elektrode (203) angeordnet ist, aufweist, wobei die Speicherzellen (201) zu Speicherzellengruppen (205) gruppiert sind, und jede Speicherzellengruppe (205) ein Speicherzellengruppengebiet definiert, das so ausgestaltet ist, dass – entsprechende erste Elektroden (202) individuell adressierbar sind, – entsprechende zweite Elektroden (203) gemeinsam adressierbar sind mittels einer gemeinsamen Auswahleinrichtung (207), die innerhalb des Speicherzellengruppengebiets der Speicherzellengruppe (205) angeordnet ist, – wobei jede Speicherzellengruppe (205) so ausgestaltet ist, dass entsprechende erste Elektroden (202) um eine gemeinsame zweite Elektrode (203) herum angeordnet sind, und – wobei die ersten Elektroden (202) über Adressleitungen (206) adressierbar sind, wobei jede erste Elektrode (202) einer Speicherzellengruppe (205) mit einer individuellen Adressleitung (206) elektrisch verbunden ist, wobei die Adressleitungen (206) erste Adressleitungen und zweite Adressleitungen aufweisen und die ersten Adressleitungen und die zweiten Adressleitungen mit elektrischen Verbindungen (1001) verbunden sind, wobei die ersten Adressleitungen mit den zweiten Adressleitungen alternieren, und wobei die elektrischen Verbindungen (1001), die mit den ersten Adressleitungen verbunden sind, sich in entgegengesetzter Richtung erstrecken verglichen zu den elektrischen Verbindungen (1001), die mit den zweiten Adressleitungen verbunden sind.

Description

Die Erfindung betrifft eine integrierte Schaltung.
Aus dem Dokument US 6 754 124 B2 ist eine integrierte Schaltung mit einer Speichervorrichtung bekannt, die eine Mehrzahl von Speicherzellen aufweist, die zu Speicherzellengruppen gruppiert sind und jede Speicherzellengruppe ein Speicherzellengruppengebiet definiert, wobei Auswahleinrichtungen außerhalb eines Speicherzellenarrays angeordnet sind.
Aus dem Dokument US 2006/0286709A1 ist eine integrierte Schaltung mit einer Mehrzahl von Speicherzellen bekannt, bei der pro Speicherzelle eine eigene Auswahleinrichtung vorgesehen ist.
Aus dem Dokument US 6 813 176 B2 ist das Lesen und Schreiben in eine Speicherzelle bekannt.
Die der Erfindung zugrunde liegende Aufgabe ist, die Speicherdichte bestehender Speichervorrichtungen zu erhöhen.
Zur Lösung dieser Aufgabe stellt die Erfindung eine integrierte Schaltung mit einer Speichervorrichtung gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung mit einer Speichervorrichtung, die eine Mehrzahl von Speicherzellen aufweist, bereitgestellt, wobei jede Speicherzelle eine erste Elektrode, eine zweite Elektrode und ein aktives Material, das zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist, aufweist. Die Mehrzahl der Speicherzellen ist in Speicherzellengruppen aufgeteilt. Jede Speicherzellengruppe definiert ein Speicherzellengruppengebiet. Die ersten Elektroden der Speicherzellen einer Speicherzellengruppe sind über jeweilige Adressleitungen individuell adressierbar. Die zweiten Elektroden der Speicherzellen einer Speicherzellengruppe sind gemeinsam adressierbar mittels einer gemeinsamen Auswahleinrichtung, die innerhalb des Speicherzellengruppengebiets der Speicherzellengruppe vorgesehen ist, wobei jede Speicherzellengruppe so ausgestaltet ist, dass entsprechende erste Elektroden um eine gemeinsame zweite Elektrode herum angeordnet sind, und wobei die ersten Elektroden über Adressleitungen adressierbar sind, wobei jede erste Elektrode einer Speicherzellengruppe mit einer individuellen Adressleitung elektrisch verbunden ist, wobei die Adressleitungen erste Adressleitungen und zweite Adressleitungen aufweisen und die ersten Adressleitungen und die zweiten Adressleitungen mit elektrischen Verbindungen verbunden sind, wobei die ersten Adressleitungen mit den zweiten Adressleitungen alternieren, und wobei die elektrischen Verbindungen, die mit den ersten Adressleitungen verbunden sind, sich in entgegengesetzter Richtung erstrecken verglichen zu den elektrischen Verbindungen, die mit den zweiten Adressleitungen verbunden sind.
Gemäß dieser Ausführungsform sind die ersten Elektroden der Speicherzellen einer Speicherzellengruppe jeweils mit einer ”eigenen” Adressleitung elektrisch verbunden, d. h. die Adressleitung, die mit (der ersten Elektrode) einer bestimmten Speicherzelle elektrisch verbunden ist, ist nicht mit anderen ersten Elektroden von Speicherzellen elektrisch verbunden, die derselben Speicherzellengruppe angehören. Jedoch können die Adressleitungen weitere erste Elektroden kontaktieren, die zu Speicherzellen anderer Speicherzellengruppen gehören. Auf diese Art und Weise wird sichergestellt, dass jede Speicherzelle der Speichervorrichtung eindeutig adressierbar ist, obwohl die zweiten Elektroden einer Speicherzellengruppe über eine entsprechende gemeinsame Auswahleinrichtung, die der Speicherzellengruppe zugewiesen ist, gleichzeitig adressierbar sind. Wenn die Speicherzellengruppen miteinander überlappen, d. h. wenn Speicherzellen, die einer Speicherzellengruppe zugewiesen sind, auch anderen Speicherzellengruppen zugewiesen sind, gibt es mehrere Möglichkeiten, die Speicherzellen eindeutig zu adressieren.
Ein Vorteil dieser Ausführungsform ist, dass zur Erhöhung der Speicherdichte der Speichervorrichtung die räumlichen Ausmaße der Auswahleinrichtungen der Speichervorrichtung nicht herunter skaliert werden müssen: Da jede gemeinsame Auswahleinrichtung von mehreren Speicherzellen geteilt wird, ist für jede gemeinsame Auswahleinrichtung mehr Platz verfügbar (verglichen zu Auswahleinrichtungen von Speichervorrichtungen, in denen jede Auswahleinrichtung mit lediglich einer Speicherzelle verbunden ist).
Der Ausdruck ”Speicherzellengruppengebiet” bedeutet das Gebiet der Speichervorrichtung, das durch die Speicherzellen eingenommen wird, die einer Speicherzellengruppe und/oder den Gebieten oberhalb oder unterhalb der Speicherzellen, die der Speicherzellengruppe zugewiesen sind, zugewiesen sind.
Im Allgemeinen ist die Anzahl der zweiten Elektroden jeder Speicherzellengruppe beliebig wählbar.
Gemäß einer Ausführungsform der Erfindung ist jede Speicherzellengruppe so ausgestaltet, dass entsprechende erste Elektroden um eine gemeinsame zweite Elektrode punktsymmetrisch angeordnet sind.
Gemäß einer Ausführungsform der Erfindung sind die Anordnungen erster Elektroden und jeweiliger zweiter Elektroden Anordnungen, die eine rechwinklige Form, eine hexagonale Form oder eine oktagonale Form aufweisen, wobei das Symmetriezentrum jeder Form die jeweilige gemeinsame zweite Elektrode ist.
Gemäß einer Ausführungsform der Erfindung bilden die Speicherzellen ein Speicherzellenarray aus, das Speicherzellenzeilen und Speicherzellenspalten aufweist, wobei die Adressleitungen parallel zu den Speicherzellenzeilen angeordnet sind.
Gemäß einer Ausführungsform der Erfindung ist jede Adressleitung mit jeder zweiten Speicherzelle einer Speicherzellenzeile elektrisch verbunden.
Gemäß einer Ausführungsform der Erfindung weichen die lateralen Positionen der ersten Elektroden von den lateralen Positionen der Adressleitungen, mit denen die ersten Elektroden elektrisch verbunden sind, ab.
Gemäß einer Ausführungsform der Erfindung werden elektrische Verbindungen bereitgestellt, die sich in einer Richtung, die parallel zu den Speicherzellenzeilen verläuft, von den Adressleitungen zu den ersten Elektroden erstrecken, wobei die elektrischen Verbindungen die Adressleitungen mit den ersten Elektroden elektrisch verbinden.
Gemäß einer Ausführungsform der Erfindung bilden alle Speicherzellengruppen dasselbe Speicherzellenmuster bzw. dasselbe Muster erster Elektroden und zweiter Elektroden aus.
Gemäß einer Ausführungsform der Erfindung weisen die Speicherzellen jeweils eine vertikale Architektur auf (d. h. eine Verbindungslinie zwischen der ersten Elektrode und der zweiten Elektrode einer Speicherzelle erstreckt sich im Wesentlichen in einer vertikalen Richtung).
Gemäß einer Ausführungsform der Erfindung weisen die Speicherzellen jeweils eine laterale Architektur auf (d. h. eine Verbindungslinie zwischen der ersten Elektrode und der zweiten Elektrode einer Speicherzelle erstreckt sich im Wesentlich entlang einer lateralen Richtung).
Gemäß einer Ausführungsform der Erfindung weist jede Speicherzellengruppe vier Speicherzellen auf.
Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine nicht-volatile Speichervorrichtung.
Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine Festkörperelektrolyt-Vorrichtung mit wahlfreiem Zugriff (z. B. CBRAM), wobei das aktive Material ein Festkörperelektrolytmaterial ist. Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine Phasenänderungsvorrichtung mit wahlfreiem Zugriff (z. B. PCRAM), wobei das aktive Material ein Phasenänderungsmaterial ist. Die Erfindung ist nicht auf diese Ausführungsformen beschränkt.
Gemäß einer Ausführungsform der Erfindung sind die ersten Elektroden Topelektroden und die zweiten Elektroden Bottomelektroden (vertikale Speicherzellenarchitektur).
Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
1A eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speicherzelle in einem ersten Speicherzustand;
1B eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speicherzelle in einem zweiten Speicherzustand;
2 eine schematische Querschnittsdarstellung eines Teils einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
3 eine schematische Querschnittsdarstellung eines Teils einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
4 eine schematische Draufsicht auf einen Teil einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
5 eine schematische Draufsicht auf einen Prozess zum Auswählen einer Speicherzelle der in 2, 3, und 4 gezeigten Speichervorrichtung;
6 eine schematische Draufsicht auf einen Prozess zum Auswählen einer Speicherzelle der in 2, 3 und 4 gezeigten Speichervorrichtung;
7 eine schematische Querschnittsdarstellung eines Teils einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
8 ein Flussdiagramm eines Verfahrens des Lesens von Daten aus einer Speicherzelle einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
9 ein Flussdiagramm eines nicht von der Erfindung umfassten Verfahrens des Schreibens von Daten in eine Speicherzelle einer Speichervorrichtung;
10 eine schematische Querschnittsdarstellung eines Teils einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
11A eine schematische perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung;
11B eine schematische perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung;
12 eine schematische Querschnittsdarstellung einer Phasenänderungsspeicherzelle;
13 eine schematische Darstellung einer Speichervorrichtung mit Widerstandsänderungsspeicherzellen.
In den Figuren sind identische beziehungsweise einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit den selben Bezugsziffern gekennzeichnet. Weiterhin ist zu erwähnen, dass die Zeichnungen schematische Darstellungen sind, also nicht maßstabsgetreu zu sein brauchen.
Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = ”programmable metallization cells”) wie beispielsweise CBRAM-Vorrichtungen (”conductive bridging random access memory”-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt.
Eine CBRAM-Zelle weist eine erste Elektrode 101, eine zweite Elektrode 102 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 103, der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist, auf. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). Die erste Elektrode 101 kontaktiert eine erste Oberfläche 104 des Festkörperelektrolytblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Oberfläche 105 des Festkörperelektrolytblocks 103. Der Festkörperelektrolytblock 103 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 106 isoliert. Die erste Oberfläche 104 ist üblicherweise die Oberseite, die zweite Oberfläche 105 die Unterseite des Festkörperelektrolytblocks 103. Die erste Elektrode 101 ist üblicherweise die obere Elektrode, die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 101, 102 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode.
Beispielsweise ist die erste Elektrode 101 die reaktive Elektrode, und die zweite Elektrode 102 die inerte Elektrode. In diesem Fall kann die erste Elektrode 101 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 103 aus Chalkogenid-Material, und die Isolationsstruktur 106 aus SiO₂ oder Si₃N₄ bestehen. Die zweite Elektrode 102 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. Die Dicke des Ionenleiterblocks 103 kann beispielsweise 5 nm bis 500 nm betragen. Die Dicke der ersten Elektrode 101 kann beispielsweise 10 nm bis 100 nm betragen. Die Dicke der zweiten Elektrode 102 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen. Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt.
Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks 103) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeS_x), Germaniumselenid (GeSe_x), Wolframoxid (WO_x), Kupfersulfid (CuS_x) oder ähnliches. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Der Ionenleiterblock 103 kann aus Festkörperelektrolytmaterial bestehen.
Wenn eine Spannung über dem Festkörperelektrolytblock 103 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag⁺-Ionen aus der ersten Elektrode 101 heraus löst und in den Festkörperelektrolytblock 103 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 108 in dem Festkörperelektrolytblock 103 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 103 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 103 so stark, dass eine leitende Brücke (leitender Pfad) 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 103 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag⁺-Ionen aus dem Festkörperelektrolytblock 103 hinaus zur ersten Elektrode 101 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 108 innerhalb des Festkörperelektrolytblocks 103 verringert. Erfolgt dies lange genug, wird die leitende Brücke 107 gelöscht.
Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 107 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 107 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch ”0”, wohingegen ein niedriger Widerstand logisch ”1” repräsentiert, oder umgekehrt. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen.
2 zeigt eine Ausführungsform 200 einer Speichervorrichtung, die ein Prinzip illustrieren, das bestimmten Ausführungsformen der erfindungsgemäßen Speichervorrichtung zugrunde liegt. Die Ausführungsform 200 weist eine Vielzahl von Speicherzellen 201 auf, wobei jede Speicherzelle 201 eine erste Elektrode 202, eine zweite Elektrode 203 sowie einen Teil einer Schicht aus aktivem Material 204, die zwischen der ersten Elektrode 202 und der zweiten Elektrode 203 angeordnet ist, aufweist. Die Mehrzahl der Speicherzellen 201 ist in Speicherzellengruppen 205 aufgeteilt. Hier beinhaltet eine erste Speicherzellengruppe 205 ₁ eine erste Speicherzelle 201 ₁ und eine zweite Speicherzelle 201 ₂, wobei eine zweite Speicherzellengruppe 205 ₂ eine dritte Speicherzelle 201 ₃ und eine vierte Speicherzelle 201 ₄ aufweist. Die erste Speicherzelle 201 ₁ weist eine erste Topelektrode 202 ₁ und eine erste gemeinsame Bottomelektrode 203 ₁ auf. Die zweite Speicherzelle 201 ₂ weist die erste gemeinsame Bottomelektrode 203 ₁ und eine zweite Topelektrode 202 ₂ auf. Die dritte Speicherzelle 201 ₃ weist die zweite Topelektrode 202 ₂ und eine zweite gemeinsame Bottomelektrode 203 ₂ auf. Die vierte Speicherzelle 201 ₄ weist die zweite gemeinsame Bottomelektrode 203 ₂ und eine dritte Topelektrode 202 ₃ auf. Jede der ersten bis vierten Speicherzellen 201 ₁ bis 201 ₄ weist einen Teil der Schicht aktiven Materials 204 auf, die zwischen der jeweiligen Topelektrode 202 und der jeweiligen Bottomelektrode 203 angeordnet ist. Die erste Speicherzellengruppe 205 ₁ überlappt mit der zweiten Speicherzellengruppe 205 ₂, das heißt die zweite Topelektrode 202 ₂ wird durch die erste Speicherzellengruppe 205 ₁ und die zweite Speicherzellengruppe 205 ₂ geteilt. Jede Topelektrode 202 einer Speicherzellengruppe 205 ist über eine Adressleitung 206 individuell adressierbar. Beispielsweise ist die erste Topelektrode 202 ₁ individuell adressierbar unter Verwendung einer ersten Adressleitung 206 ₁, die zweite Topelektrode 202 ₂ ist individuell adressierbar mittels einer zweiten Adressleitung 206 ₂, und die dritte Topelektrode 202 ₃ ist individuell adressierbar unter Verwendung einer dritten Adressleitung 206 ₃. Die erste Speicherzelle 201 ₁ und die zweite Speicherzelle 201 ₂ der ersten Speicherzellengruppe 205 ₁ teilen eine gemeinsame Bottomelektrode 203, nämlich die erste gemeinsame Bottomelektrode 203 ₁. Die erste gemeinsame Bottomelektrode 203 ₁ ist über eine erste gemeinsame Auswahleinrichtung 207 ₁, die mit der ersten gemeinsamen Bottomelektrode 203 ₁ über die erste elektrische Verbindung 208 ₁ elektrisch verbunden ist, addressierbar. Die dritte Speicherzelle 201 ₃ und die vierte Speicherzelle 201 ₄ teilen sich eine gemeinsame Bottomelektrode 203, nämlich die zweite gemeinsame Bottomelektrode 203 ₂. Die zweite gemeinsame Bottomelektrode 203 ₂ ist mit einer zweiten gemeinsamen Auswahleinrichtung 207 ₂ über eine zweite elektrische Verbindung 208 ₂ verbunden.
Um beispielsweise die erste Speicherzelle 201 ₁ zu adressieren, werden die erste Topelektrode 202 ₁ und die erste gemeinsame Bottomelektrode 203 ₁ ausgewählt unter Verwendung der ersten Adressleitung 206 ₁ und der ersten gemeinsamen Auswahleinrichtung 207 ₁. Um beispielsweise die zweite Speicherzelle 201 ₂ zu adressieren, werden die zweite Topelektrode 202 ₂ und die erste gemeinsame Bottomelektrode 203 ₁ ausgewählt unter Verwendung der zweiten Adressleitung 206 ₂ und der ersten gemeinsamen Auswahleinrichtung 207 ₁. Um die dritte Speicherzelle 201 ₃ zu adressieren, werden die zweite Topelektrode 202 ₂ und die zweite gemeinsame Bottomelektrode 203 ₂ ausgewählt unter Verwendung der zweiten Adressleitung 206 ₂ und der zweiten gemeinsamen Auswahleinrichtung 207 ₂. Um die vierte Speicherzelle 201 ₄ zu adressieren, werden die dritte Topelektrode 202 ₃ und die zweite gemeinsame Bottomelektrode 203 ₂ ausgewählt unter Verwendung der dritten Adressleitung 206 ₃ und der zweiten gemeinsamen Auswahleinrichtung 207 ₂.
Da lediglich eine Auswahleinrichtung 207 für jede Speicherzellengruppe 205 genutzt wird, sind die räumlichen Ausmaße der Auswahleinrichtungen 207 nicht begrenzend, wenn die Dimensionen der Speichervorrichtung herunterskaliert werden. Damit können hohe Speicherdichten erzielt werden, ohne die physikalischen Dimensionen der Auswahleinrichtungen 207 herunterskalieren zu müssen.
3 und 4 zeigen eine weitere Ausführungsform 300 der Speichervorrichtung gemäß der Erfindung. Wie in 3 gezeigt ist, hat die Speichervorrichtung 300 eine Architektur, die der Architektur der Speichervorrichtung 200, die in 2 gezeigt ist, sehr ähnlich ist. Jedoch kontaktieren in dieser Ausführungsform die Adressleitungen 206 die erste Elektrode 202 nicht direkt, da die lateralen Positionen der ersten Elektroden 202 von den lateralen Positionen der Adressleitungen 206, mit denen die ersten Elektroden 202 elektrisch verbunden sind, abweichen, wie in 4 beispielhaft durch den Pfeil 310 angedeutet ist. Stattdessen ist jede erste Elektrode 202 mit deren individueller Adressleitung 206 durch eine elektrische Verbindung 309 elektrisch verbunden, die beispielsweise eine Durchgangsleitung oder Teil einer Metalllevelschicht sein kann. Hier ist die erste Topelektrode 202 ₁ mit der ersten Adressleitung 206 ₁ über eine erste elektrische Verbindung 309 ₁ verbunden. Die zweite Topelektrode 202 ₂ ist mit der zweiten Adressleitung 206 ₂ über eine zweite elektrische Verbindung 309 ₂ verbunden. Die dritte Topelektrode 202 ₃ ist mit der dritten Adressleitung 206 ₃ über eine dritte elektrische Verbindung 309 ₃ elektrisch verbunden.
Die Speicherzellengruppe 205 der Speichervorrichtung 300, die in den 3 und 4 gezeigt ist, weist vier Speicherzellen 201 auf. Jede erste Elektrode 202 einer Speicherzellengruppe 205 ist mit einer unterschiedlichen Adressleitung 206 verbunden. Beispielsweise weist die erste Speicherzellengruppe 205 ₁ die in 3 gezeigt ist, eine erste Adressleitung 206 ₁, eine zweite Adressleitung 206 ₂, eine dritte Adressleitung 206 ₄ und eine fünfte Adressleitung 206 ₅ auf. In 3 sind lediglich zwei Speicherzellen 201 der ersten Speicherzellengruppe 205 ₁ gezeigt, nämlich die erste Speicherzelle 201 ₁ und die zweite Speicherzelle 201 ₂. Die erste Speicherzelle 201 ₁ ist elektrisch mit der ersten Adressleitung 206 ₁ verbunden, wobei die zweite Speicherzelle 201 ₂ mit der zweiten Adressleitung 206 ₂ verbunden ist. Die dritte Speicherzelle 201 ₃ (nicht gezeigt, siehe 4) ist mit der fünften Adressleitung 206 ₄ elektrisch verbunden, und die vierte Speicherzelle 201 ₄ (nicht gezeigt, siehe 4) ist mit der fünften Adressleitung 206 ₅ elektrisch verbunden.
Wie in 4 gezeigt ist, bilden die ersten bis vierten Speicherzellen 201 ₁ bis 201 ₄ die erste Speicherzellengruppe 205 ₁ als Ganzes eine Anordnung aus, die eine rechtwinklige Gestallt aufweist, wobei das Symmetriezentrum der Anordnung die erste Bottomelektrode 203 ₁ (die gemeinsame Elektrode der ersten Speicherzellengruppe 205 ₁) ist. Das gleiche trifft auf die Anordnung zu, die durch die erste bis vierte Topelektrode 201 ₁ bis 202 ₄ ausgebildet wird. Wie 4 entnommen werden kann, ist die erste Speicherzelle 201 ₁ mit der ersten Adressleitung 206 ₁ über die erste elektrische Verbindung 309 ₁ elektrisch verbunden, die zweite Speicherzelle 201 ₂ ist mit der zweiten Adressleitung 206 ₂ über die zweite elektrische Verbindung 309 ₂ elektrisch verbunden, die dritte Speicherzelle 201 ₃ ist mit der vierten Adressleitung 206 ₄ über eine vierte elektrische Verbindung 309 ₄ elektrisch verbunden, und die vierte Speicherzelle 201 ₄ ist mit der fünften Adressleitung 206 ₅ über eine fünfte elektrische Verbindung 309 ₅ elektrisch verbunden.
Damit werden vier unterschiedliche Adressleitungen, nämlich die erste, zweite, vierte und fünfte Adressleitung 206 ₁, 206 ₂, 206 ₄, 206 ₅ benutzt (zusammen mit der ersten gemeinsamen Bottomelektrode 203 ₁, die mit einer ersten gemeinsamen Auswahleinrichtung 207 ₁ verbunden ist), um die erste bis vierte Speicherzelle 201 ₁ bis 201 ₄ auszuwählen.
Wie den 3 und 4 entnommen werden kann, ist jede Adressleitung 206 mit jeder zweiten Speicherzelle 201 einer Speicherzellenzeile (Topelektrodenzeile) 411 elektrisch verbunden. Die lateralen Positionen der ersten Elektroden 202 unterscheiden sich von den lateralen Positionen der Adressleitungen 206, mit denen die ersten Elektroden 202 elektrisch verbunden sind. Beispielsweise weicht die laterale Position der ersten Topelektrode 202 ₁ von der lateralen Position der ersten Adressleitung 206 ₁ (unterschiedliche Position hinsichtlich einer Y-Richtung), mit der die erste Topelektrode 202 ₁ elektrisch verbunden ist, ab. Die elektrischen Verbindungen 309 zweier benachbarter Adressleitungen erstrecken sich jeweils in entgegengesetzte Richtungen. Beispielsweise erstrecken sich alle elektrischen Verbindung 309, die mit der ersten Adressleitung 206 ₁ elektrisch verbunden sind (was die benachbarte Adressleitung der vierten Adressleitung 206 ₄ ist), in eine positive Y-Richtung, wohingegen sich alle elektrischen Verbindungen 309, die mit der vierten Adressleitung 206 ₄ elektrisch verbunden sind, in die negative Y-Richtung erstrecken.
Die in 3 und 4 gezeigte Speichervorrichtung kann eine nicht volatile Speichervorrichtung sein, beispielsweise eine Festkörperelektrolyt-Vorrichtung mit wahlfreiem Zugriff (CBRAM-Vorrichtung). In diesem Fall kann das aktive Material 204 beispielsweise Chalcogenid-Material enthalten (Festkörperelektrolyt-Material), die erste Elektroden 202 können reaktives Material, und die zweiten Elektroden 203 inertes Material aufweisen bzw. daraus bestehen. Ein weiteres Beispiel einer nicht volatilen Speichervorrichtung ist ein Phasenänderungsvorrichtung mit wahlfreiem Zugriff (PCRAM-Vorrichtung). In diesem Fall ist das aktive Material ein Phasenänderungsmaterial.
In 4 ist lediglich eine Speicherzellengruppe (die erste Speicherzellengruppe 205 ₁ mit Bezugsziffern gekennzeichnet. Alle anderen Speicherzellengruppen, die nicht mit Bezugsziffern gekennzeichnet sind, weisen die gleiche Struktur auf. Damit kann die Speichervorrichtung 300 als Verkettung einer Mehrzahl identische Speicherzellengruppen 205 aufgefasst werden. In 4 ist das sich wiederholende Muster (Einheitsmuster) der Speicherzellengruppen (hier: das Einheitsmuster der ersten Speicherzellengruppe 205 ₁) durch gestrichelte Linien angedeutet. 5 zeigt, dass die erste Bottomelektrode 203 ₁, die zu der ersten Speicherzellengruppe 205 ₁ gehört, ein Gebiet 500 halb auswählt.
Um die Speicherdichte der Speichervorrichtung 300 weiter zu erhöhen, ist es möglich, wenigstens einige der Adressleitungen 206 übereinander zu stapeln. Ein Beispiel 1000 einer derartigen Ausführungsform ist in 10 gezeigt.
Die Architektur der Speichervorrichtung 1000 entspricht der Architektur der in 3 gezeigten Speichervorrichtung 300 bis hoch zum Level der Topelektroden 202 (hier sind eine erste bis vierte Topelektrode 202 ₁ bis 202 ₄ gezeigt). Die Topelektroden 202, die Teil der Zeile der Topelektroden sind, die auch die erste Topelektrode 202 ₁ enthält, werden abwechselnd durch die erste Bitleitung 206 ₁ und die zweite Bitleitung 206 ₂ kontaktiert (entlang einer Richtung, die der Richtung der Bitleitungen 206 entspricht), wobei die erste Bitleitung 206 ₁ und die zweite Bitleitung 206 ₂ übereinander gestapelt sind. Auf die gleiche Art und Weise werden die Topelektroden 202, die Teil der Zeile der Topelektroden sind, die auch die zweite Topelektrode 202 ₂ enthält, abwechselnd durch die erste Bitleitung 206 ₁ und die zweite Bitleitung 206 ₂ kontaktiert (entlang einer Richtung, die der Richtung der Bitleitungen 206 entspricht). Das selbe gilt auch für die dritte Topelektrode 202 ₃, die vierte Topelektrode 202 ₄, die dritte Bitleitung 206 ₃, und die vierte Bitleitung 206 ₄. In der in 10 gezeigten Querschnittsdarstellung ist die erste Bitleitung 206 ₁ mit der ersten Topelektrode 202 ₁ über eine erste elektrische Verbindung 1001 ₁ (Metall- oder Via-Verbindung) verbunden, die zweite Bitleitung 206 ₂ ist mit der zweiten Topelektrode 202 ₂ über eine zweite elektrische Verbindung 1001 ₂ (Metall- oder Via-Verbindung) verbunden, die dritte Bitleitung 206 ₃ ist mit der dritten Topelektrode 202 ₃ über eine dritte elektrische Verbindung 1001 ₃ (Metall- oder Via-Verbindung) verbunden, und die vierte Bitleitung 206 ₄ ist mit der vierten Topelektrode 202 ₄ über eine vierte elektrischen Verbindung 1001 ₄ (Metall- oder Via-Verbindung) verbunden. Auf diese Art und Weise kann die Speicherdichte der Speichervorrichtung 1000 erhöht werden, verglichen zur Speichervorrichtung 300. Auf diese Art und Weise werden zwei benachbarte Bitleitungen 206, zwischen denen eine Zeile von Bottomelektroden angeordnet ist (horizontale Positionen der benachbarten Bitleitungen 206 und der Zeile der Bottomelektroden 203 sind jeweils unterschiedlich), zu einer ”verdoppelten” Bitleitung 206 ”verschmolzen”, die über der Zeile der Bottomelektroden 203 angeordnet ist (die horizontalen Positionen der Teile der verdoppelten Bitleitung 206 und der Zeile von Bottomelektroden 203 sind die gleichen).
5 zeigt einen ersten Prozess beim Auswählen einer Speicherzelle 201 der Speichervorrichtung 300. Hier wird angenommen, dass die vierte Speicherzelle 201 ₄ ausgewählt wird. Um die vierte Speicherzelle 201 ₄ auszuwählen, wird eine Speicherzellengruppe, die die vierte Speicherzelle 201 ₄ beinhaltet, ausgewählt, beispielsweise die erste Speicherzellengruppe 205 ₁. Das erste Speicherzellengruppengebiet ist durch die Pfeile A₁ und A₂ angedeutet. Dann wird die entsprechende erste gemeinsame Auswahleinrichtung 207 ₁ dazu benutzt, um alle Speicherzellen 201 der Speicherzellengruppe 205 ₁ halb auszuwählen, d. h. die erste bis vierte Speicherzelle 201 ₁ bis 201 ₄ halb auszuwählen. Anschließend wird in einem zweiten Prozess die Adressleitung 206, die mit der ausgewählten Speicherzelle 201 elektrisch verbunden ist, ausgewählt, d. h. in diesem Beispiel die fünfte Adressleitung 206 ₅. Auf diese Art und Weise wird die vierte Speicherzelle 201 ₄ voll ausgewählt (siehe 6). Die Reihenfolge der Prozesse kann beliebig sein.
7 zeigt eine Ausführungsform 700 der Speichervorrichtung gemäß der Erfindung, in der die Speicherzellen eine laterale Architektur aufweisen, wobei in den Speichervorrichtungen 200, 300, und 1000 die Speicherzellen 201 eine vertikale Architektur aufweisen. ”Laterale Architektur” bedeutet, dass die erste Elektrode 202, das aktive Material 204 sowie die zweite Elektrode 203 einer Speicherzelle 201 eine laterale Struktur ausbilden (Speichervorrichtung 700). ”Vertikale Architektur” bedeutet, dass die gleichen Komponenten eine vertikale Struktur auszubilden. Alle Ausführungsformen der Speichervorrichtung gemäß der Erfindung, die die vertikale Architektur aufweisen, können in analoger Weise auf Speichervorrichtungen angewandt werden, die eine laterale Architektur aufweisen.
8 zeigt eine Ausführungsform eines Verfahrens zum Lesen von Daten aus einer Speicherzelle einer Speichervorrichtung gemäß der Erfindung. In einem ersten Prozess P1 wird eine Speicherzelle ausgewählt, aus der Daten gelesen werden. In einem zweiten Prozess P2 wird eine Speicherzellengruppe, die die ausgewählte Speicherzelle beinhaltet, ausgewählt, in einem dritten Prozess P3 werden die in der Speicherzelle gespeicherten Daten gelesen, indem ein Messstrom durch die ausgewählte Speicherzelle geleitet wird unter Verwendung der Adressleitung, die der ausgewählten Speicherzellen zugewiesen ist und der Auswahlvorrichtung, die der Speicherzellengruppe zugewiesen ist.
9 zeigt eine Ausführungsform eines nicht von der Erfindung umfassten Verfahrens des Schreibens von Daten in eine Speicherzelle einer Speichervorrichtung. In einem ersten Prozess P1' wird eine Speicherzelle ausgewählt, in die Daten geschrieben werden sollen. In einem zweiten Prozess P2' wird eine Speicherzellengruppe, die die ausgewählte Speicherzelle beinhaltet, ausgewählt. In einem dritten Prozess P3' werden die zu speichernden Daten geschrieben, indem eine Schreibspannung an das aktive Material der ausgewählten Speicherzelle angelegt wird unter Verwendung der Adressleitung, die der ausgewählten Speicherzelle zugewiesen ist, und der Auswahleinrichtung, die der Speicherzellengruppe zugewiesen ist, als Schreibspannungszuführelemente. Die zu speichernden Daten können auch geschrieben werden, indem ein ein Schreibstrom durch das aktive Material der Speicherzelle geleitet wird unter Verwendung der Addressleitung, die der ausgewählten Speicherzelle zugewiesen ist, und der Auswahleinrichtung, die der Speicherzellengruppe zugewiesen ist, als Schreibstromzuführelemente.
Wie in 11A und 11B gezeigt ist, können Ausführungsformen der erfindungsgemäßen Speichervorrichtungen/integrierten Schaltungen in Modulen zum Einsatz kommen. In 11A ist ein Speichermodul 1100 gezeigt, das ein oder meherere Speichervorrichtungen/integrierte Schaltungen 1104 aufweist, die auf einem Substrat 1102 angeordnet sind. Jede Speichervorrichtung/integrierte Schaltung 1104 kann mehrere Speicherzellen beinhalten. Das Speichermodul 1100 kann auch ein oder mehrere elektronische Vorrichtungen 1106 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, die mit Speichervorrichtung(en) eines Moduls kombiniert werden können, beispielsweise den Speichervorrichtungen/integrierte Schaltungen 1104. Weiterhin kann das Speichermodul 1100 eine Mehrzahl elektrischer Verbindungen 1108 aufweisen, die eingesetzt werden können, um das Speichermodul 1100 mit anderen elektronischen Komponenten, beispielsweise anderen Modulen, zu verbinden.
Wie in 11B gezeigt ist, können diese Module stapelbar ausgestaltet sein, um einen Stapel 1150 auszubilden. Beispielsweise kann ein stapelbares Speichermodul 1152 ein oder mehrere Speichervorrichtungen 1156 enthalten, die auf einem stapelbaren Substrat 1154 angeordnet sind. Jede Speichervorrichtung 1156 kann mehrere Speicherzellen enthalten. Das stapelbare Speichermodul 1152 kann auch ein oder mehrere elektronische Vorrichtungen 1158 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, und die mit Speichervorrichtungen eines Moduls kombiniert werden können, beispielsweise mit den Speichervorrichtungen 1156. Elektrische Verbindungen 1160 werden dazu benutzt, um das stapelbare Speichermodul 1152 mit anderen Modulen innerhalb des Stapels 1150 zu verbinden. Andere Module des Stapels 1150 können zusätzliche stapelbare Speichermodule sein, die dem oben beschriebenen stapelbaren Speichermodul 1152 ähneln, oder andere Typen stapelbarer Module sein, beispielsweise stapelbare Verarbeitungsmodule, Kommunikationsmodule, oder Module, die elektronische Komponenten enthalten.
Gemäß einer Ausführungsform der Erfindung können die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen sein, die Phasenänderungsmaterial aufweisen. Das Phasenänderungsmaterial kann zwischen wenigstens zwei Kristallisierungszuständen geschaltet werden (d. h. das Phasenänderungsmaterial kann wenigstens zwei Kristallisierungsgrade annehmen), wobei jeder Kristallisierungszustand einen Speicherzustand repräsentiert. Wenn die Anzahl möglicher Kristallisierungszustände zwei beträgt, wird der Kristallisierungszustand, der einen hohen Kristallisierungsgrad aufweist, auch als „kristalliner Zustand” bezeichnet, wohin gegen der Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist, auch als „amorpher Zustand” bezeichnet wird. Unterschiedliche Kristallisierungszustände können durch entsprechende unterschiedliche elektrische Eigenschaften voneinander unterschieden werden, insbesondere durch unterschiedliche Widerstände, die hierdurch impliziert werden. Beispielsweise hat ein Kristallisierungszustand, der einen hohen Kristallisierungsgrad (geordnete atomare Struktur) aufweist, im Allgemeinen einen niedrigeren Widerstand als ein Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist (ungeordnete atomare Struktur). Der Einfachheit halber soll im Folgenden angenommen werden, dass das Phasenänderungsmaterial zwei Kristallisierungszustände annehmen kann (einen „amorphen Zustand” und einen „kristallinen Zustand”). Jedoch sei erwähnt, dass auch zusätzliche Zwischenzustände verwendet werden können.
Phasenänderungsspeicherzellen können vom amorphen Zustand in den kristallinen Zustand (und umgekehrt) überwechseln, wenn Temperaturschwankungen innerhalb des Phasenänderungsmaterials autreten. Derartige Temperaturänderungen können auf unterschiedliche Art und Weisen hervorgerufen werden. Beispielsweise kann ein Strom durch das Phasenänderungsmaterial geleitet werden (oder eine Spannung kann an das Phasenänderungsmaterial angelegt werden). Alternativ hierzu kann einem Widerstandsheizelement, das neben dem Phasenänderungsmaterial vorgesehen ist, ein Strom oder eine Spannung zugeführt werden. Um den Speicherzustand einer Widerstandsänderungsspeicherzelle festzulegen, kann ein Messstrom durch das Phasenänderungsmaterial geleitet werden (oder eine Messspannung kann an das Phasenänderungsmaterial angelegt werden), womit der Widerstand der Widerstandsänderungsspeicherzelle, der den Speicherzustand der Speicherzelle repräsentiert, gemessen wird.
12 zeigt eine Querschnittsdarstellung einer beispielhaften Phasenänderungsspeicherzelle 1200 (Aktiv-In-Via-Typ). Die Phasenänderungsspeicherzelle 1200 weist eine erste Elektrode 1202, Phasenänderungsmaterial 1204, eine zweite Elektrode 1206 sowie isolierendes Material 1208 auf. Das Phasenänderungmaterial 1204 wird lateral durch das isolierende Material 1208 eingeschlossen. Eine Auswahlvorrichtung (nicht gezeigt) wie beispielsweise ein Transistor, eine Diode oder eine andere aktive Vorrichtung kann mit der ersten Elektrode 1202 oder der zweiten Elektrode 1206 gekoppelt sein, um das Beaufschlagen des Phasenänderungsmaterials 1204 mit Strom oder Spannung unter Verwendung der ersten Elektrode 1202 und/oder der zweiten Elektrode 1206 zu steuern. Um das Phasenänderungsmaterial 1204 in den kristallinen Zustand zu überführen, kann das Phasenänderungsmaterial 1204 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 1204 über die Phasenänderungsmaterial-Kristallisisierungstemparatur steigt, jedoch unterhalb der Phasenänderungsmaterial-Schmelztemperatur gehalten wird. Wenn das Phasenänderungsmaterial 1204 in den amorphen Zustand überführt werden soll, kann das Phasenänderungsmaterial 1204 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 1204 schnell über die Phasenänderungsmaterial-Schmelztemperatur steigt, wobei das Phasenänderungsmaterial 1204 anschließend schnell abgekühlt wird.
Das Phasenänderungsmaterial 1204 kann eine Vielzahl von Materialien enthalten. Gemäß einer Ausführungsform kann das Phasenänderungsmaterial 1204 eine Chalcogenidlegierung aufweisen (oder daraus bestehen), die eine oder mehrere Elemente aus der Gruppe VI des Periodensystems beinhaltet. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 1204 Chalcogenid-Verbundmaterial aufweisen oder daraus bestehen, wie beispielsweise GeSbTe, SbTe, GeTe oder AbInSbTe. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 1204 ein chalgogenfreies Material aufweisen oder daraus bestehen, wie beispielsweise GeSb, GaSb, InSb, oder GeGalnSb. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 1204 jedes geeignetes Material aufweisen oder daraus bestehen, das eines oder mehrere der Elemente Ge, Sb, Te, Ga, Bi, Pb, Sn, Si, P, O, As, In, Se, und S aufweist.
Gemäß einer Ausführungsform der Erfindung weist zumindest eine der ersten Elektrode 1202 und der zweiten Elektrode 1206 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W oder Mischungen oder Legierungen hieraus auf (oder bestehen hieraus). Gemäß einer weiteren Ausführungsform weist zumindest eine der ersten Elektrode 1202 und der zweiten Elektrode 1206 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W und zwei oder mehrere Elemente der Gruppe: B, C, N, O, Al, Si, P, S und/oder Mischungen und Legierungen hieraus auf (oder bestehen hieraus). Beispiele derartiger Materialien sind TiCN, TiAlN, TiSiN, W-Al₂O₃, und Cr-Al₂O₃.
13 zeigt ein Blockdiagramm einer Speichervorrichtung 1300, die einen Schreibpulsgenerator 1302, eine Verteilungsschaltung 1304, Phasenänderungsspeicherzellen 1306a, 1306b, 1306c, 1306d (beispielsweise Phasenänderungsspeicherzellen 200 wie in 2 gezeigt) und einen Leseverstärker 1308 aufweist. Gemäß einer Ausführungsform erzeugt der Schreibpulsgenerator 1302 Strompulse oder Spannungspulse, die den Phasenänderungsspeicherzellen 1306a, 1306b, 1306c, 1306d mittels der Verteilungsschaltung 1304 zugeführt werden, wodurch die Speicherzustände der Phasenänderungsspeicherzellen 1306a, 1306b, 1306c, 1306d programmiert werden. Gemäß einer Ausführungsform weist die Verteilungsschaltung 1304 eine Mehrzahl von Transistoren auf, die den Phasenänderungspeicherzellen 1306a, 1306b, 1306c, 1306d bzw. Heizelementen, die neben den Phasenänderungsspeicherzellen 1306a, 1306b, 1306c, 1306d vorgesehen sind, Gleichstrompulse oder Gleichspannungspulse zuführen.
Wie bereits angedeutet wurde, kann das Phasenänderungsmaterial der Phasenänderungsspeicherzellen 1306a, 1306b, 1306c, 1306d von dem amorphen Zustand in den kristallinen Zustand (oder umgekehrt) überführt werden durch Ändern der Temperatur. Allgemeiner kann das Phasenänderungsmaterial von einem ersten Kristallisierungsgrad in einen zweiten Kristallisierungsgrad überführt werden aufgrund einer Temperaturänderung. Beispielsweise kann der Bitwert „Null” dem ersten (niedrigen) Kristallisierungsgrad, und der Bitwert „1” dem zweiten (hohen) Kristallisierungsgrad zugewiesen werden. Da unterschiedliche Kristallisierungsgrade unterschiedliche elektrische Widerstände implizieren, ist der Leseverstärker 1308 dazu im Stande, den Speicherzustand einer der Phasenänderungspeicherzellen 1306a, 1306b, 1306c oder 1306d in Abhängigkeit des Widerstands des Phasenänderungsmaterials zu ermitteln.
Um hohe Speicherdichten zu erzielen, können die Phasenänderungsspeicherzellen 1306a, 1306b, 1306c und 1306d zur Speicherung mehrerer Datenbits ausgelegt sein (d. h. das Phasenänderungsmaterial kann auf unterschiedliche Widerstandswerte programmiert werden). Beispielsweise können, wenn eine Phasenänderungsspeicherzelle 1306a, 1306b, 1306c und 1306d auf einen von drei möglichen Widerstandsleveln programmiert wird, 1.5 Datenbits pro Speicherzelle gespeichert werden. Wenn die Phasenänderungsspeicherzelle auf einen von vier möglichen Widerstandsleveln programmiert wird, können zwei Datenbits pro Speicherzelle gespeichert werden, und so weiter.
Die in 13 gezeigte Ausführungsform kann auf ähnliche Art und Weise auch auf andere Widerstandsänderungsspeicherelemente angewandt werden wie programmierbare Metallisierungszellen (PMCs), magnetorresistive Speicherzellen (beispielsweise MRAMs), oder organische Speicherzellen (beispielsweise ORAMs).
Ein weiterer Typ von Widerstandsänderungsspeicherzellen, der zum Einsatz kommen kann, besteht darin, Kohlenstoff als Widerstandsänderungsmaterial einzusetzen. Im Allgemeinem hat amorpher Kohlenstoff, der reich an sp³-hybridisiertem Kohlenstoff ist (d. h. tetraedisch gebundener Kohlenstoff) einen hohen Widerstand, wohin gegen amorpher Kohlenstoff, der reich an sp²-hybridisiertem Kohlenstoff ist (das heißt trigonal gebundener Kohlenstoff), einen niedrigen Widerstand. Dieser Widerstandsunterschied kann in Widerstandsänderungsspeicherzellen ausgenutzt werden.
Gemäß einer Ausführungsform der Erfindung wird eine Kohlenstoffspeicherzelle auf ähnliche Art und Weise ausgebildet, wie oben im Zusammenhang mit den Phasenänderungsspeicherzellen beschrieben wurde. Eine temperaturinduzierte Änderung zwischen einem sp³-reichen Zustand und einem sp²-reichen Zustand kann dazu genutzt werden, den Widerstand von amorphem Kohlenstoffmaterial zu ändern. Diese variierenden Widerstände können genutzt werden, um unterschiedliche Speicherzustände zu darzustellen. Beispielsweise kann ein sp³-reicher Zustand (Hochwiderstandszustand) ”Null” repräsentieren, und ein sp²-reicher Zustand (Niedrigwiderstandszustand) ”Eins” repräsentieren. Zwischenwiderstandszustände können dazu genutzt werden, mehrere Bits darzustellen, wie oben beschrieben wurde.
Bei diesem Kohlenstoffspeicherzellentyp verursacht die Anwendung einer ersten Temperatur im Allgemeinem einen Übergang, der sp³-reichen amorphen Kohlenstoff in sp²-reichen amorphen Kohlenstoff überführt. Dieser Übergang kann durch die Anwendung einer zweiten Temperatur, die typischerweise höher ist als die erste Temperatur, rückgängig gemacht werden. Wie oben erwähnt wurde, können diese Temperaturen beispielsweise durch Beaufschlagen des Kohlenstoffmaterials mit einem Strompuls und/oder einem Spannungspuls erzeugt werden. Alternativ können die Temperaturen unter Einsatz eines Widerstandsheizelements, das neben dem Kohlenstoffmaterial vorgesehen ist, erzeugt werden.
Eine weitere Möglichkeit, Widerstandsänderungen in amorphem Kohlenstoff zum Speichern von Information zu nutzen, ist das Feldstärken-induzierte Ausbilden eines leitenden Pfades in einem isolierenden amorphen Kohlenstofffilm. Beispielsweise kann das Anwenden eines Spannungspulses oder Strompulses das Ausbilden eines leitenden sp²-Filaments in isolierendem, sp³-reichem amorphem Kohlenstoff bewirken. Die Funktionsweise dieses Widerstandskohlenstoffspeichertyps ist nachfolgend beschrieben.
Eine Kohlenstoffspeicherzelle weist einen Topkontakt, eine Kohlenstoffspeicherschicht mit isolierendem amorphem Kohlenstoffmaterial, das reich an sp³-hybridiesierten Kohlenstoffatomen ist, und einen Bottomkontakt auf. Mittels eines Stroms (oder einer Spannung), der durch die Kohlenstoffspeicherschicht geleitet wird, kann ein sp²-Filament in der sp³-reichen Kohlenstoffspeicherschicht ausgebildet werden, womit der Widerstand der Speicherzelle geändert wird. Das Anwenden eines Strompulses (oder Spannungspulses) mit hoher Energie (oder mit umgekehrter Polarität) kann das sp²-Filament zerstören, womit der Widerstand der Kohlenstoffspeicherschicht erhöht wird. Wie oben diskutiert wurde, können die Änderungen des Widerstands den Kohlenstoffspeicherschicht dazu benutzt werden, Information zu speichern, wobei beispielsweise ein Hochwiderstandszustand „Null”, und ein Niedrigwiderstandszustand „Eins” repräsentiert. Zusätzlich können in einigen Ausführungsformen Zwischengrade der Filamentausbildung oder das Ausbilden mehrerer Filamente in sp³-reichen Kohlenstofffilmen genutzt werden, um mehrere variierende Widerstandslevel bereit zu stellen, womit in einer Kohlenstoffspeicherzelle mehrere Informationsbits speicherbar sind. In einigen Ausführungsformen können alternierend sp³-reiche Kohlenstoffschichten und sp²-reiche Kohlenstoffschichten zum Einsatz kommen, wobei die sp³-reichen Schichten das Ausbilden leitender Filamente anregen, so dass die Stromstärken und/oder Spannungsstärken, die zum Schreiben eines Werts in diesen Kohlenstoffspeichertyp zum Einsatz kommen, reduziert werden können.
Die Widerstandsänderungsspeicherzellen wie beispielsweise die Phasenänderungsspeicherzellen und die Kohlenstoffspeicherzellen, die vorangehend beschrieben wurden, können mit einem Transistor, einer Diode oder einem anderen aktiven Element zum Auswählen der Speicherzelle versehen sein. Eine derartige Speicherzelle kann ein Widerstandsänderungsspeicherelement benutzen. Die Speicherzelle weist einen Auswahltransistor und ein Widerstandsänderungsspeicherelement auf. Der Auswahltransistor weist einen Source-Abschnitt, der mit einer Bitleitung verbunden ist, einen Drainabschnitt, der mit dem Speicherelement verbunden ist, und einen Gateabschnitt, der mit einer Wortleitung verbunden ist, auf. Das Widerstandsänderungsspeicherelement ist weiterhin mit einer gemeinsamen Leitung verbunden, die geerdet oder mit einer anderen Schaltung verbunden sein kann, wie beispielsweise einer Schaltung (nicht gezeigt) zum Bestimmen des Widerstands der Speicherzelle, was bei Lesevorgängen zum Einsatz kommen kann. Alternativ kann in einigen Konfigurationen eine Schaltung (nicht gezeigt) zum Ermitteln des Zustands der Speicherzellen während des Lesevorgangs mit der Bitleitung verbunden sein.
Wenn in die Speicherzelle beschrieben werden soll, wird die Wortleitung zum Auswählen der Speicherzelle genutzt, und das Widerstandsänderungsspeicherelement wird mit einem Strompuls (oder Spannungspuls) unter Verwendung der Bitleitung beaufschlagt, womit der Widerstand des Widerstandsänderungsspeicherelements geändert wird. Auf ähnliche Art und Weise wird, wenn aus der Speicherzelle gelesen wird, die Wortleitung dazu genutzt, die Zelle auszuwählen, und die Bitleitung wird dazu genutzt, das Widerstandsänderungsspeicherelement mit einer Lesespannung oder einem Lesestrom zu beaufschlagen, um den Widerstand des Widerstandsänderungsspeicherelements zu messen.
Die Speicherzelle kann als 1T1J-Zelle bezeichnet werden, da sie einen Transistor und einen Speicherübergang (das Widerstandsänderungsspeicherelement) nutzt. Typischerweise weist eine Speichervorrichtung ein Array auf, das eine Vielzahl derartiger Zellen aufweist. Anstelle einer 1T1J-Speicherzelle können andere Konfigurationen zum Einsatz kommen. ein alternativer Aufbau einer 1T1J-Speicherzelle 1550 kann ein Auswahltransistor und ein Widerstandänderungsspeicherelementaufweisen, die auf andere Art und Weise angeordnet sind. In diesem alternativem Aufbau ist das Widerstandsänderungsspeicherelement mit einer Bitleitung sowie mit einem Source-Abschnitt des Auswahltransistors verbunden. Ein Drainabschnitt des Auswahltransistors ist mit einer gemeinsamen Leitung verbunden, die geerdet oder mit einer anderen Schaltung (nicht gezeigt) verbunden sein kann, wie oben diskutiert wurde. Ein Gateabschnitt des Auswahltransistors wird mittels einer Wortleitung gesteuert.
In der folgenden Beschreibung sollen weitere Aspekte beispielhafter Ausführungsformen der Erfindung näher erläutert werden.
Auswahlvorrichtungen mit gemeinsamer Gegenelektrode werden dazu benutzt, um resistive Speicherzellen auszuwählen, beispielsweise innerhalb eines 1T1R/8F²-Designs. Gemäß einer Ausführungsform der Erfindung wird ein Transistor für vier Zellen benutzt, und ein 2F²-Design kann realisiert werden.
Es ist möglich, eine Speicherzelle einer Speichervorrichtung auszuwählen, indem eine Kreuzungsstruktur für Top- und Bottomelektrode gewählt wird mit einer Leitung pro Spalte und einer Leitung pro Zeile oder einer Auswahleinrichtung pro Speicherzelle. Beide Herangehensweisen benötigen mehr Platz pro Zelle als die oben erläuterten Ausführungsformen der Speichervorrichtung.
Gemäß einer Ausführungsform der Erfindung wird die Zellendichte erhöht, indem eine gemeinsame Auswahleinrichtung dazu benutzt wird, um eine Gruppe an Zellen halb auszuwählen (vier Zellen in der nachfolgend beschriebenen Ausführungsform), und eine Bitleitung pro halb ausgewählter Zelle eingesetzt wird. In hoch symmetrischen Mustern (beispielsweise rechtwinklig, hexagonal, ...) bedeutet dies, dass zwei Bitleitungen pro Zellenzeile oder Spalte benötigt werden, um voll auszuwählen. Das Prinzip des Verwendens einer einzelnen Auswahleinrichtung für eine Gruppe von Zellen erhöht die Zellendichte. Bei ”klassischen” X-Punkt-Designs werden eine Bitleitung, eine Wortleitung sowie ein Transistor pro Zelle verwendet.
Gemäß einer Ausführungsform der Erfindung wird die Speicherzellendichte erhöht, indem ein gemeinsamer Auswahltransistor zum Halbauswählen einer Gruppe von Zellen eingesetzt wird. Das volle Auswählen einer einzelnen Zelle wird erreicht, indem eine Bitleitung pro halb ausgewählter Zelle verwendet wird. Für die rechteckige Struktur der Speicherzellen um den Transistor ergeben sich in dieser Ausführungsform damit vier Bitleitungen pro Transistorgebiet, mit anderen Worten, zwei Bitleitungen pro Zellenzeile/Zellenspalte. Die Bitleitungen kontaktieren jede zweite Zelle in abwechselnder Reihenfolge. In 2 bis 5 ist dies für vier Zellen pro Auswahleinrichtung gezeigt. Vorgeschlagen wird eine ”kubischflächenzentriert”-ähnliche Struktur. Die vorangehend beschriebenen Prinzipien können auch beispielsweise auf hexagonale Strukturen angewandt werden. Das Design des vorangehend beschriebenen Beispiels ist ausgelegt für vier Zellen pro Auswahleinrichtung und zwei Bitleitungen pro Zellenzeile.
Gemäß einer Ausführungsform der Erfindung wird eine Auswahleinrichtung nicht für eine, sondern für eine Gruppe von Speicherzellen eingesetzt.
Gemäß einer Ausführungsform der Erfindung wird eine Adressleitung pro Zelle in einer Speicherzellengruppe verwendet, d. h. zwei Adressleitungen pro Bitzeile (insgesamt vier Adressleitungen pro Gruppe von vier Speicherzellen (Beispiel)).
Gemäß einer Ausführungsform der Erfindung können Speicherzellen von 2F² oder weniger für resistive Speicherzellen realisiert werden.
Im Rahmen der Erfindung beinhaltet ”Koppeln” sowie ”Verbinden” direktes Koppeln und Verbinden als auch indirektes Koppeln und Verbinden.
Bezugszeichenliste

100: CBRAM-Zelle
101: Erste Elektrode
102: Zweite Elektrode
103: Festkörperelektrolytblock
104: Erste Oberfläche
105: Zweite Oberfläche
106: Isolationsstruktur
107: Leitender Pfad
108: Cluster
200: Speichervorrichtung
201: Speicherzelle
202: Erste Elektrode
203: Zweite Elektrode
204: Aktives Material
205: Speicherzellengruppe
206: Adressleitung
207: Auswahleinrichtung
208: Elektrische Verbindung
300: Speichervorrichtung
309: Elektrische Verbindung
310: Pfeil
500: Gebiet
700: Speichervorrichtung
1000: Speichervorrichtung
1001: Elektrische Verbindung
1100: Speichermodul
1104: Speichervorrichtung/integrierte Schaltung
1106: Elektrische Vorrichtung
1108: Elektrische Verbindung
1150: Stapel
1152: Speichermodul
1154: Substrat
1156: Speichervorrichtung
1158: Elektronische Vorrichtung
1160: Elektrische Verbindung
1200: Phasenänderungsspeicherzelle
1202: Erste Elektrode
1204: Phasenänderungsmaterial
1206: Zweite Elektrode
1208: Isolierendes Material
1300: Speichervorrichtung
1302: Schreibpulsgenerator
1304: Verteilungsschaltung
1306: Phasenänderungsspeicherzelle

Claims

Integrierte Schaltung, mit einer Speichervorrichtung (200), die eine Mehrzahl von Speicherzellen (201) aufweist, wobei jede Speicherzelle (201) eine erste Elektrode (202), eine zweite Elektrode (203) und ein aktives Material (204), das zwischen der ersten Elektrode (202) und der zweiten Elektrode (203) angeordnet ist, aufweist, wobei die Speicherzellen (201) zu Speicherzellengruppen (205) gruppiert sind, und jede Speicherzellengruppe (205) ein Speicherzellengruppengebiet definiert, das so ausgestaltet ist, dass – entsprechende erste Elektroden (202) individuell adressierbar sind, – entsprechende zweite Elektroden (203) gemeinsam adressierbar sind mittels einer gemeinsamen Auswahleinrichtung (207), die innerhalb des Speicherzellengruppengebiets der Speicherzellengruppe (205) angeordnet ist, – wobei jede Speicherzellengruppe (205) so ausgestaltet ist, dass entsprechende erste Elektroden (202) um eine gemeinsame zweite Elektrode (203) herum angeordnet sind, und – wobei die ersten Elektroden (202) über Adressleitungen (206) adressierbar sind, wobei jede erste Elektrode (202) einer Speicherzellengruppe (205) mit einer individuellen Adressleitung (206) elektrisch verbunden ist, wobei die Adressleitungen (206) erste Adressleitungen und zweite Adressleitungen aufweisen und die ersten Adressleitungen und die zweiten Adressleitungen mit elektrischen Verbindungen (1001) verbunden sind, wobei die ersten Adressleitungen mit den zweiten Adressleitungen alternieren, und wobei die elektrischen Verbindungen (1001), die mit den ersten Adressleitungen verbunden sind, sich in entgegengesetzter Richtung erstrecken verglichen zu den elektrischen Verbindungen (1001), die mit den zweiten Adressleitungen verbunden sind.
Integrierte Schaltung nach Anspruch 1, wobei jede Speicherzellengruppe (205) so ausgestaltet ist, dass entsprechende erste Elektroden (202) um eine gemeinsame zweite Elektrode (203) punktsymmetrisch angeordnet sind.
Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Anordnungen erster Elektroden (202) um jeweilige gemeinsame zweite Elektroden (203) Anordnungen bilden, die eine rechtwinklige Gestalt, eine hexagonale Gestalt, eine oktagonale Gestalt oder dergleichen aufweisen, wobei das Symmetriezentrum jeder Gestalt die jeweilige gemeinsame zweite Elektrode (203) darstellt.
Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei die Speicherzellen (201) ein Speicherzellenarray ausbilden, das Speicherzellenzeilen und Speicherzellenspalten aufweist, wobei die Adressleitungen (206) parallel zu den Speicherzellenzeilen angeordnet sind.
Integrierte Schaltung nach Anspruch 4, wobei jede Adressleitung (206) mit jeder zweiten Speicherzelle einer Speicherzellenzeile elektrisch verbunden ist.
Integrierte Schaltung nach Anspruch 4 oder 5, wobei die lateralen Positionen der ersten Elektroden (202) von den lateralen Positionen der Adressleitungen (206), mit denen die ersten Elektroden (202) elektrisch verbunden sind, abweichen.
Integrierte Schaltung nach Anspruch 6, gekennzeichnet durch elektrische Verbindungen (1001), die sich von den Adressleitungen (206) zu den ersten Elektroden (202) entlang der Speicherzellenzeilen erstrecken, wobei die elektrischen Verbindungen (1001) die Adressleitungen (206) mit den ersten Elektroden (202) elektrisch verbinden.
Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei alle Speicherzellengruppen (205) das gleiche Speicherzellenmuster oder das gleiche Muster erster und zweiter Elektroden (202, 203) aufweisen.
Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei die Speicherzellen (201) jeweils eine vertikale Architektur aufweisen.
Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei die Speicherzellen (201) jeweils eine laterale Architektur aufweisen.
Integrierte Schaltung nach einem der Ansprüche 1 bis 10, wobei jede Speicherzellengruppe (205) vier Speicherzellen (201) aufweist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 11, wobei die Speichervorrichtung (200) eine nicht-volatile Speichervorrichtung (200) ist.
Integrierte Schaltung nach Anspruch 12, wobei die Speichervorrichtung (200) eine Festkörperelektrolyt-Vorrichtung ist, wobei das aktive Material ein Festkörperelekrolytmaterial ist.
Integrierte Schaltung nach Anspruch 12, wobei die Speichervorrichtung (200) eine Phasenänderungs-Speichervorrichtung ist, deren aktives Material ein Phasenänderungsmaterial (1204) ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die ersten Elektroden (202) Topelektroden und die zweiten Elektroden (203) Bottomelektroden sind.
Integrierte Schaltung nach einem der Ansprüche 1 bis 15, wobei die Adressleitungen (206) Bitleitungen sind.
Integrierte Schaltung nach einem der Ansprüche 1 bis 16, wobei die Adressleitungen (206) zumindest teilweise übereinander angeordnet sind.