DE102016114156A1 - Speichervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Speichervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102016114156A1
DE102016114156A1 DE102016114156.9A DE102016114156A DE102016114156A1 DE 102016114156 A1 DE102016114156 A1 DE 102016114156A1 DE 102016114156 A DE102016114156 A DE 102016114156A DE 102016114156 A1 DE102016114156 A1 DE 102016114156A1
Authority
DE
Germany
Prior art keywords
layer
memory cell
memory
word lines
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016114156.9A
Other languages
English (en)
Inventor
Masayuki Terai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102016114156A1 publication Critical patent/DE102016114156A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Halbleitervorrichtung weist Folgendes auf: eine erste Speicherzelle (MC1), eine Bitleitung und eine zweite Speicherzelle (MC2). Die erste Speicherzelle (MC1) hat eine erste Schichtstruktur, welche eine erste Speicherschicht (ME, 142, 142A, 142B) zwischen einer ersten Heizelektrode (HE1) und einer ersten Ovonic-Schwellenschaltvorrichtung aufweist. Die Bitleitung ist auf der ersten Speicherzelle (MC1). Die zweite Speicherzelle (MC2) ist auf der Bitleitung und hat eine zweite Schichtstruktur, welche eine zweite Speicherschicht (ME, 152, 152A, 152B) zwischen einer zweiten Ovonic-Schwellenschaltvorrichtung und einer zweiten Heizelektrode (HE2) aufweist. Die erste und zweite Schichtstruktur sind symmetrisch hinsichtlich der Bitleitung.

Description

  • QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2015-0149726 , welche am 27. Oktober 2015 beim koreanischen Amt für gewerblichen Rechtsschutz eingereicht wurde, deren Offenbarung hierin in ihrer Gesamtheit durch Bezugnahme miteingebunden ist.
  • HINTERGRUND
  • Gebiet
  • Beispielhafte Ausführungsformen von erfinderischen Konzepten beziehen sich auf Speichervorrichtungen und/oder Verfahren zum Herstellen derselben und genauer auf Speichervorrichtungen, welche Cross-Point-Arraystrukturen haben und/oder auf Verfahren zum Herstellen derselben.
  • Beschreibung des Standes der Technik
  • Es gibt eine wachsende Tendenz dazu, elektronische Produkte im Gewicht leichter zu machen, dünner und kleiner. Als ein Ergebnis hat sich die Nachfrage nach höher integrierten Halbleitervorrichtungen erhöht.
  • Speichervorrichtungen, welche Cross-Point-Arraystrukturen haben, in welchen Speicherzellen an Schnittstellen zwischen zwei Elektroden, welche einander kreuzen, platziert sind, wurden für eine Verwendung in höher integrierten Halbleitervorrichtungen vorgeschlagen. Die Dicken von Schichten jedoch, welche in der Speichervorrichtung enthalten sind, müssen verringert werden, um Speichervorrichtungen, welche Cross-Point-Strukturen haben, herab zu skalieren. Darüber hinaus können, wenn die Schichtdicke abnimmt, Schichten sich leichter verschlechtern und/oder aufgrund von Wärme, welche während des Betriebs erzeugt wird, beschädigt werden, wodurch die Zuverlässigkeit der Speichervorrichtung sich verschlechtert.
  • KURZFASSUNG
  • Beispielhafte Ausführungsformen von erfinderischen Konzepten sehen Speichervorrichtungen vor, welche Cross-Point-Arraystrukturen haben, welche einheitlichere Betriebscharakteristiken und/oder eine verbesserte Zuverlässigkeit haben können.
  • Beispielhafte Ausführungsform von erfinderischen Konzepten sehen auch Speichervorrichtungen vor, welche in der Lage sind, eine Integrationsdichte zu erhöhen und/oder Verfahren zum Herstellen von Speichervorrichtungen.
  • Wenigstens eine beispielhafte Ausführungsform sieht eine Speichervorrichtung vor, welche Folgendes aufweist: eine Mehrzahl von unteren Wortleitungen auf einem Substrat, wobei sich die Mehrzahl von unteren Wortleitungen in einer ersten Richtung parallel zu einer oberen Oberfläche des Substrats erstreckt; eine Mehrzahl von gemeinsamen Bitleitungen auf der Mehrzahl von unteren Wortleitungen, wobei die Mehrzahl von gemeinsamen Bitleitungen sich in einer zweiten Richtung parallel zu der oberen Oberfläche des Substrats erstreckt, wobei die zweite Richtung unterschiedlich von der ersten Richtung ist; eine Mehrzahl von oberen Wortleitungen auf der Mehrzahl von gemeinsamen Bitleitungen, wobei die Mehrzahl von oberen Wortleitungen sich in der ersten Richtung erstreckt; eine Mehrzahl von ersten Speicherzellstrukturen an Schnittstellen zwischen der Mehrzahl von unteren Wortleitungen und der Mehrzahl von gemeinsamen Bitleitungen, wobei jede der Mehrzahl von ersten Speicherzellstrukturen eine erste Speicherschicht und eine erste Auswahlvorrichtung aufweist, wobei die erste Auswahlvorrichtung Ovonic-Schwellenschalt(OTS)-Charakteristiken hat; und eine Mehrzahl von zweiten Speicherzellstrukturen an Schnittpunkten zwischen der Mehrzahl von oberen Wortleitungen und der Mehrzahl von gemeinsamen Bitleitungen, wobei jede der Mehrzahl von zweiten Speicherzellstrukturen eine zweite Speicherschicht und eine zweite Auswahlvorrichtung aufweist, wobei die zweite Auswahlvorrichtung OTS-Charakteristiken hat. Die Mehrzahl von ersten Speicherzellstrukturen hat Strukturen symmetrisch zu Strukturen der Mehrzahl von zweiten Speicherzellstrukturen hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen in einer dritten Richtung und die dritte Richtung rechtwinklig zu der ersten Richtung.
  • Jede der Mehrzahl von ersten Speicherzellstrukturen kann ferner eine erste Heizelektrode aufweisen; die erste Speicherschicht kann zwischen der ersten Heizelektrode und der ersten Auswahlvorrichtung sein; jede der Mehrzahl von zweiten Speicherzellstrukturen kann ferner eine zweite Heizelektrode aufweisen; und die zweite Speicherschicht kann zwischen der zweiten Heizelektrode und der zweiten Auswahlvorrichtung sein.
  • Die erste Heizelektrode kann die erste Auswahlvorrichtung nicht berühren, und die zweite Heizelektrode kann die zweite Auswahlvorrichtung nicht berühren.
  • Die erste Heizelektrode kann die erste Speicherschicht berühren, und die zweite Heizelektrode kann die zweite Speicherschicht berühren.
  • Eine Kontaktfläche zwischen der ersten Heizelektrode und der ersten Speicherschicht kann gleich oder im Wesentlichen gleich zu einer Kontaktfläche zwischen der zweiten Heizelektrode und der zweiten Speicherschicht sein.
  • Eine erste Breite einer der ersten Heizelektrode und der ersten Speicherschicht in der zweiten Richtung kann geringer sein als eine zweite Breite einer anderen einen der ersten Heizelektrode und der ersten Speicherschicht in der zweiten Richtung. Eine dritte Breite einer der zweiten Heizelektrode und der zweiten Speicherschicht in der zweiten Richtung kann geringer sein als eine vierte Breite einer anderen einen der zweiten Heizelektrode und der zweiten Speicherschicht in der zweiten Richtung.
  • Die erste Heizelektrode kann eine I-förmige oder L-förmige vertikale Sektion haben.
  • Die zweite Heizelektrode kann eine I-förmige oder L-förmige vertikale Sektion haben.
  • Die erste Speicherschicht kann auf der ersten Heizelektrode sein, und die zweite Speicherschicht kann unter der zweiten Heizelektrode sein. Alternativ kann die erste Speicherschicht unter der ersten Heizelektrode sein und die zweite Speicherschicht kann auf der zweiten Heizelektrode sein.
  • Die erste Heizelektrode, die erste Speicherschicht und die erste Auswahlvorrichtung jeder der Mehrzahl von ersten Speicherzellstrukturen können einander in einer vertikalen Richtung überlappen. Die zweite Heizelektrode, die zweite Speicherschicht und die zweite Auswahlvorrichtung jeder der Mehrzahl von zweiten Speicherzellstrukturen können einander in der vertikalen Richtung überlappen.
  • Wenigstens eine andere beispielhafte Ausführungsform sieht eine Speichervorrichtung vor, die Folgendes aufweist: eine Mehrzahl von ersten unteren Wortleitungen auf einem Substrat, wobei die Mehrzahl von ersten unteren Wortleitungen sich in einer ersten Richtung parallel zu einer oberen Oberfläche des Substrats erstreckt; eine Mehrzahl von ersten gemeinsamen Bitleitungen auf der Mehrzahl von ersten unteren Wortleitungen, wobei die Mehrzahl von ersten gemeinsamen Bitleitungen sich in einer zweiten Richtung parallel zu der oberen Oberfläche des Substrats erstreckt, wobei die zweite Richtung unterschiedlich von der ersten Richtung ist; eine Mehrzahl von ersten oberen Wortleitungen auf der Mehrzahl von ersten gemeinsamen Bitleitungen, wobei die Mehrzahl von ersten oberen Wortleitungen sich in der ersten Richtung erstreckt; eine Mehrzahl von ersten Speicherzellstrukturen an Schnittpunkten zwischen der Mehrzahl von ersten unteren Wortleitungen und der Mehrzahl von ersten gemeinsamen Bitleitungen, wobei jede der Mehrzahl von ersten Speicherzellstrukturen eine erste Speicherschicht und eine erste Auswahlvorrichtung aufweist, wobei die erste Auswahlvorrichtung Ovonic-Schwellenschalt(OTS)-Charakteristiken hat; und eine Mehrzahl von zweiten Speicherzellstrukturen an Schnittpunkten zwischen der Mehrzahl von ersten oberen Wortleitungen und der Mehrzahl von ersten gemeinsamen Bitleitungen, wobei jede der Mehrzahl von zweiten Speicherzellstrukturen eine zweite Speicherschicht und eine zweite Auswahlvorrichtung aufweist, wobei die zweite Auswahlvorrichtung OTS-Charakteristiken hat. Die Mehrzahl von ersten Speicherzellstrukturen hat Strukturen symmetrisch zu Strukturen der Mehrzahl von zweiten Speicherzellstrukturen hinsichtlich der Mehrzahl von ersten gemeinsamen Bitleitungen in einer dritten Richtung, wobei die dritte Richtung rechtwinklig zu der ersten Richtung ist, und eine erste Seitenwand einer ersten der Mehrzahl von ersten Speicherzellstrukturen ist mit einer ersten Seitenwand einer ersten der Mehrzahl von zweiten Speicherzellstrukturen ausgerichtet.
  • Die erste Seitenwand der ersten der Mehrzahl von ersten Speicherzellstrukturen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen ausgerichtet sein.
  • Die erste Seitenwand der ersten der Mehrzahl von zweiten Speicherzellstrukturen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen ausgerichtet sein.
  • Die erste Seitenwand der ersten der Mehrzahl von ersten Speicherzellstrukturen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten unteren Wortleitungen ausgerichtet sein.
  • Die erste Seitenwand der ersten der Mehrzahl von zweiten Speicherzellstrukturen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten oberen Wortleitungen ausgerichtet sein.
  • Eine erste Seitenwand einer ersten Auswahlvorrichtung unter den ersten Auswahlvorrichtungen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten unteren Wortleitungen ausgerichtet sein. Eine zweite Seitenwand der ersten Auswahlvorrichtung unter den ersten Auswahlvorrichtungen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen ausgerichtet sein.
  • Eine erste Seitenwand einer zweiten Auswahlvorrichtung unter den zweiten Auswahlvorrichtungen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten oberen Wortleitungen ausgerichtet sein. Eine zweite Seitenwand der zweiten Auswahlvorrichtung unter den zweiten Auswahlvorrichtungen kann mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen ausgerichtet sein.
  • Jede der Mehrzahl von ersten Speicherzellstrukturen kann ferner eine erste Heizelektrode aufweisen; die erste Speicherschicht kann zwischen der ersten Heizelektrode und der ersten Auswahlvorrichtung sein; jede der Mehrzahl von zweiten Speicherzellstrukturen kann ferner eine zweite Heizelektrode aufweisen; und die zweite Speicherschicht kann zwischen der zweiten Heizelektrode und der zweiten Auswahlvorrichtung sein.
  • Die erste Auswahlvorrichtung kann die erste Heizelektrode nicht berühren, und die zweite Auswahlvorrichtung kann die zweite Heizelektrode nicht kontaktieren.
  • Die Speichervorrichtung kann ferner Folgendes aufweisen: eine Mehrzahl von zweiten unteren Wortleitungen auf der Mehrzahl von ersten oberen Wortleitungen, wobei sich die Mehrzahl von zweiten unteren Wortleitungen in der ersten Richtung erstreckt; eine Mehrzahl von zweiten gemeinsamen Bitleitungen auf der Mehrzahl von zweiten unteren Wortleitungen, wobei sich die Mehrzahl der zweiten gemeinsamen Bitleitungen in der zweiten Richtung erstreckt; eine Mehrzahl von zweiten oberen Wortleitungen auf der Mehrzahl von zweiten gemeinsamen Bitleitungen, wobei sich die Mehrzahl der zweiten oberen Wortleitungen in der ersten Richtung erstreckt; eine Mehrzahl von dritten Speicherzellstrukturen an Schnittpunkten zwischen der Mehrzahl von zweiten unteren Wortleitungen und der Mehrzahl von zweiten gemeinsamen Bitleitungen, wobei jede der Mehrzahl von dritten Speicherzellstrukturen eine dritte Speicherschicht und eine dritte Auswahlvorrichtung hat, wobei die dritte Auswahlvorrichtung OTS-Charakteristiken hat; und eine Mehrzahl von vierten Speicherzellstrukturen an Schnittpunkten zwischen der Mehrzahl von zweiten oberen Wortleitungen und der Mehrzahl von zweiten gemeinsamen Bitleitungen, wobei jede der Mehrzahl von vierten Speicherzellstrukturen eine vierte Speicherschicht und eine vierte Auswahlvorrichtung aufweist, wobei die vierte Auswahlvorrichtung OTS-Charakteristiken hat.
  • Eine Seitenwand einer ersten der Mehrzahl von dritten Speicherzellstrukturen kann mit einer Seitenwand einer ersten der Mehrzahl von vierten Speicherzellstrukturen ausgerichtet sein.
  • Wenigstens eine andere beispielhafte Ausführungsform sieht ein Verfahren zum Herstellen einer Speichervorrichtung vor, wobei das Verfahren Folgendes aufweist: ein Bilden einer ersten Schicht- beziehungsweise Stapelstruktur durch ein nacheinander folgendes Schichten beziehungsweise Stapeln einer unteren Wortleitungsschicht, einer ersten vorläufigen Speicherschicht und einer ersten vorläufigen Auswahlvorrichtungsschicht auf einem Substrat; ein Bilden einer Mehrzahl von unteren Wortleitungen und einer Mehrzahl von ersten Schichtleitungen durch ein Strukturieren der ersten Schichtstruktur, wobei die Mehrzahl von unteren Wortleitungen und die Mehrzahl von ersten Schichtleitungen sich in einer ersten Richtung parallel zu einer oberen Oberfläche des Substrats erstrecken; ein Bilden einer zweiten Schichtstruktur durch ein nacheinander folgendes Aufschichten einer gemeinsamen Bitleitungsschicht, einer zweiten vorläufigen Auswahlvorrichtungsschicht und einer zweiten vorläufigen Speicherschicht auf der Mehrzahl von ersten Schichtleitungen; ein Bilden einer Mehrzahl von ersten Speicherzellstrukturen, einer Mehrzahl von gemeinsamen Bitleitungen und einer Mehrzahl von zweiten Schichtleitungen durch ein Strukturieren der Mehrzahl von ersten Schichtleitungen und der zweiten Schichtstruktur, wobei die Mehrzahl von gemeinsamen Bitleitungen und die Mehrzahl von zweiten Schichtleitungen sich in einer zweiten Richtung erstrecken, wobei die zweite Richtung unterschiedlich von der ersten Richtung ist; ein Bilden einer oberen Wortleitungsschicht auf der Mehrzahl von zweiten Schichtleitungen; und ein Bilden einer Mehrzahl von zweiten Speicherzellstrukturen und einer Mehrzahl von oberen Wortleitungen durch ein Strukturieren der Mehrzahl von zweiten Schichtleitungen und der oberen Wortleitungsschicht, wobei die Mehrzahl von oberen Wortleitungen sich in der ersten Richtung erstreckt.
  • Das Bilden einer Mehrzahl von ersten Speicherzellstrukturen, einer Mehrzahl von gemeinsamen Bitleitungen und einer Mehrzahl von zweiten Schichtleitungen kann ein Strukturieren der Mehrzahl von ersten Schichtleitungen aufweisen, um obere Oberflächen der Mehrzahl von unteren Wortleitungen freizulegen.
  • Das Bilden einer Mehrzahl von zweiten Speicherzellstrukturen und einer Mehrzahl von oberen Wortleitungen kann ein Strukturieren der Mehrzahl von zweiten Schichtleitungen aufweisen, um obere Oberflächen der Mehrzahl von gemeinsamen Bitleitungen freizulegen.
  • Strukturen der Mehrzahl von ersten Speicherzellstrukturen und Strukturen der Mehrzahl von zweiten Speicherzellstrukturen können symmetrisch hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen in einer dritten Richtung sein. Die dritte Richtung kann rechtwinklig zu einer oberen Oberfläche des Substrats sein.
  • Eine Seitenwand einer ersten der Mehrzahl von ersten Speicherzellstrukturen kann mit einer Seitenwand einer ersten der Mehrzahl von zweiten Speicherzellstrukturen ausgerichtet sein.
  • Das Verfahren kann ferner Folgendes aufweisen: ein Bilden einer ersten Isolierschicht zwischen zwei benachbarten unteren Wortleitungen unter der Mehrzahl von unteren Wortleitungen und zwei benachbarten ersten Schichtleitungen unter der Mehrzahl von ersten Schichtleitungen; ein Bilden einer zweiten Isolierschicht zwischen zwei benachbarten gemeinsamen Bitleitungen unter der Mehrzahl von gemeinsamen Bitleitungen und zwischen zwei benachbarten zweiten Schichtleitungen unter der Mehrzahl von zweiten Schichtleitungen; und ein Bilden einer dritten Isolierschicht zwischen zwei benachbarten oberen Wortleitungen unter der Mehrzahl von oberen Wortleitungen.
  • Wenigstens eine andere beispielhafte Ausführungsform sieht eine Halbleitervorrichtung vor, die Folgendes aufweist: eine erste Speicherzelle, eine Bitleitung und eine zweite Speicherzelle. Die erste Speicherzelle hat eine erste Schichtstruktur, welche eine erste Speicherschicht zwischen einer ersten Heizelektrode und einer ersten Ovonic-Schwellenschaltvorrichtung aufweist. Die Bitleitung ist auf der ersten Speicherzelle. Die zweite Speicherzelle ist auf der Bitleitung und hat eine zweite Schichtstruktur, welche eine zweite Speicherschicht zwischen einer zweiten Ovonic-Schwellenschaltvorrichtung und einer zweiten Heizelektrode aufweist. Die ersten und die zweiten Schichtstrukturen sind symmetrisch hinsichtlich der Bitleitungen.
  • Die erste Schichtstruktur kann eine vertikale Schichtstruktur sein; die erste Speicherschicht kann auf der ersten Heizelektrode sein; und die erste Ovonic-Schwellenschaltvorrichtung kann auf der ersten Speicherschicht sein und berührt die Bitleitung.
  • Die zweite Schichtstruktur kann eine vertikale Schichtstruktur sein; die zweite Ovonic-Schwellenschaltvorrichtung kann die Bitleitung berühren; die zweite Speicherschicht kann auf der zweiten Ovonic-Schwellenschaltvorrichtung sein; und die zweite Heizelektrode kann auf der zweiten Speicherschicht sein.
  • Die erste Schichtstruktur kann eine vertikale Schichtstruktur sein; die erste Speicherschicht kann auf der ersten Ovonic-Schwellenschaltvorrichtung sein; und die erste Heizelektrode kann auf der ersten Speicherschicht sein und berührt die Bitleitung.
  • Die zweite Schichtstruktur kann eine vertikale Schichtstruktur sein; die zweite Heizelektrode kann die Bitleitung kontaktieren; die zweite Speicherschicht kann auf der zweiten Heizelektrode sein; und die zweite Ovonic-Schwellenschaltvorrichtung kann auf der zweiten Speicherschicht sein.
  • Die Speichervorrichtung kann ferner Folgendes aufweisen: eine erste Wortleitung, welche mit der ersten Heizelektrode verbunden ist; und eine zweite Wortleitung, welche mit der zweiten Heizelektrode verbunden ist.
  • Die erste Speicherschicht kann eine erste Phasenübergangsmaterialschicht sein, und die erste Heizelektrode kann konfiguriert sein, um die erste Phasenübergangsmaterialschicht zu erwärmen, um die Phase der ersten Phasenübergangsmaterialschicht zu ändern.
  • Die zweite Speicherschicht kann eine zweite Phasenübergangsmaterialschicht sein und die zweite Heizelektrode kann konfiguriert sein, um die zweite Phasenübergangsmaterialschicht zu erwärmen, um die Phase der zweiten Phasenübergangsmaterialschicht zu ändern.
  • Die erste Speicherschicht kann die erste Heizelektrode von der ersten Ovonic-Schwellenschaltvorrichtung trennen derart, dass die erste Heizelektrode die erste Ovonic-Schwellenschaltvorrichtung nicht berührt.
  • Die zweite Speicherschicht kann die zweite Heizelektrode von der zweiten Ovonic-Schwellenschaltvorrichtung trennen derart, dass die zweite Heizelektrode die zweite Ovonic-Schwellenschaltvorrichtung nicht berührt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Beispielhafte Ausführungsformen von erfinderischen Konzepten können besser aus der folgenden detaillierten Beschreibung zusammen mit den beigefügten Zeichnungen verstanden werden, in welchen:
  • 1 ein Ersatzschaltbild einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 2 eine perspektivische Ansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 3 eine Querschnittsansicht ist, aufgenommen entlang einer Linie 2X-2X' der 2;
  • 4 eine Querschnittsansicht ist, aufgenommen entlang einer Linie 2Y-2Y' der 2;
  • 5 ein schematisches Diagramm von beispielhaften Ionenmigrationspfaden von Speicherschichten in Antwort auf Spannungen, welche an die Speicherzellen angelegt werden, ist;
  • 6 ein Beispiel eines schematischen Spannungs-Strom(V-I)-Graphen einer Ovonic-Schwellenschalt(OTS)-Vorrichtung, welche OTS-Charakteristiken hat, ist;
  • 7 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 8 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 9 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 10 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 11 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 12 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 13 eine Querschnittsansicht einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform ist;
  • 14 eine Querschnittsansicht ist, aufgenommen entlang einer Linie 13X-13X' der 13;
  • 15 eine Querschnittsansicht ist, aufgenommen entlang einer Linie 13Y-13Y' der 13; und
  • 16A bis 16M Querschnittsansichten von Prozessoperationen eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform sind.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene beispielhafte Ausführungsformen werden vollständiger hierin nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in welchen einige beispielhafte Ausführungsformen gezeigt sind. Die beispielhaften Ausführungsformen können jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollten nicht als auf die beispielhaften Ausführungsformen, welche hierin erläutert sind, beschränkt betrachtet werden. Vielmehr sind diese beispielhaften Ausführungsformen vorgesehen, sodass diese Beschreibung gewissenhaft und vollständig sein wird und den Umfang der beispielhaften Ausführungsformen Fachleuten vollständig übermitteln wird. In den Zeichnungen können die Größen und relativen Größen von Schichten und Bereichen zur Klarheit überhöht sein.
  • Es wird verstanden werden, dass wenn auf ein Element oder eine Schicht Bezug genommen ist als ”auf”, ”verbunden mit” oder ”gekoppelt mit” einem anderen Element oder einer anderen Schicht, es/sie direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichte gegenwärtig sein können. Im Gegensatz dazu sind, wenn auf ein Element Bezug genommen wird als ”direkt auf”, ”direkt verbunden mit” oder ”direkt gekoppelt mit” einem anderen Element oder einer anderen Schicht keine zwischenliegenden Elemente oder Schichten gegenwärtig. Gleiche Ziffern beziehen sich auf gleiche Elemente durchgehend.
  • Wenn hierin verwendet, umfasst der Begriff ”und/oder” eine beliebige und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände.
  • Es wird verstanden werden, dass, obwohl der Begriff erster/erste/erstes, zweiter/zweite/zweites, dritter/dritte/drittes, vierter/vierte/viertes etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten, Bereiche, Schichten und/oder Sektionen zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Sektionen durch diese Begriffe nicht beschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element, eine Komponente, einen Bereich, eine Schicht oder eine Sektion von einem anderen Bereich, einer anderen Schicht oder einer anderen Sektion zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder eine erste Sektion, welche untenstehend diskutiert sind als ein zweites Element, eine zweite Komponente, ein zweiter Bereich, eine zweite Schicht oder eine zweite Sektion benannt werden, ohne von den Lehren der beispielhaften Ausführungsform abzuweichen.
  • Räumlich relative Begriffe wie beispielsweise ”unterhalb”, ”unter”, ”unterer”, ”über”, ”oberer” und dergleichen können hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal (Merkmalen) zu beschreiben, wie in den Figuren veranschaulicht ist. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zur Orientierung, welche in den Figuren abgebildet ist, zu umfassen. Beispielsweise werden, wenn die Vorrichtung in den Figuren umgedreht wird, Elemente, welche als ”unter” oder ”unterhalb” anderen Elementen oder Merkmalen beschrieben sind, dann ”über” zu den anderen Elementen oder Merkmalen orientiert sein. Demnach kann der beispielhafte Begriff ”unter” sowohl eine Orientierung von über als auch unter umfassen. Die Vorrichtung kann anderweitig orientiert sein (um 90 Grad gedreht oder unter anderen Orientierungen) und die räumlich relativen Deskriptoren, welche hierin verwendet werden, können dementsprechend interpretiert werden.
  • Die Terminologie, welcher hierin verwendet wird, ist für den Zweck des Beschreibens bestimmter beispielhafter Ausführungsformen ausschließlich und ist nicht vorgesehen, um für die beispielhaften Ausführungsformen beschränkend zu sein. Wenn hierin verwendet sind die Singularformen ”einer/eine/eines” und ”der/die/das” vorgesehen, um die Pluralformen ebenso zu umfassen, solange der Zusammenhang nicht deutlich anderweitiges anzeigt. Es wird ferner verstanden werden, dass die Begriffe ”weist auf” und/oder ”aufweisend”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit von genannten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder Hinzufügung von einem oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen davon nicht ausschließen.
  • Beispielhafte Ausführungsformen sind hierin unter Bezugnahme auf Querschnittsveranschaulichungen beschrieben, welches schematische Veranschaulichungen von idealisierten beispielhaften Ausführungsformen (und Zwischenstrukturen) sind. Als solches sind Variationen von den Formen der Veranschaulichungen als ein Ergebnis von beispielsweise Herstellungstechniken und/oder Toleranzen zu erwarten. Demnach sollten beispielhafte Ausführungsformen nicht als auf die bestimmten Formen von Bereichen, welche hierin veranschaulicht sind, beschränkt betrachtet werden, sondern sie müssen Abweichungen in Formen enthalten, welche beispielsweise von der Herstellung resultieren. Beispielsweise wird ein implantierter Bereich, welcher als ein Rechteck veranschaulicht ist, typischerweise abgerundete oder gekrümmte Merkmale und/oder einen Gradienten der Implantationskonzentration an seinen Rändern eher haben als eine binäre Änderung von einem implantierten zu einem nicht implantierten Bereich. Ähnlich kann ein vergrabener Bereich, welcher durch eine Implantation gebildet ist, zu einigen Implantationen in dem Bereich zwischen dem vergrabenen Bereich und der Oberfläche, durch welche die Implantation stattfindet, führen. Demnach sind die Bereiche, welche in den Figuren veranschaulicht sind, in ihrer Natur schematisch und ihre Formen sind nicht vorgesehen, um die tatsächliche Form eines Bereichs einer Vorrichtung zu veranschaulichen und sind nicht vorgesehen, um den Umfang der beispielhaften Ausführungsformen zu beschränken.
  • Obwohl entsprechende Draufsichten und/oder perspektivische Ansichten von (einigen) Querschnittsansicht(en) nicht gezeigt sein können, sieht (sehen) die Querschnittsansicht(en) von Vorrichtungsstrukturen, welche hierin veranschaulicht ist (sind) Unterstützung für eine Mehrzahl von Vorrichtungsstrukturen vor, welche sich entlang zwei unterschiedlichen Richtungen erstrecken, wie in einer Draufsicht veranschaulicht würde und/oder in drei unterschiedlichen Richtungen, wie in einer perspektivischen Ansicht veranschaulicht würde. Die zwei unterschiedlichen Richtungen können oder können nicht orthogonal zueinander sein. Die drei unterschiedlichen Richtungen können eine dritte Richtung aufweisen, welche orthogonal zu den zwei unterschiedlichen Richtungen sein kann. Die Mehrzahl von Vorrichtungsstrukturen kann in einer gleichen elektronischen Vorrichtung integriert sein. Beispielsweise kann, wenn eine Vorrichtungsstruktur (beispielsweise eine Speicherzellstruktur oder eine Transistorstruktur) in einer Querschnittsansicht veranschaulicht ist, eine elektronische Vorrichtung eine Mehrzahl der Vorrichtungsstrukturen (beispielsweise Speicherzellstrukturen oder Transistorstrukturen) aufweisen, wie durch eine Draufsicht auf die elektronische Vorrichtung veranschaulicht würde. Die Mehrzahl von Vorrichtungsstrukturen kann in einem Array beziehungsweise einer Anordnung und/oder in einem zweidimensionalen Muster angeordnet sein.
  • Solange nicht anderweitig definiert, haben alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe), welche hierin verwendet werden, dieselbe Bedeutung wie allgemein durch einen Fachmann, zu dessen Fachgebiet diese beispielhaften Ausführungsform gehört, verstanden wird. Es wird ferner verstanden werden, dass Begriffe, wie beispielsweise diejenigen, welche in herkömmlich verwendeten Wörterbüchern definiert werden, als eine Bedeutung habend interpretiert werden sollten, welche konsistent mit ihrer Bedeutung in dem Zusammenhang des relevanten Fachgebietes ist und nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden, solange nicht ausdrücklich hierin so definiert.
  • Beispielhafte Ausführungsformen von erfinderischen Konzepten, welche hierin erklärt und veranschaulicht sind, weisen ihre komplementären Gegenstücke auf. Dieselben Bezugszeichen oder dieselben Bezugsdesignatoren bezeichnen dieselben Elemente über die Beschreibung hinweg.
  • 1 ist ein Ersatzschaltbild einer Speichervorrichtung 10 gemäß einer beispielhaften Ausführungsform.
  • Bezug nehmend auf 1 kann die Speichervorrichtung 10 untere Wortleitungen WL11 und WL12 aufweisen, welche sich in einer ersten Richtung (beispielsweise X-Richtung in 1) erstrecken und voneinander in einer zweiten Richtung (beispielsweise Y-Richtung in 1) rechtwinklig oder im Wesentlichen rechtwinklig zu der ersten Richtung voneinander beabstandet sind, und obere Wortleitungen WL21 und WL22, welche sich in der ersten Richtung erstrecken können und voneinander in einer dritten Richtung (beispielsweise Z-Richtung in 1) rechtwinklig oder im Wesentlichen rechtwinklig zu der ersten Richtung auf den unteren Wortleitungen WL11 und WL12 voneinander beabstandet sind. Ebenso kann die Speichervorrichtung 10 gemeinsame Bitleitungen BL1, BL2, BL3 und BL4 aufweisen, welche sich in der zweiten Richtung erstrecken und voneinander von den oberen Wortleitungen WL21 und WL22 und den unteren Wortleitungen WL11 und WL12 in der dritten Richtung beabstandet sein können.
  • Die ersten und zweiten Speicherzellen MC1 und MC2 können jeweils zwischen den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 und den unteren Wortleitungen WL11 und WL12 und zwischen den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 und den oberen Wortleitungen WL21 und WL22 platziert sein. Insbesondere kann die erste Speicherzelle MC1 an einem Schnittpunkt zwischen den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 und den unteren Wortleitungen WL11 und WL12 platziert sein und eine Speicherschicht ME aufweisen, welche konfiguriert ist, um Informationen zu speichern und eine Auswahlvorrichtung SW, welche konfiguriert ist, um eine Speicherzelle auszuwählen. Ebenso kann die zweite Speicherzelle MC2 an einem Schnittpunkt zwischen den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 und den oberen Wortleitungen WL21 und WL22 platziert sein und eine Speicherschicht ME aufweisen, welche konfiguriert ist um Informationen zu speichern und eine Auswahlvorrichtung SW, welche konfiguriert ist, um eine Speicherzelle auszuwählen.
  • Die erste Speicherzelle MC1 und die zweite Speicherzelle MC2 können Strukturen haben, welche symmetrisch zueinander hinsichtlich den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 in der dritten Richtung sind. Wie in 1 gezeigt ist, kann in der ersten Speicherzelle MC1, welche zwischen der unteren Wortleitung WL11 und der gemeinsamen Bitleitung BL1 platziert ist, die Speicherschicht ME elektrisch mit der unteren Wortleitung WL11 verbunden sein, die Auswahlvorrichtung SW kann elektrisch mit der gemeinsamen Bitleitung BL1 verbunden sein, und die Speicherschicht ME und die Auswahlvorrichtung SW können in Serie verbunden sein. Ebenso kann in der zweiten Speicherzelle MC2, welche zwischen der oberen Wortleitung WL21 und der gemeinsamen Bitleitung BL1 platziert ist, die Speicherschicht ME elektrisch mit der oberen Wortleitung WL21 verbunden sein, die Auswahlvorrichtung SW kann elektrisch mit der gemeinsamen Bitleitung BL1 verbunden sein und die Speicherschicht ME und die Auswahlvorrichtung SW können in Serie verbunden sein. Erfinderische Konzepte sind jedoch nicht darauf beschränkt. Anders als in 1 gezeigt, kann in der ersten Speicherzelle MC1 die Auswahlvorrichtung SW direkt mit der unteren Wortleitung WL11 verbunden sein, und die Speicherschicht ME kann direkt mit der gemeinsamen Bitleitung BL1 verbunden sein. Ebenso kann in der zweiten Speicherzelle MC2 die Auswahlvorrichtung SW direkt mit der oberen Wortleitung WL21 verbunden sein, und die Speicherschicht ME kann direkt mit der gemeinsamen Bitleitung BL2 verbunden sein. Demnach können die erste Speicherzelle MC1 und die zweite Speicherzelle MC2 symmetrisch zueinander hinsichtlich der gemeinsamen Bitleitung BL1 platziert sein.
  • Hierin nachstehend wird eine beispielhafte Ausführungsform eines Verfahrens zum Betreiben der Speichervorrichtung 10 beschrieben werden.
  • Beispielsweise kann eine Spannung an die Speicherschicht ME der ersten Speicherzelle MC1 oder der zweiten Speicherzelle MC2 über die Wortleitungen WL11, WL12, WL21 und WL22 und die gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 angelegt werden, sodass ein Strom in die Speicherschicht ME fließen kann. Beispielsweise kann die Speicherschicht ME eine Phasenübergangsmaterialschicht aufweisen, welche reversibel zwischen einem ersten Zustand und einem zweiten Zustand überführt werden kann. Die Speicherschicht ME ist jedoch nicht darauf beschränkt und die Speicherschicht ME kann einen beliebigen variablen Widerstand aufweisen, dessen Widerstand gemäß einer angelegten Spannung variiert. Beispielsweise kann ein Widerstand der Speicherschicht ME reversibel zwischen dem ersten Zustand und dem zweiten Zustand überführt werden in Antwort auf eine Spannung, welche an die Speicherschicht ME, von einer ausgewählt aus den Speicherzellen MC1 und MC2 angelegt wird.
  • Digitale Daten wie beispielsweise ”0” oder ”1” können in der ersten und zweiten Speicherzelle MC1 und MC2 gespeichert werden oder aus der ersten und zweiten Speicherzelle MC1 und MC2 gelöscht werden, abhängig von einer Änderung im Widerstand der Speicherschicht ME. Beispielsweise können ein Hochwiderstandszustand ”0” und ein Niedrigwiderstandszustand ”1” als Daten in die erste und zweite Speicherzelle MC1 und MC2 geschrieben werden. Hier kann auf eine beispielhafte Operation zum Ändern des Hochwiderstandszustands ”0” in einen Niedrigwiderstandszustand ”1” Bezug genommen werden als eine ”Einstelloperation”, und auf eine Operation zum Ändern eines Niedrigwiderstandszustands ”1” in einen Hochwiderstandszustand ”0” kann Bezug genommen werden als eine ”Resetoperation beziehungsweise Rücksetzoperation”. Digitale Daten jedoch, welche in der ersten und der zweiten Speicherzelle MC1 und MC2 gemäß einer beispielhaften Ausführungsform gespeichert sind, sind nicht auf den Hochwiderstandszustand ”0” und den Niedrigwiderstandszustand ”1” beschränkt, sondern es können verschiedene Widerstandszustände in den ersten und zweiten Speicherzellen MC1 und MC2 gespeichert werden.
  • Eine beliebige eine der ersten und zweiten Speicherzellen MC1 und MC2 kann durch ein Auswählen der unteren und oberen Wortleitungen WL11, WL12, WL21 und WL22 und der gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 adressiert werden. Ebenso können durch ein Anlegen eines gegebenen (oder alternativ erwünschten oder vorbestimmten) Signals zwischen den unteren und oberen Wortleitungen WL11, WL12, WL21 und WL22 und den gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 die erste und zweite Speicherzelle MC1 und MC2 programmiert werden, und ein Strom kann durch die gemeinsamen Bitleitungen BL1, BL2, BL3 und BL4 gemessen werden, sodass Informationen, welche einem Widerstand eines variablen Widerstandes entsprechen, welcher in der entsprechenden einen der ersten und zweiten Speicherzellen MC1 und MC2 enthalten ist, gelesen werden können.
  • 2 ist eine perspektivische Ansicht einer Speichervorrichtung 100 gemäß einer beispielhaften Ausführungsform und 3 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. 4 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2Y-2Y' der 2.
  • Bezug nehmend auf die 2 bis 4 kann die Speichervorrichtung 100 eine Mehrzahl von unteren Wortleitungen 110, welche sich auf einem Substrat 102 parallel oder im Wesentlichen parallel zueinander in einer ersten Richtung (X-Richtung in 2) erstrecken können, eine Mehrzahl von gemeinsamen Bitleitungen 120, welche sich parallel oder im Wesentlichen parallel zueinander in einer zweiten Richtung (Y-Richtung in 2) rechtwinklig oder im Wesentlichen rechtwinklig zu der ersten Richtung erstrecken können und eine Mehrzahl von oberen Wortleitungen 130 aufweisen, welche sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung erstrecken können.
  • Jede der Mehrzahl von unteren Wortleitungen 110, der Mehrzahl von gemeinsamen Bitleitungen 120 und der Mehrzahl von oberen Wortleitungen 130 kann ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. In beispielhaften Ausführungsformen kann jede der Mehrzahl von unteren Wortleitungen 110, der Mehrzahl von gemeinsamen Bitleitungen 120 und der Mehrzahl von oberen Wortleitungen 130 Wolfram (W), Woframnitrid (WN), Gold (Au), Silber (Ag), Kupfer (Cu), Aluminium (Al), Titanaluminiumnitrid (TiAlN), Iridium (Ir), Platin (Pt), Palladium (Pd), Ruthenium (Ru), Zirkonium (Zr), Rhodium (Rh), Nickel (Ni), Kobalt (Co), Chrom (Cr), Zinn (Sn), Zink (Zn), Indiumzinnoxid (ITO), eine Legierung davon oder eine Kombination davon aufweisen. In beispielhaften Ausführungsformen kann jede der Mehrzahl von unteren Wortleitungen 110, der Mehrzahl von gemeinsamen Bitleitungen 120 und der Mehrzahl von oberen Wortleitungen 130 eine Metallschicht und eine leitfähige Sperrschicht aufweisen, welche wenigstens einen Teil der Metallschicht bedeckt. Die leitfähige Sperrschicht kann beispielsweise Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder eine Kombination davon aufweisen.
  • Jede der Mehrzahl von unteren Wortleitungen 110, welche sich in die erste Richtung erstrecken kann, kann jede der Mehrzahl von gemeinsamen Bitleitungen 120 schneiden, welche sich in der zweiten Richtung erstrecken können. Eine Mehrzahl von ersten Speicherzellen MC1 kann jeweils an einer Mehrzahl von Schnittpunkten zwischen der Mehrzahl von unteren Wortleitungen 110 und der Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein.
  • Die Mehrzahl von ersten Speicherzellen MC1 kann jeweils eine Mehrzahl von ersten Speicherzellsäulen 140 aufweisen. Eine Mehrzahl von isolierenden Strukturen 160 kann jeweils zwischen ersten Speicherzellsäulen 140, welche in einer Reihe in der zweiten Richtung (Y-Richtung) unter der Mehrzahl von ersten Speicherzellsäulen 140 angeordnet sein können, zwischenliegend angeordnet sein.
  • Jede der Mehrzahl von ersten Speicherzellsäulen 140 kann eine erste Speicherschicht 142, eine erste Heizelektrode HE1 und eine erste Auswahlvorrichtung SW1 aufweisen.
  • In beispielhaften Ausführungsformen kann die erste Speicherschicht 142 ein Phasenübergangsmaterial aufweisen. Beispielsweise kann eine Phase der ersten Speicherschicht 142 reversibel aufgrund Joulescher Wärme geändert werden, welche durch eine Spannung erzeugt wird, welche an beide Enden der ersten Speicherschicht 142 angelegt ist, und die erste Speicherschicht 142 kann ein Material aufweisen, von welchem ein Widerstand aufgrund einer Änderung in der Phase der ersten Speicherschicht 142 geändert werden kann. Beispielsweise kann das Phasenübergangsmaterial in einen Hochwiderstandszustand in einer amorphen Phase gebracht werden und in einen Niedrigwiderstandszustand in einer kristallinen Phase gebracht werden. Daten können in der ersten Speicherschicht 142 durch ein Definieren des Hochwiderstandszustands als Daten ”0” und ein Definieren des Niedrigwiderstandszustands als Daten ”1” gespeichert werden.
  • In beispielhaften Ausführungsformen kann die erste Speicherschicht 142 wenigstens auufweisen, ausgewählt aus der Gruppe, welche Tellur (Te), Selen (Se), Germanium (Ge), Antimon (Sb), Wismut (Bi), Blei (Pb), Zinn (Sn), Indium (In), Silber (Ag), Arsen (As), Schwefel (S), Phosphor (P) und eine Mischung davon aufweist. Beispielsweise kann die erste Speicherschicht 142 wenigstens eines von Chalkogeniden wie beispielsweise GeSbTe, GeTeAs, GeBiTe, GeTeTi, GeTeSe, AsSbTe, SnSbTe, SeTeSn, SbSeBi, SnSbBi, GaTeSe, InSbTe, TaSbTe, VSbTe, TaSbSe, NbSbSe, VSbSe, WSbTe, MoSbTe, CrSbTe, WSbSe, MoSbSe, CrSbSe, GeTe, InSe, SbTe, InSnSbTe, AgInSbTe, und AsGeSbTe aufweisen. In anderen beispielhaften Ausführungsformen kann die erste Speicherschicht 142 ein Chalkogenid aufweisen, welches mit Störstellen beziehungsweise Verunreinigungen dotiert ist. Die Störstellen können beispielsweise Stickstoff (N), Sauerstoff (O), Silizium (Si), Kohlenstoff (C), Bor (B), Dysprosium (Dy) oder eine Kombination davon aufweisen, ein Material welches in der ersten Speicherschicht 142 enthalten ist, ist jedoch nicht darauf beschränkt.
  • Die erste Heizelektrode HE1 kann zwischen der Mehrzahl von unteren Wortleitungen 110 und der ersten Speicherschicht 142 platziert sein. Die erste Heizelektrode HE1 kann ein leitfähiges Material aufweisen, welches mit der ersten Speicherschicht 142 nicht reagieren kann, jedoch ausreichend Wärme erzeugen kann, um eine Phase der ersten Speicherschicht 142 zu ändern. In beispielhaften Ausführungsformen kann die erste Heizelektrode HE1 ein Metall mit einem relativ hohen Schmelzpunkt oder ein Nitrid davon aufweisen wie beispielsweise Titannitrid (TiN), Titansiliziumnitrid (TiSiN), Titanaluminiumnitrid (TiAlN), Tantalsiliziumnitrid (TaSiN), Tantalaluminiumnitrid (TaAlN), Tantalnitrid (TaN), Wolframsilizid (WSi), Wolframnitrid (WN), Titanwolfram (TiW), Molybdännitrid (MoN), Niobiumnitrid (NbN), Titanbornitrid (TiBN), Zirkonsiliziumnitrid (ZrSiN), Wolframsiliziumnitrid (WSiN), Wolframbornitrid (WBN), Zirkonaluminiunitrid (ZrAlN), Molybdänaluminiumnitrid (MoAlN), Titanaluminid (TiAl), Titanoxinitrid (TiON), Titanaluminiumoxinitrid (TiAlON), Wolframoxinitrid (WON), Tantaloxinitrid (TaON) oder eine Kombination davon aufweisen. Ein Material jedoch, welches in der ersten Heizelektrode enthalten ist, ist nicht darauf beschränkt.
  • Die erste Auswahlvorrichtung SW1 kann eine erste untere Elektrode BE1, eine erste Auswahlvorrichtungsschicht 144 und eine erste obere Elektrode TE1 aufweisen, welche nacheinander folgend geschichtet sind. Die erste Auswahlvorrichtung SW1 kann eine Stromanpassvorrichtung sein, welche konfiguriert ist, um den Fluss von Strom anzupassen. Die erste Auswahlvorrichtung SW1 kann beispielsweise eine Stromanpassvorrichtung sein, welche Ovonic-Schwellenschalt(OTS)-Charakteristiken hat.
  • Die erste Auswahlvorrichtungsschicht 144 kann ein Material aufweisen, dessen Widerstand gemäß einer Größe einer Spannung, welche an beide Enden der ersten Auswahlvorrichtungsschicht 144 angelegt wird, variieren kann. Beispielsweise kann die erste Auswahlvorrichtungsschicht 144 ein Material aufweisen, welches OTS-Charakteristiken hat. Beispielsweise kann, wenn eine Spannung niedriger als eine Grenzspannung VT an die erste Auswahlvorrichtungsschicht 144 angelegt wird, die erste Auswahlvorrichtungsschicht 144 in einem Hochwiderstandszustand sein. Wenn eine Spannung höher als die Grenzspannung VT an die erste Auswahlvorrichtungsschicht 144 angelegt wird, kann die erste Auswahlvorrichtungsschicht 144 in einem Niedrigwiderstandszustand sein, und es kann Strom beginnen durch die erste Auswahlvorrichtungsschicht 144 zu fließen. Ebenso kann, wenn Strom, welcher durch die erste Auswahlvorrichtungsschicht 144 fließt, kleiner als ein Haltestrom wird, die erste Auswahlvorrichtungsschicht 144 in einen Hochwiderstandszustand geändert werden. Indes werden die OTS-Charakteristiken der ersten Auswahlvorrichtungsschicht 144 im Detail später unter Bezugnahme auf 6 beschrieben werden.
  • In beispielhaften Ausführungsformen kann die erste Auswahlvorrichtungsschicht 144 wenigstens eines aufweisen ausgewählt aus der Gruppe, welche Tellur (Te), Selen (Se), Germanium (Ge), Arsen (As), Silizium (Si) und eine Mischung davon aufweist. Beispielsweise kann die erste Auswahlvorrichtungsschicht 144 AsSe, AsSeGe, AsSeGeTe, und/oder AsGeTeSi aufweisen. In anderen beispielhaften Ausführungsformen kann die erste Auswahlvorrichtungsschicht 144 ferner mit Störstellen, beispielsweise Stickstoff (N), Sauerstoff (O), Kohlenstoff (C), Bor (B) und Dysprosium (Dy) dotiert sein. Ein Material, welches in der ersten Auswahlvorrichtungsschicht 144 enthalten ist, ist jedoch nicht darauf beschränkt.
  • Jede der ersten unteren Elektrode BE1 und der ersten oberen Elektrode TE1 kann ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. Beispielsweise kann jede der ersten unteren Elektrode BE1 und der ersten oberen Elektrode TE1 eine TiN-Schicht aufweisen, erfinderische Konzepte sind jedoch nicht darauf beschränkt. In beispielhaften Ausführungsformen kann jede der ersten unteren Elektrode BE1 und der ersten oberen Elektrode TE1 eine leitfähige Schicht aufweisen, welche ein Metall oder ein leitfähiges Metallnitrid aufweist, und wenigstens eine leitfähige Sperrschicht, welche wenigstens einen Abschnitt der leitfähigen Schicht bedeckt. Die leitfähige Sperrschicht kann ein Metalloxid, ein Metallnitrid oder eine Kombination davon aufweisen, ist jedoch nicht darauf beschränkt.
  • Die 2 bis 4 veranschaulichen ein Beispiel, in welchem die erste untere Elektrode BE1 in Kontakt mit der ersten Speicherschicht 142 ist und unter der ersten Auswahlvorrichtungsschicht 144 ist, und die erste obere Elektrode TE1 in Kontakt mit der Mehrzahl von gemeinsamen Bitleitungen 120 ist und auf der ersten Auswahlvorrichtungsschicht 144 ist. Erfinderische Konzepte sind jedoch nicht darauf beschränkt. Anders als in den 2 bis 4 gezeigt ist, kann die erste obere Elektrode TE1 unter der ersten Auswahlvorrichtungsschicht 144 platziert sein, und die erste untere Elektrode BE1 kann auf der ersten Auswahlvorrichtungsschicht 144 platziert sein.
  • Wie in 3 gezeigt ist, kann die erste Speicherschicht 142 zwischen der ersten Auswahlvorrichtung SW1 und der ersten Heizelektrode HE1 zwischenliegend angeordnet sein. Das heißt beispielsweise, dass die erste Auswahlvorrichtung SW1 und die erste Heizelektrode HE1 an beiden Enden der ersten Speicherzellsäule 140 platziert sein können, und die erste Auswahlvorrichtung SW1 nicht in direktem Kontakt mit der ersten Heizelektrode HE1 sein kann. Demzufolge kann ein relativ großer erster Abstand D1 zwischen der ersten Auswahlvorrichtungsschicht 144 und der ersten Heizelektrode HE1 sichergestellt werden. Beispielsweise kann der erste Abstand D1 ungefähr 10 nm bis ungefähr 100 nm sein, erfinderische Konzepte sind jedoch nicht darauf beschränkt. Der erste Abstand D1 kann gemäß Dicken der ersten Speicherschicht 142, der ersten unteren Elektrode BE1 und/oder der ersten oberen Elektrode TE1 in einer dritten Richtung (Z-Richtung in 2) variieren.
  • Allgemein kann, wenn die erste Auswahlvorrichtungsschicht 144 ein Material aufweist, welches OTS-Charakteristiken hat, die erste Auswahlvorrichtungsschicht 144 ein amorphes Chalkogenidmaterial aufweisen. Da es jedoch eine Tendenz zum Verkleinern von Speichervorrichtungen gibt, können Dicken und Breiten der ersten Heizelektrode HE1, der ersten Speicherschicht 142, der ersten Auswahlvorrichtungsschicht 144, der ersten oberen Elektrode TE1 und/oder der ersten unteren Elektrode BE1 und Abstände dazwischen verringert werden. Demzufolge kann, während eines Vorgangs des Betreibens der Speichervorrichtung 100, wenn eine Phase der ersten Speicherschicht 142 aufgrund von Wärme, welche durch die erste Heizelektrode HE1 erzeugt wird, geändert wird, die erste Auswahlvorrichtungsschicht 144, welche benachbart zu der ersten Speicherschicht 142 platziert ist, ebenso durch die erzeugte Wärme betroffen sein. Beispielsweise kann die erste Auswahlvorrichtungsschicht 144 verschlechtert oder beschädigt werden. Beispielsweise kann die erste Auswahlvorrichtungsschicht 144 teilweise kristallisiert werden aufgrund von Wärme, welche durch die erste Heizelektrode HE1 benachbart zu der ersten Auswahlvorrichtungsschicht 144 erzeugt wird. In beispielhaften Ausführungsformen jedoch kann, da der relativ große erste Abstand D1 zwischen der ersten Auswahlvorrichtungsschicht 144 und der ersten Heizelektrode HE1 sichergestellt ist, eine Verschlechterung und/oder Beschädigung der ersten Auswahlvorrichtungsschicht 144 unterdrückt und/oder verhindert werden.
  • Eine Mehrzahl von zweiten Speicherzellen MC2 kann an einer Mehrzahl von Schnittpunkten zwischen der Mehrzahl von gemeinsamen Bitleitungen 120 und der Mehrzahl von oberen Wortleitungen 130 platziert sein.
  • Die Mehrzahl von zweiten Speicherzellen MC2 kann eine Mehrzahl von zweiten Speicherzellsäulen 150 aufweisen. Eine Mehrzahl von Isolierleitungen 170, welche sich in einer zweiten Richtung (Y-Richtung) erstrecken kann, kann jeweils zwischen zweiten Speicherzellsäulen 150, welche in einer Reihe in der zweiten Richtung unter der Mehrzahl von zweiten Speicherzellsäulen 150 angeordnet sind, zwischenliegend angeordnet sein.
  • Jede der zweiten Speicherzellsäulen 150 kann eine zweite Speicherschicht 152, eine zweite Heizelektrode HE2 und eine zweite Auswahlvorrichtung SW2 aufweisen. Die zweite Auswahlvorrichtung SW2 kann eine zweite obere Elektrode TE2, eine zweite Auswahlvorrichtungsschicht 154 und eine zweite untere Elektrode BE2 aufweisen, welche nacheinander folgend gestapelt beziehungsweise geschichtet sein können. Die zweite Auswahlvorrichtung SW2 kann auf der Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein, und die zweite Speicherschicht 152 kann auf der zweiten Auswahlvorrichtung SW2 platziert sein. Ebenso kann die zweite Heizelektrode HE2 zwischen der zweiten Speicherschicht 152 und der Mehrzahl von oberen Wortleitungen 130 platziert sein.
  • Indes können die zweite obere Elektrode TE2, die zweite Auswahlvorrichtungsschicht 154, die zweite untere Elektrode BE2, die zweite Speicherschicht 152 und die zweite Heizelektrode HE2 jeweils Charakteristiken ähnlich oder im Wesentlichen ähnlich zu der oben beschriebenen ersten oberen Elektrode TE1, der ersten Auswahlvorrichtungsschicht 144, der ersten unteren Elektrode BE1, der ersten Speicherschicht 142 und der ersten Heizelektrode HE1 haben, detaillierte Beschreibungen davon werden ausgelassen.
  • Wie in den 2 und 3 gezeigt ist, kann die Mehrzahl von ersten Speicherzellsäulen 140 symmetrisch zu der Mehrzahl von ersten Speicherzellsäulen 140 hinsichtlich der gemeinsamen Bitleitung 120 in der dritten Richtung (Z-Richtung in 2) platziert sein. Das heißt beispielsweise, dass die erste Auswahlvorrichtung SW1 und die zweite Auswahlvorrichtung SW2 jeweils unter und auf der gemeinsamen Bitleitung 120 platziert sein können. Die erste Auswahlvorrichtung SW1, die erste Speicherschicht 142 und die erste Heizelektrode HE1 können nacheinander folgend nach unten von der gemeinsamen Bitleitung 120 in der Mehrzahl von ersten Speicherzellsäulen 140 platziert sein, während die zweite Auswahlvorrichtung SW2, die zweite Speicherschicht 152 und die zweite Heizelektrode HE2 nacheinander folgend nach oben von der gemeinsamen Bitleitung 120 in der Mehrzahl von zweiten Speicherzellsäulen 150 platziert sein können.
  • Da die Mehrzahl von ersten Speicherzellsäulen 140 symmetrisch zu der Mehrzahl der zweiten Speicherzellsäulen 150 hinsichtlich der gemeinsamen Bitleitungen 120 platziert ist, können die erste Speicherzelle MC1 und die zweite Speicherzelle MC2 einheitlichere Betriebscharakteristiken haben, welche durch ein Verwenden von beispielhaften Ionenmigrationspfaden in Speicherzellen 50A und 50B, welche in 5 gezeigt sind, beschrieben werden.
  • 5 ist ein schematisches Diagramm von beispielhaften Ionenmigrationspfaden von Speicherschichten 30A und 30B in Antwort auf Spannungen, welche an die Speicherzellen 50A und 50B angelegt werden.
  • Bezug nehmend auf 5 kann die Speicherzelle 50A eine erste Elektrode 20A, eine Speicherschicht 30A und eine zweite Elektrode 40A aufweisen, welche nacheinander folgend geschichtet sind. Die erste Elektrode 20A kann ein leitfähiges Material aufweisen, welches in der Lage ist, ausreichend Wärme zu erzeugen, um eine Phase der Speicherschicht 30A zu ändern, und um den Heizelektroden HE1 und HE2 (es sei Bezug genommen auf 2) zu entsprechen. In der Speicherzelle 50A kann eine positive Spannung an die erste Elektrode 20A angelegt werden, und eine negative Spannung kann an die zweite Elektrode 40A angelegt werden, sodass Strom von der ersten Elektrode 20A durch die Speicherschicht 30A zu der zweiten Elektrode 40A fließen kann, wie durch einen Pfeil C_A angezeigt ist.
  • Wärme kann in der ersten Elektrode 20A aufgrund von Strom, welcher durch die erste Elektrode 20A fließt, erzeugt werden, und demnach kann ein Phasenübergang in einem Abschnitt 30A_P der Speicherschicht 30A benachbart zu einer Grenzfläche zwischen der ersten Elektrode 20A und der Speicherschicht 30A auftreten. Beispielsweise können in einer ”Reset”-Operation des Änderns des Abschnitts 30A_P der Speicherschicht 30A von einem kristallinen Zustand (beispielsweise einem Niedrigwiderstandszustand) zu einem amorphen Zustand (beispielsweise einem Hochwiderstandszustand) positive Ionen und negative Ionen in dem Abschnitt 30A_P unter unterschiedlichen Raten aufgrund der angelegten Spannungen diffundieren. Wie in einem linken Abschnitt der
  • 5 gezeigt ist, kann eine Diffusionsrate von positiven Ionen (beispielsweise Antimonionen (Sb+)) höher sein als eine Diffusionsrate von negativen Ionen (beispielsweise Tellurionen (Te–)) in dem Abschnitt 30A_P der Speicherschicht 30A. Demzufolge können die Antimonionen in Richtung der zweiten Elektrode 40A diffundieren, an welche eine negative Spannung angelegt ist, in einer größeren Menge als die Tellurionen. Beispielsweise kann eine Rate, mit welcher die Antimonionen in Richtung der zweiten Elektrode 40A diffundieren höher sein als eine Rate, mit welcher die Tellurionen in Richtung der ersten Elektrode 20A diffundieren.
  • Andererseits kann die Speicherzelle 50B eine erste Elektrode 20B, eine Speicherschicht 30B und eine zweite Elektrode 40B aufweisen. Eine negative Spannung kann an die erste Elektrode 20B angelegt werden und eine positive Spannung kann an die zweite Elektrode 40B angelegt werden, sodass ein Strom von der zweiten Elektrode 40B durch die Speicherschicht 30A zu der ersten Elektrode 20B fließen kann, wie durch einen Pfeil C_B angezeigt ist.
  • Wärme kann in der erste Elektrode 20B aufgrund von Strom, welcher durch die erste Elektrode 20B fließt, erzeugt werden, und demnach kann ein Phasenübergang in einem Abschnitt 30B_P der Speicherschicht 30B benachbart zu einer Grenzfläche zwischen der ersten Elektrode 20B und der Speicherschicht 30B auftreten. In diesem Fall ist, wie in einem rechten Abschnitt der 5 gezeigt ist, eine Diffusionsrate von Antimonionen höher als eine Diffusionsrate von Tellurionen in dem Abschnitt 30B_P der Speicherschicht 30A, und Antimonionen können in Richtung der ersten Elektrode 20B diffundieren, an welche die negative Spannung angelegt ist, in einer größeren Menge als die Tellurionen.
  • Demzufolge kann, verglichen mit der Speicherzelle 50A die Konzentration von Antimonionen (Sb+) relative hohe in der Nähe einer Grenzfläche zwischen der ersten Elektrode 20B und der Speicherschicht 30B sein, um eine teilweise Variation in einer Konzentration der Speicherschicht 30B zu verursachen. Im Gegensatz dazu kann in der Speicherzelle 50A die Konzentration von Tellurionen (Te–) relativ hohe in der Nähe einer Grenzfläche zwischen der ersten Elektrode 20A und der Speicherschicht 30A sein, um eine teilweise Variation in der Konzentration der Speicherschicht 30A zu verursachen.
  • Zum Schluss können Verteilungen von Ionen oder Leerstellen in den Speicherschichten 30A und 30B von Größen von Spannungen abhängen, welche an die Speicherschichten 30A und 30B angelegt werden, von Richtungen von Strömen, welche durch die Speicherschichten 30A und 30B fließen, und der Geometrie der Speicherschichten 30A und 30B und der ersten Elektroden 20A und 20B. Auch wenn dieselbe oder im Wesentlichen dieselbe Spannung angelegt ist, können Widerstände der Speicherschichten 30A und 30B aufgrund der teilweisen Variationen in den Konzentrationen der Speicherschichten 30A und 30B fluktuieren. Demzufolge kann die Speicherzelle 50A unterschiedliche Operationscharakteristiken von der Speicherzelle 50B haben.
  • Indes werden die Ionenmigrationspfade schematisch in 5 beschrieben durch ein Verwenden von beispielsweise Antimonionen (Sb+) und Tellurionen (Te–), erfinderische Konzepte sind jedoch nicht darauf beschränkt. Insbesondere können, ähnlich zu der oben beschriebenen ersten Speicherschicht (es sei Bezug genommen auf 142 in 2) die Speicherschichten 30A und 30B wenigstens eines aufweisen ausgewählt aus der Gruppe, welche Tellur (Te), Selen (Se), Germanium (Ge), Antimon (Sb), Wismut (Bi), Blei (Pb), Zinn (Sn), Indium (In), Silber (Ag), Arsen (As), Schwefel (S), Phosphor (P) und eine Mischung davon aufweist. Ebenso können die Speicherschichten 30A und 30B mit Störstellen dotiert sein, welche Stickstoff (N), Sauerstoff (O), Silizium (Si), Kohlenstoff (C), Bor (B), Dysprosium (Dy) oder eine Kombination davon aufweisen. Demzufolge können die Ausmaße der Ionenmigration in den Speicherschichten 30A und 30B weiter variieren gemäß von Arten und Zusammensetzungen von Materialien, welche in den Speicherschichten 30A und 30B enthalten sind, und Arten und Konzentrationen von Störstellen beziehungsweise Verunreinigungen, welche in den Speicherschichten 30A und 30B enthalten sind. Demnach können die Variationen in den Betriebscharakteristiken der Speicherzellen 50A und 50B weiter zunehmen.
  • Zurückverweisend auf die 2 bis 4 kann gemäß beispielhaften Ausführungsformen die Mehrzahl von ersten Speicherzellsäulen 140 symmetrisch zu der Mehrzahl von zweiten Speicherzellsäulen 150 platziert sein hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen 120. Beispielsweise kann, während eine positive Resetspannung Vreset an die Mehrzahl von gemeinsamen Bitleitungen 120 angelegt ist, und eine Massespannung an die Mehrzahl von oberen Wortleitungen 130 und die Mehrzahl von unteren Wortleitungen 110 angelegt ist, dieselbe oder im Wesentlichen dieselbe Spannung (beispielsweise eine Resetspannung Vreset) an die erste Speicherzelle MC1 und die zweite Speicherzelle MC2 angelegt werden. Da die erste Speicherzelle MC1 symmetrisch zu der zweiten Speicherzelle MC2 hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen 120 platziert ist, kann ein Abschnitt der ersten Speicherschicht 142 benachbart zu einer Grenzfläche zwischen der ersten Speicherschicht 142 und der ersten Heizelektrode HE1 dieselbe oder im Wesentlichen dieselbe Verteilung von Ionen und/oder Konzentrationen haben wie ein Abschnitt der zweiten Speicherschicht 152 benachbart zu einer Grenzfläche zwischen der zweiten Speicherschicht 152 und der zweiten Heizelektrode HE2. Demzufolge können die erste Speicherzelle MC1 und die zweite Speicherzelle MC2 einheitlichere Betriebscharakteristiken haben.
  • Wie in 3 gezeigt ist, können erste Seitenwände 140S_X der Mehrzahl von ersten Speicherzellsäulen 140 mit ersten Seitenwänden 110S_X der Mehrzahl von unteren Wortleitungen 110 ausgerichtet sein, und erste Seitenwände 150S_X der Mehrzahl von zweiten Speicherzellsäulen 150 können mit ersten Seitenwänden 130S_X der Mehrzahl von oberen Wortleitungen 130 ausgerichtet sein. Ebenso können, wie in 4 gezeigt ist, zweite Seitenwände 140S_Y der Mehrzahl von ersten Speicherzellsäulen 140 mit ersten Seitenwänden 120S_Y der Mehrzahl von gemeinsamen Bitleitungen 120 ausgerichtet sein, und zweite Seitenwände 150S_Y der Mehrzahl von zweiten Speicherzellsäulen 150 können mit ersten Seitenwänden 120S_Y der Mehrzahl von gemeinsamen Bitleitungen 120 ausgerichtet sein.
  • Dies kann der Fall sein, da die Mehrzahl von ersten Speicherzellsäulen 140 und die Mehrzahl von zweiten Speicherzellsäulen 150 durch ein Verwenden von drei Fotolithografie-Strukturiervorgängen während eines Vorgangs des Herstellens der Speichervorrichtung 100 gebildet werden. Beispielsweise können die ersten Seitenwände 140S_X der Mehrzahl von ersten Speicherzellsäulen 140 und die ersten Seitenwände 110S_X der Mehrzahl von unteren Wortleitungen 110 in Ausrichtung miteinander während eines ersten Strukturierungsvorganges gebildet werden. Danach können die zweiten Seitenwände 140S_Y der Mehrzahl von ersten Speicherzellsäulen 140, die ersten Seitenwände 120S_Y der Mehrzahl von gemeinsamen Bitleitungen 120 und die zweiten Seitenwände 150S_Y der Mehrzahl von zweiten Speicherzellsäulen 150 in Ausrichtung miteinander während eines zweiten Strukturierungsvorgangs gebildet werden. Danach können die ersten Seitenwände 150S_X der Mehrzahl von zweiten Speicherzellsäulen 150 und die ersten Seitenwände 130S_X der Mehrzahl von oberen Wortleitungen 130 in Ausrichtung miteinander während eines dritten Strukturierungsvorgangs gebildet werden.
  • Wie obenstehend beschrieben ist, kann, da eine Mehrzahl von Speicherzellsäulen 140 und 150 durch Verwendung von nur drei Fotolithografie-Strukturierungsvorgängen gebildet wird, eine Verschlechterung und/oder Beschädigung für die Speicherschichten 142 und 152 und/oder die Auswahlvorrichtungen 144 und 154 unterdrückt und/oder verhindert werden, wenn die Speicherschichten 142 und 152 und/oder die Auswahlvorrichtungsschichten 144 und 154 einer Ätzatmosphäre während eines Strukturierungsvorgangs ausgesetzt sind. Ebenso können die Herstellungskosten der Speichervorrichtung 100 verringert werden.
  • Zusätzlich kann, da die Auswahlvorrichtungen SW1 und SW2 die Auswahlvorrichtungsschichten 144 und 154 aufweisen, welche Materialien aufweisen, welche OTS-Charakteristiken haben, ein Vorgang zum Bilden von Transistoren oder Dioden nicht benötigt werden. Beispielsweise können, obwohl ein Hochtemperaturausheilvorgang benötigt wird, um Störstellen zu aktivieren, welche in einer Diode nach dem Bilden der Diode enthalten sind, die Speicherschichten 142 und 152, welche Phasenübergangsmaterialien enthalten, in der Hochtemperaturausheilumgebung beschädigt und/oder kontaminiert werden. Gemäß einer oder mehrerer beispielhafter Ausführungsformen von erfinderischen Konzepten können relativ komplizierte Vorgänge zum Bilden von Transistoren oder Dioden nicht benötigt werden und ein unerwünschter Schaden an und/oder eine Kontaminierung von den Speicherschichten 142 und 152 aufgrund komplizierter Vorgänge kann unterdrückt und/oder verhindert werden, wodurch die Zuverlässigkeit in der Speichervorrichtung 100 verbessert wird.
  • Allgemein kann es, wenn Transistoren oder Dioden als Auswahlvorrichtungen gebildet werden, notwendig sein, die Transistoren oder die Dioden in einem Substrat zu bilden. Demnach kann es relativ schwierig sein, eine Speichervorrichtung vom Schichttyp, welcher eine Mehrzahl von Schichten aufweist, welche in einer vertikalen Richtung gechichtet sind, auszuführen. Insbesondere können die Speicherschichten 142 und 152 beschädigt und/oder aufgrund des Hochtemperaturausheilvorgangs zum Aktivieren der Dioden kontaminiert werden. Demnach kann es relativ schwierig sein, eine Schichttyp-Crosspoint-Arraystruktur auszuführen, in welcher die Dioden auf den Speicherschichten 142 und 152 platziert sein müssen. Gemäß einer oder mehrerer beispielhafter Ausführungsformen von erfinderischen Konzepten jedoch, in welchen Auswahlvorrichtungsschichten 144 und 154 eingesetzt werden anstelle der Dioden, kann die Speichervorrichtung 100 eine Schichttyp-Crosspoint-Arraystruktur haben, in welcher eine Mehrzahl von Schichten in einer vertikalen Richtung geschichtet ist. Demnach kann die Integrationsdichte der Speichervorrichtung 100 zunehmen.
  • Wie in 3 gezeigt ist, kann die erste Heizelektrode HE1 eine erste Breite WH1_X in einer zweiten Richtung (Y-Richtung in 2) haben, und die zweite Heizelektrode HE2 kann eine zweite Breite WH2_X in der zweiten Richtung (Y-Richtung in 2) haben. Die zweite Breite WH2_X kann gleich oder im Wesentlichen gleich zu der ersten Breite WH1_X sein. Alternativ kann, wie in 4 gezeigt ist, die erste Heizelektrode HE1 eine dritte Breite WH1_Y in einer ersten Richtung (X-Richtung in 2) haben, und die zweite Heizelektrode HE2 kann eine vierte Breite WH2_Y in der ersten Richtung haben. Die vierte Breite WH2_X kann gleich oder im Wesentlichen gleich zu der dritten Breite WH1_Y sein. Eine horizontale Schnittfläche (beispielsweise eine Schnittfläche parallel oder im Wesentlichen parallel zu einer X-Y-Ebene) der ersten Heizelektrode HE1 in Kontakt mit der ersten Speicherschicht 142 kann gleich oder im Wesentlichen gleich zu einer horizontalen Schnittfläche der zweiten Heizelektrode HE2 in Kontakt mit der zweiten Speicherschicht 152 sein. Demzufolge kann die Mehrzahl der ersten Speicherzellsäulen 140 dieselben oder im Wesentlichen dieselben Betriebscharakteristiken wie die Mehrzahl von zweiten Speicherzellsäulen 150 haben.
  • Indes kann, wie obenstehend beschrieben ist, eine Mehrzahl von Isolierstrukturen 160 jeweils zwischen ersten Speicherzellsäulen 140, welche in einer Reihe in der zweiten Richtung (Y-Richtung) unter der Mehrzahl von ersten Speicherzellsäulen 140 angeordnet sind, zwischenliegend angeordnet sein. Eine Mehrzahl von Isolierleitungen 165, welche sich in der zweiten Richtung erstrecken können, kann jeweils zwischen ersten Speicherzellsäulen 140, welche in einer Reihe in der ersten Richtung (X-Richtung) unter der Mehrzahl von ersten Speicherzellsäulen 140 angeordnet sind, zwischenliegend angeordnet sein. Ebenso kann eine Mehrzahl von Isolierleitungen 170, welche sich in der ersten Richtung erstrecken können, jeweils zwischen zweiten Speicherzellsäulen 150 zwischenliegend angeordnet sein, welche in einer Reihe in der zweiten Richtung (Y-Richtung) unter der Mehrzahl von zweiten Speicherzellsäulen 150 angeordnet sind. Erfinderische Konzepte sind jedoch nicht darauf beschränkt und eine Mehrzahl von Luftspalten (nicht gezeigt) kann anstelle der Mehrzahl von Isolierstrukturen 160, der Mehrzahl von Isolierleitungen 165 und der Mehrzahl von Isolierleitungen 170 gebildet sein. In diesem Fall können Isolierleitungen (nicht gezeigt), welche eine gegebene (oder alternativ erwünschte oder vorbestimmte) Dicke haben, zwischen der Mehrzahl von Luftspalten und der Mehrzahl der ersten Speicherzellsäulen 140 und zwischen der Mehrzahl von Luftspalten und der Mehrzahl von zweiten Speicherzellsäulen 150 gebildet werden.
  • In der Speichervorrichtung 100, welche, unter Bezugnahme auf die 2 bis 4 beschrieben ist, kann die Mehrzahl von ersten Speicherzellsäulen 140 symmetrisch zu der Mehrzahl von zweiten Speicherzellsäulen 150 hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein. Ebenso können Variationen in Zellcharakteristiken aufgrund einer nicht einheitlichen Ionenmigration in den Speicherschichten 142 und 152, welche in der Mehrzahl von Speicherzellsäulen 140 und 150 enthalten sind, verringert werden. Demzufolge kann die Speichervorrichtung 100 einheitlichere Betriebscharakteristiken haben.
  • Ferner können, da die erste und die zweite Auswahlvorrichtungsschicht 144 und 154, welche OTS-Charakteristiken haben, außer Kontakt mit der ersten und zweiten Heizelektrode HE1 und HE2 in den Speicherzellsäulen 140 und 150 platziert sind, die erste und zweite Auswahlvorrichtungsschicht 144 und 154 nicht unerwünscht verschlechtern und/oder beschädigt werden aufgrund von Wärme, welche durch die erste und zweite Heizelektrode HE1 und HE2 während eines Vorgangs des Betreibens der Speichervorrichtung 100 erzeugt wird. Demzufolge kann die Speichervorrichtung 100 eine verbesserte Zuverlässigkeit haben.
  • Zusätzlich kann, da die Speichervorrichtung 100 durch drei Strukturierungsoperationen ausgeführt wird, eine unerwünschte Verschlechterung und/oder ein Schaden an den Speicherzellsäulen 140 und 150 aufgrund eines Strukturierungsvorgangs unterdrückt und/oder verhindert werden, und Herstellungskosten können verringert werden.
  • Zusätzlich kann, da die Speichervorrichtung 100 die Auswahlvorrichtungsschichten 144 und 154 aufweist, welche Materialien aufweisen, welche OTS-Charakteristiken haben, anstelle von Transistoren oder Dioden, die Speichervorrichtung 100 eine Schichttyp-Crosspoint-Arraystruktur haben, und eine Integrationsdichte der Speichervorrichtung 100 kann verbessert werden.
  • 6 ist ein Beispiel eines schematischen Spannungs-Strom(VI)-Graphen 60 einer OTS-Vorrichtung, welche OTS-Charakteristiken hat. 6 veranschaulicht einen beispielhaften Strom, welcher durch die OTS-Vorrichtung, welche die OTS-Charakteristiken hat, in Antwort auf eine Spannung fließt, welche zwischen beiden Enden der OTS-Vorrichtung angelegt wird.
  • Bezug nehmend auf 6 zeigt eine erste Kurve 61 einen Strom relativ zu einer Spannung während der Strom der OTS-Vorrichtung nicht zugeführt wird. Hier kann die OTS-Vorrichtung als eine Schaltvorrichtung dienen, welche eine Grenzspannung VT hat, welche einen ersten Spannungspegel 63 hat. Wenn eine Spannung graduell beziehungsweise schrittweise von dem Ursprung, bei welchem die Spannung Null ist und der Strom Null ist, erhöht wurde, wurde kaum Strom (beispielsweise relativ niedriger oder wenig Strom) der OTS-Vorrichtung zugeführt, bis die Spannung die Grenzspannung VT (beispielsweise den ersten Spannungspegel 63) erreichte. Sobald jedoch die Spannung die Grenzspannung VT überschritt, nahm der Strom, welcher der OTS-Vorrichtung zugeführt wird, scharf zu und die Spannung, welche an die OTS-Vorrichtung angelegt wird, wurde auf einen zweiten Spannungspegel 64 (oder eine saturierte Spannung VS) verringert.
  • Eine zweite Kurve 62 zeigt einen Strom relativ zu einer Spannung, während Strom der OTS-Vorrichtung zugeführt wird. Wenn Strom, welcher durch die OTS-Vorrichtung fließt, höher wurde als ein erster Strompegel 66, erhöhte sich eine Spannung, welche an die OTS-Vorrichtung angelegt wurde, leicht mehr als der zweite Spannungspegel 64. Beispielsweise kann, während Strom, welcher durch die OTS-Vorrichtung fließt, von dem ersten Strompegel 66 zu einem zweiten Strompegel 67 beträchtlich zunahm, die Spannung, welche an die OTS-Vorrichtung angelegt ist, sich leicht von dem zweiten Spannungspegel 64 erhöhen. Das heißt beispielsweise, dass, wenn Strom durch die OTS-Vorrichtung zugeführt wird, die Spannung, welche an die OTS-Vorrichtung angelegt ist, auf einem Pegel der saturierten Spannung VS (beispielsweise dem zweiten Spannungspegel 64) aufrechterhalten werden kann oder nahezu aufrechterhalten werden kann. Wenn der Strom auf einen Haltestrompegel (beispielsweise den ersten Strompegel 66) oder niedriger verringert wird, kann die OTS-Vorrichtung wiederum in einen Widerstandszustand geschoben werden, sodass der Strom unterdrückt und/oder effektiv blockiert werden kann, bis eine Spannung auf die Grenzspannung VT zunimmt.
  • 7 ist eine Querschnittsansicht einer Speichervorrichtung 100A gemäß einer beispielhaften Ausführungsform. In 7 werden dieselben Bezugszeichen verwendet, um dieselben Elemente zu bezeichnen wie in den 1 bis 6. 7 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100A der 7 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist mit Ausnahme der Anordnung von Elementen in einer Mehrzahl von ersten Speicherzellsäulen 140A und einer Mehrzahl von zweiten Speicherzellsäulen 150A.
  • Bezug nehmend auf 7 kann jede einer Mehrzahl von ersten Speicherzellsäulen 140A eine erste Auswahlvorrichtung SW1, eine erste Speicherschicht 142 und eine erste Heizelektrode HE1 aufweisen, welche nacheinander folgend auf einer Mehrzahl von unteren Wortleitungen 110 platziert sein können. Jede einer Mehrzahl von zweiten Speicherzellsäulen 150A kann eine zweite Heizelektrode HE2, eine zweite Speicherschicht 152 und eine zweite Auswahlvorrichtung SW2 aufweisen, welche nacheinander folgend auf einer Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein können. Die Mehrzahl von ersten Speicherzellsäulen 140A kann symmetrisch zu der Mehrzahl von zweiten Speicherzellsäulen 150A hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein.
  • 8 ist eine Querschnittsansicht einer Speichervorrichtung 100B gemäß einer beispielhaften Ausführungsform. In 8 werden dieselben Bezugszeichen verwendet, um dieselben Elemente zu bezeichnen wie in den 1 bis 7. 8 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100B der 8 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist, mit Ausnahme von Formen von ersten und zweiten Heizelektroden HE1A und HE2A.
  • Bezug nehmend auf 8 können erste Heizelektroden HE1A einer Mehrzahl von ersten Speicherzellsäulen 140B und zweite Heizelektroden HE2A einer Mehrzahl von zweiten Speicherzellsäulen 150B Elektroden vom Dash-Typ beziehunhsweise Strich-Typ sein. Eine erste Isolierstruktur IL1 kann an einer Seitenwand der ersten Heizelektrode HE1A gebildet sein, und eine zweite Isolierstruktur IL2 kann an einer Seitenwand der zweiten Heizelektrode HE2A gebildet sein.
  • In beispielhaften Ausführungsformen kann jede der ersten Heizelektroden HE1A eine erste Breite WH1A in einer zweiten Richtung (Y-Richtung) haben, und die erste Breite WH1A kann weniger sein als eine dritte Breite WP1 der ersten Speicherschicht 142 in einer zweiten Richtung. Die erste Breite WH1A der ersten Heizelektrode HE1A kann ungefähr 10% bis ungefähr 50% der dritten Breite WP1 der ersten Speicherschicht 142 sein, erfinderische Konzepte sind jedoch nicht darauf beschränkt. Ebenso kann die zweite Heizelektrode HE2A eine zweite Breite WH2A in der zweiten Richtung haben, und die zweite Breite WH2A kann geringer sein als eine vierte Breite WP2 in der zweiten Speicherschicht 152 in der zweiten Richtung. Die zweite Breite WH2A der zweiten Heizelektrode HE2A kann ungefähr 10% bis ungefähr 50% der vierten Breite WP2 der zweiten Speicherschicht 152 sein, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Da die erste Breite WH1A der ersten Heizelektrode HE1A geringer ist als die dritte Breite WP1 der ersten Speicherschicht 142, kann ein Phasenübergang teilweise in einem Mittelabschnitt der ersten Speicherschicht 142 aufgrund von Wärme, welche durch die erste Heizelektrode HE1A erzeugt wird, auftreten. Demzufolge kann das Auftreten einer thermischen Interferenz in einer benachbarten ersten Speicherschicht 142 einer benachbarten ersten Speicherzellsäule 140B aufgrund von Wärme, welche durch die erste Heizelektrode HE1A erzeugt wird, unterdrückt und/oder verhindert werden. Alternativ kann eine Verschlechterung und/oder ein Schaden an der ersten Auswahlvorrichtung SW1, welche gegenüber der ersten Heizelektrode HE1A über die erste Speicherschicht 142 hinüber platziert ist, aufgrund von Wärme, welche durch die erste Heizelektrode HE1A erzeugt wird, unterdrückt und/oder verhindert werden.
  • Obwohl in 8 nicht gezeigt, kann eine Breite der ersten Heizelektrode HE1A in einer ersten Richtung (X-Richtung) gleich oder im Wesentlichen gleich zu einer Breite der ersten Speicherschicht 142 in der ersten Richtung sein, und eine Breite der zweiten Heizelektrode HE2A in der ersten Richtung kann gleich oder im Wesentlichen gleich zu einer Breite der zweiten Speicherschicht 152 in der ersten Richtung sein. Erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • In beispielhaften Ausführungsformen kann die erste Breite WH1A der ersten Heizelektrode HE1A gleich oder im Wesentlichen gleich zu der zweiten Breite WH2A der zweiten Heizelektrode HE2A sein. Demnach kann eine Variation im Widerstand der ersten Speicherschicht 142 aufgrund von Wärme, welche durch die erste Heizelektrode HE1A erzeugt wird, gleich oder im Wesentlichen gleich zu einer Variation im Widerstand der zweiten Speicherschicht 152 aufgrund der Wärme, welche durch die zweite Heizelektrode HE2A erzeugt wird, sein. Demzufolge kann die Speichervorrichtung 100B einheitlichere Betriebscharakteristiken haben.
  • 9 ist eine Querschnittsansicht einer Speichervorrichtung 100C gemäß einer beispielhaften Ausführungsform. In 9 werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 1 bis 8 zu bezeichnen. 9 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100C der 9 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist mit Ausnahme der Formen der ersten und zweiten Heizelektroden HE1B und HE2B.
  • Bezug nehmend auf 9 kann die erste Heizelektrode HE1B eine L-Schnittform haben, und die zweite Heizelektrode HE2B kann eine I-Schnittform haben.
  • Die erste Heizelektrode HE1B kann eine obere Breite WH1B geringer als eine untere Breite davon haben. Eine erste Isolierstruktur IL1 kann an einer Seitenoberfläche der ersten Heizelektrode HE1B gebildet sein, und ein erster Abstandshalter SP1 kann auf der entgegengesetzten Seitenoberfläche der ersten Heizelektrode HE1B gebildet sein. Eine Seitenwand der ersten Isolierstruktur IL1 kann in Kontakt mit der ersten Heizelektrode HE1B sein, während sowohl eine Seitenwand als auch eine Bodenoberfläche des ersten Abstandshalters SP1 in Kontakt mit der ersten Heizelektrode HE1B sein können.
  • Die obere Breite WH1B der ersten Heizelektrode HE1B kann gleich oder im Wesentlichen gleich zu der Breite WH2B der zweiten Heizelektrode HE2B sein. Obwohl die erste Heizelektrode HE1B eine unterschiedliche Form von der zweiten Heizelektrode HE2B hat, kann eine Fläche der ersten Heizelektrode HE1B in Kontakt mit der ersten Speicherschicht 142 gleich oder im Wesentlichen gleich zu einer Fläche der zweiten Heizelektrode HE2B in Kontakt mit der zweiten Speicherschicht 152 sein. Demzufolge kann eine Variation im Widerstand der ersten Speicherschicht 142 aufgrund von Wärme, welche durch die erste Heizelektrode HE1B erzeugt wird, gleich oder im Wesentlichen gleich zu einer Variation im Widerstand der zweiten Speicherschicht 152 aufgrund von Wärme, welche durch die zweite Heizelektrode HE2B erzeugt wird, sein. Demzufolge kann die Speichervorrichtung 100C einheitlichere Betriebscharakteristiken haben.
  • 10 ist eine Querschnittsansicht einer Speichervorrichtung 100D gemäß einer beispielhaften Ausführungsform. In 10 werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 1 bis 9 zu bezeichnen. 10 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100D der 10 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist mit Ausnahme der Formen von ersten und zweiten Heizelektroden HE1C und HE2C.
  • Bezug nehmend auf 10 kann die erste Heizelektrode HE1C eine I-förmige Sektion haben, während die zweite Heizelektrode HE2C eine L-förmige Sektion haben kann.
  • Die zweite Heizelektrode HE2C kann eine obere Breite WH2C haben geringer als eine untere Breite davon, und die obere Breite WH2C der zweiten Heizelektrode HE2C kann gleich oder im Wesentlichen gleich zu einer Breite WH1C der ersten Heizelektrode HE1C sein.
  • Die erste Heizelektrode HE1C kann auf der ersten Speicherschicht 142 platziert sein, während die zweite Heizelektrode HE2C unter der zweiten Speicherschicht 152 platziert sein kann. Demnach kann eine Schnittfläche der ersten Heizelektrode HE1C in Kontakt mit der ersten Speicherschicht 142 gleich oder im Wesentlichen gleich zu einer Schnittfläche der zweiten Heizelektrode HE2C in Kontakt mit der zweiten Speicherschicht 152 sein. Demzufolge kann, obwohl eine Mehrzahl der ersten Speicherzellsäulen 140D nicht symmetrisch zu einer Mehrzahl der zweiten Speicherzellsäulen 150D hinsichtlich von Formen davon gebildet sind, eine Variation im Widerstand der ersten Speicherschicht 142 aufgrund von Wärme, welche durch die erste Heizelektrode HE1C erzeugt wird, gleich oder im Wesentlichen gleich zu einer Variation im Widerstand der zweiten Speicherschicht 152 aufgrund von Wärme, welche durch die zweite Heizelektrode HE2C erzeugt wird, sein. Demnach kann die Speichervorrichtung 100D einheitlichere Betriebscharakteristiken haben.
  • 11 ist eine Querschnittsansicht einer Speichervorrichtung 100E gemäß einer beispielhaften Ausführungsform. In 11 werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 1 bis 10 zu bezeichnen. 11 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100E der 11 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist mit Ausnahme von Formen von ersten und zweiten Speicherschichten 142A und 152A.
  • Bezug nehmend auf 11 kann eine erste Speicherschicht 142A von jeder einer Mehrzahl von ersten Speicherzellsäulen 140E eine Damaszener-Typ-Elektrode sein und eine zweite Speicherschicht 152A von jeder einer Mehrzahl von zweiten Speicherzellsäulen 150E kann eine L-förmige Sektion haben. Die erste Speicherschicht 142A kann eine Form haben, welche durch erste Isolierstrukturen IL3 definiert beziehungsweise begrenzt ist, welche an beiden Seiten der ersten Speicherschicht 142A platziert sind. Da die erste Isolierstruktur IL3 eine geneigte und konvexe Seitenwand hat, welche eine untere Breite größer als eine obere Breite davon hat, kann die erste Speicherschicht 142A, welche zwischen den zwei ersten Isolierstrukturen IL3 platziert ist, ebenso eine geneigte und konkave Seitenwand haben. Die erste Speicherschicht 142A kann eine untere Breite WP1A geringer als eine obere Breite davon haben. In beispielhaften Ausführungsformen kann die untere Breite WP1A der ersten Speicherschicht 142A ungefähr 10% bis ungefähr 50% einer Breite (es sei Bezug genommen auf HE1_X in 3) einer ersten Heizelektrode HE1 sein, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Da die erste Heizelektrode HE1 unter der ersten Speicherschicht 142A platziert ist, kann eine Kontaktfläche zwischen der ersten Speicherschicht 142A und der ersten Heizelektrode HE1 geringer als eine Schnittfläche der ersten Heizelektrode HE1 sein. Da eine untere Breite WP1A der ersten Speicherschicht 142A geringer ist als die Breite HE1_X der ersten Heizelektrode HE1, kann eine Variation im Widerstand der ersten Speicherschicht 142A aufgrund einer Änderung in der Phase der ersten Speicherschicht 142A sich aufgrund von Wärme, welche durch die erste Heizelektrode HE1 erzeugt wird, beschleunigen.
  • In beispielhaften Ausführungsformen kann die untere Breite WP1A der ersten Speicherschicht 142A gleich oder im Wesentlichen gleich zu einer oberen Breite WP2A der zweiten Speicherschicht 152A sein. Demzufolge kann, obwohl die Mehrzahl von ersten Speicherzellsäulen 140A nicht symmetrisch zu der Mehrzahl von zweiten Speicherzellsäulen 150E gebildet ist, eine Variation im Widerstand der ersten Speicherschicht 142A aufgrund von Wärme, welche durch die erste Heizelektrode HE1 erzeugt wird, gleich oder im Wesentlichen gleich zu einer Variation im Widerstand der zweiten Speicherschicht 152A aufgrund von Wärme, welche durch die zweite Heizelektrode HE2 erzeugt wird, sein. Demzufolge kann die Speichervorrichtung 100E einheitlichere Betriebscharakteristiken haben.
  • 12 ist eine Querschnittsansicht einer Speichervorrichtung 100F gemäß einer beispielhaften Ausführungsform. In 12 werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 1 bis 11 zu bezeichnen. 12 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2. Die Speichervorrichtung 100F der 12 kann ähnlich zu der Speichervorrichtung 100 sein, welche unter Bezugnahme auf die 2 bis 4 beschrieben ist mit Ausnahme von Formen der ersten und zweiten Speicherschichten 142B und 152B.
  • Bezug nehmend auf 12 kann eine erste Speicherschicht 142B jeder einer Mehrzahl von ersten Speicherzellsäulen 140F eine L-förmige Sektion haben, und eine zweite Speicherschicht 152B jeder einer Mehrzahl von zweiten Speicherzellsäulen 150F kann eine Damaszener-Typ-Elektrode sein. Da eine erste Heizelektrode HE1 auf der ersten Speicherschicht 142B platziert ist, und eine zweite Heizelektrode HE2 unter der zweiten Speicherschicht 152B platziert ist, kann eine Fläche eines Abschnitts der ersten Heizelektrode HE1 in Kontakt mit der ersten Speicherschicht 142B geringer sein als eine Fläche der ersten Heizelektrode HE1, und eine Fläche eines Abschnitts der zweiten Heizelektrode HE2 in Kontakt mit der zweiten Speicherschicht 152B kann geringer sein als eine Fläche der zweiten Heizelektrode HE2.
  • 13 ist eine perspektivische Ansicht einer Speichervorrichtung 200 gemäß einer beispielhaften Ausführungsform. 14 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 13X-13X' der 13, und 15 ist eine Querschnittsansicht, aufgenommen entlang einer Linie 13Y-13Y' der 13. In den 13 bis 15 werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 12 zu bezeichnen.
  • Bezug nehmend auf 13 kann eine Mehrzahl von zweiten Speicherzellen MC2 auf einer Mehrzahl von ersten Speicherzellen MC1 platziert sein und symmetrisch zu der Mehrzahl von ersten Speicherzellen MC1 hinsichtlich einer Mehrzahl der ersten gemeinsamen Bitleitungen 120, welche zwischen der Mehrzahl von zweiten Speicherzellen MC2 und der Mehrzahl von ersten Speicherzellen MC1 zwischenliegend angeordnet sind. Eine Mehrzahl von vierten Speicherzellen MC4 kann auf einer Mehrzahl von dritten Speicherzellen MC3 platziert sein und symmetrisch zu der Mehrzahl von dritten Speicherzellen MC3 hinsichtlich einer Mehrzahl von zweiten gemeinsamen Bitleitungen 220, welche zwischen der Mehrzahl von vierten Speicherzellen MC4 und der Mehrzahl von dritten Speicherzellen MC3 zwischenliegend angeordnet sind. Eine Mehrzahl von ersten unteren Wortleitungen 110 kann unter der Mehrzahl von ersten Speicherzellen MC1 platziert sein, und eine Mehrzahl von ersten oberen Wortleitungen 130 kann auf der Mehrzahl von zweiten Speicherzellen MC2 platziert sein. Eine Mehrzahl von zweiten unteren Wortleitungen 210 kann unter der Mehrzahl von dritten Speicherzellen MC3 platziert sein, und eine Mehrzahl von zweiten oberen Wortleitungen 230 kann auf der Mehrzahl von vierten Speicherzellen MC4 platziert sein. Ebenso kann eine isolierende Schicht 180 zwischen der Mehrzahl von ersten oberen Wortleitungen 130 und der Mehrzahl von zweiten unteren Wortleitungen 210 zwischenliegend angeordnet sein.
  • Die Mehrzahl von ersten Speicherzellen MC1, die Mehrzahl von zweiten Speicherzellen MC2, die Mehrzahl von dritten Speicherzellen MC3 und die Mehrzahl von vierten Speicherzellen MC4 kann jeweils eine Mehrzahl von ersten Speicherzellsäulen 140, eine Mehrzahl von zweiten Speicherzellsäulen 150, eine Mehrzahl von dritten Speicherzellsäulen 240 und eine Mehrzahl von vierten Speicherzellsäulen 250 aufweisen. In den 13 bis 15 sind die ersten bis vierten Speicherzellsäulen 140, 150, 240 und 250 durch ähnliche Bezugszeichen zu den Speicherzellsäulen 140 und 150, welche unter Bezugnahme auf die 2 bis 4 beschrieben sind, bezeichnet, erfinderische Konzepte sind jedoch nicht darauf beschränkt. Anders als in den 13 bis 15 gezeigt, kann jede der ersten bis vierten Speicherzellsäulen 140, 150, 240 und 250 wenigstens eine der Speicherzellsäulen 140A, 140B, 140C, 140D, 140E, 140F, 150A, 150B, 150C, 150D, 150E und 150F aufweisen, welche unter Bezugnahme auf die 7 bis 12 beschrieben sind.
  • Anders als in den 13 bis 15 gezeigt, kann eine Mehrzahl von gemeinsamen Wortleitungen (nicht gezeigt) durch ein Kombinieren der Mehrzahl von ersten oberen Wortleitungen 130 mit der Mehrzahl von zweiten unteren Wortleitungen 210 gebildet werden. In diesem Fall kann eine isolierende Schicht 180 zwischen der Mehrzahl von ersten oberen Wortleitungen 130 und der Mehrzahl von zweiten unteren Wortleitungen 210 ausgelassen werden.
  • Die Mehrzahl von ersten Speicherzellsäulen kann Strukturen symmetrisch zu Strukturen der Mehrzahl von zweiten Speicherzellsäulen 150 hinsichtlich der Mehrzahl von ersten gemeinsamen Bitleitungen 120 haben. Ebenso kann die Mehrzahl von dritten Speicherzellsäulen 240 Strukturen symmetrisch zu Strukturen der Mehrzahl von vierten Speicherzellsäulen 250 hinsichtlich der Mehrzahl von zweiten gemeinsamen Bitleitungen 220 haben. Demnach kann die Speichervorrichtung 200 einheitlichere Betriebscharakteristiken haben.
  • Darüber hinaus kann, da Auswahlvorrichtungen SW1, SW2, SW3 und SW4 Materialien aufweisen, welche OTS-Charakteristiken haben, die Speichervorrichtung 200, welche eine Schichttyp Crosspoint-Arraystruktur hat, welche eine Mehrzahl von Schichten aufweist, welche in einer vertikalen Richtung geschichtet sind, ausgeführt werden, und die Integrationsdichte der Speichervorrichtung 200 kann verbessert werden.
  • Die 16A bis 16M sind Querschnittsansichten von Prozessoperationen eines Verfahrens zum Herstellen einer Speichervorrichtung 100 gemäß einer beispielhaften Ausführungsform.
  • Das Verfahren zum Herstellen der Speichervorrichtung 100, welche in den 2 bis 4 gezeigt ist, wird unter Bezugnahme auf die 16A bis 16M beschrieben werden. Jede der 16A bis 16M zeigt eine Querschnittsansicht, aufgenommen entlang einer Linie 2X-2X' der 2 und eine Querschnittsansicht aufgenommen entlang einer Linie 2Y-2Y' der 2, welche die entsprechenden Prozessoperationen veranschaulichen. In den 16A bis 16M werden dieselben Bezugszeichen verwendet, um dieselben Elemente wie in den 1 bis 15 zu bezeichnen und detaillierte Beschreibungen davon sind ausgelassen.
  • Bezug nehmend auf 16A kann eine erste leitfähige Schicht 110P auf einem Substrat 102 gebildet werden. Eine erste vorläufige Heizelektrodenschicht PHE1, eine erste vorläufige Speicherschicht 142P, eine erste vorläufige untere Elektrodenschicht PBE1, eine erste vorläufige Auswahlvorrichtungsschicht 144P und eine erste vorläufige obere Elektrodenschicht PTE1 können nacheinander folgend auf der ersten leitfähigen Schicht 110P geschichtet werden, wodurch eine erste Schichtstruktur CSP1 zum Bilden eines Crosspoint-Array gebildet wird.
  • In beispielhaften Ausführungsformen kann die erste leitfähige Schicht 110P ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. In einigen beispielhaften Ausführungsformen kann die erste leitfähige Schicht 110P W, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO, eine Legierung davon oder eine Kombination davon aufweisen. In einigen anderen beispielhaften Ausführungsformen kann die erste leitfähige Schicht 110P eine Metallschicht und eine leitfähige Sperrschicht aufweisen, welche wenigstens einen Abschnitt der Metallschicht bedeckt. Die leitfähige Sperrschicht kann beispielsweise Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder eine Kombination davon aufweisen, ist jedoch nicht auf die Beispiele beschränkt.
  • Die erste vorläufige Heizelektrodenschicht PHE1 kann ein Metall eines hohen Schmelzpunktes oder ein Nitrid davon aufweisen, wie beispielsweise TiN, TiSiN, TiAlN, TaSiN, TaAlN, TaN, WSi, WN, TiW, MoN, NbN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoAlN, TiAl, TiON, TiAlON, WON, TaON oder eine Kombination davon.
  • Die erste vorläufige Speicherschicht 142P kann gebildet werden unter Verwendung wenigstens eines ausgewählt aus der Gruppe, welche aus Tellur (Te), Selen (Se), Germanium (Ge), Antimon (Sb), Wismut (Bi), Blei (Pb), Zinn (Sn), Indium (In), Silber (Ag), Arsen (As), Schwefel (S), Phosphor (P) und einer Mischung davon besteht. Die erste vorläufige Speicherschicht 142P kann mit Störstellen dotiert sein, welche beispielsweise Stickstoff (N), Sauerstoff (O), Silizium (Si), Kohlenstoff (C), Bor (B), Dysprosium (Dy) oder eine Kombination davon enthalten.
  • Jede der ersten vorläufigen unteren Elektrodenschicht PBE1 und der ersten vorläufigen oberen Elektrodenschicht PTE1 kann ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. In einem Beispiel kann jede der ersten vorläufigen unteren Elektrodenschicht PBE1 und der ersten vorläufigen oberen Elektrodenschicht PTE1 eine TiN-Schicht aufweisen, erfinderische Konzepte sind jedoch nicht darauf beschränkt. Beispielsweise kann jede der ersten vorläufigen unteren Elektrodenschicht PBE1 und der ersten vorläufigen oberen Elektrodenschicht PTE1 eine leitfähige Schicht aufweisen, welche ein Metall oder ein leitfähiges Metallnitrid aufweist, und wenigstens eine leitfähige Sperrschicht, welche wenigstens einen Abschnitt der leitfähigen Sperrschicht bedeckt. Die leitfähige Sperrschicht kann ein Metalloxid, ein Metallnitrid oder eine Kombination davon aufweisen, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Die erste vorläufige Auswahlvorrichtungsschicht 144P kann gebildet werden unter Verwendung wenigstens eines ausgewählt aus der Gruppe, welche Tellur (Te), Selen (Se), Germanium (Ge), Arsen (As), Silizium (Si) und eine Mischung davon aufweist. Beispielsweise kann die erste vorläufige Auswahlvorrichtungsschicht 144P gebildet werden unter Verwendung von AsSe, AsSeGe, AsSeGeTe, und/oder AsGeTeSi.
  • Bezugnehmend auf 16B kann eine Opferschicht 412 auf der ersten Schichtstruktur CPS1 gebildet werden. In beispielhaften Ausführungsformen kann die Opferschicht 412 durch Verwendung einer Siliziumnitridschicht gebildet werden, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Danach kann eine erste Maskenstruktur 414 auf der Opferschicht 412 gebildet werden.
  • Die erste Maskenstruktur 414 kann eine Mehrzahl von Öffnungen 414H aufweisen, welche sich parallel oder im Wesentlichen parallel zueinander in einer ersten Richtung (es sei Bezug genommen auf die X-Richtung in 2) erstrecken können, und eine Mehrzahl von Leitungsstrukturen, welche sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung erstrecken können. Die erste Maskenstruktur 414 kann eine einzelne Schicht oder eine Multischichtstruktur aufweisen, welche eine Mehrzahl von geschichteten Schichten aufweist. Beispielsweise kann die erste Maskenstruktur 414 eine Fotolackstruktur, eine Siliziumoxidstruktur, eine Siliziumnitridstruktur, eine Siliziumoxinitridstruktur, eine Polysiliziumstruktur oder eine Kombination davon aufweisen, Materialen, welche in der ersten Maskenstruktur 414 enthalten sind, sind jedoch nicht darauf beschränkt, und die erste Maskenstruktur 414 kann verschiedene andere Materialien aufweisen.
  • Bezug nehmend auf die 16C können die Opferschicht 412, die erste Schichtstruktur CPS1 und die erste leitfähige Schicht 110P nacheinander folgend anisotrop geätzt werden durch ein Verwenden der ersten Maskenstruktur 414 als einer Ätzmaske, sodass die erste Schichtstruktur CPS1 in eine Mehrzahl von ersten Schichtleitungen CPL1 getrennt werden kann, und die erste leitfähige Schicht 110P in eine Mehrzahl von unteren Wortleitungen 110 getrennt werden kann.
  • Als ein Ergebnis können eine Mehrzahl von unteren Wortleitungen 110, eine Mehrzahl von ersten Schichtleitungen CPL1 und eine Mehrzahl von Opferleitungen 412L gebildet werden und sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung erstrecken (es sei Bezug genommen auf die X-Richtung in 2), und eine Mehrzahl von Spalten G1 kann zwischen der Mehrzahl von unteren Wortleitungen 110, zwischen der Mehrzahl von Opferleitungen 412L und zwischen der Mehrzahl von ersten Schichtleitungen CPL1 gebildet werden und sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung (oder X-Richtung) erstrecken.
  • Aufgrund der Bildung der Mehrzahl von ersten Spalten G1 können Abschnitte einer oberen Oberfläche des Substrats 102 wiederum innerhalb der Mehrzahl von ersten Spalten G1 freigelegt werden.
  • Bezugnehmend auf 16D können obere Oberflächen der Mehrzahl von Opferleitungen 412L durch ein Entfernen der ersten Maskenstruktur (es sei Bezug genommen auf 414 in 16C) freigelegt werden, und jeder der Mehrzahl von ersten Spalten G1 kann mit einer ersten Isolierschicht 160P gefüllt werden.
  • Die erste Isolierschicht 160P kann ein unterschiedliches Material von einem Material aufweisen, welches in der Mehrzahl von Opferleitungen 412L enthalten ist. Beispielsweise kann, wenn die Mehrzahl von Opferleitungen 412L eine Siliziumnitridschicht aufweist, die erste Isolierschicht 160P eine Siliziumoxidschicht sein. Die erste Isolierschicht 160P kann eine einzelne Isolierschicht oder eine Mehrzahl von Isolierschichten aufweisen, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Bezug nehmend auf 16E können Abschnitte der ersten Isolierschicht 160P auf der Mehrzahl von Opferleitungen 412L durch Verwenden einer Ätzselektivität zwischen der ersten Isolierschicht 160P und der Mehrzahl von Opferleitungen 412L entfernt werden, sodass eine Mehrzahl der ersten Isolierleitungen 160L in der Mehrzahl von ersten Spalten G1 verbleiben kann.
  • In einigen beispielhaften Ausführungsformen können die ersten Isolierleitungen 160L durch Verwenden eines chemischen mechanischen Polier(CMP = Chemical Mechanical Polishing = chemischen mechanischen Polier)-Vorgangs durch ein Verwenden der Mehrzahl von Opferleitungen 412L als einer Polierstoppschicht poliert werden, sodass die Mehrzahl von ersten Isolierleitungen 160L innerhalb der Mehrzahl von ersten Spalten G1 verbleiben kann.
  • Danach kann die Mehrzahl von Opferleitungen 412L entfernt werden, und eine erste vorläufige obere Elektrodenschicht PTE1 kann wiederum auf oberen Oberflächen der Mehrzahl von ersten Schichtleitungen CPL1 freigelegt werden.
  • Hierin kann die Mehrzahl von Opferleitungen 412L als eine Schutzschicht zum Unterdrücken und/oder Verhindern, dass eine Oberfläche der ersten vorläufigen oberen Elektrodenschicht PTE1 während des Vorgangs des Strukturierens der ersten Schichtstruktur CPS1, des Vorgangs des Bildens der ersten Isolierschicht 160P und des Vorgangs des Polierens der ersten Isolierleitungen 160L freigelegt wird, fungieren. Der Vorgang zum Bilden und Entfernen der Mehrzahl von Opferleitungen 412L kann selektiv durchgeführt werden.
  • Bezugnehmend auf 16F kann eine zweite leitfähige Schicht 120P auf der freiliegenden oberen Oberfläche der ersten vorläufigen oberen Elektrodenschicht PTE1 und freiliegenden obere Oberflächen der Mehrzahl von ersten Isolierleitungen 160L gebildet werden.
  • Die zweite leitfähige Schicht 120P kann ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. In einigen beispielhaften Ausführungsformen kann die zweite leitfähige Schicht 120P W, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO, eine Legierung davon oder eine Kombination davon aufweisen. In einigen anderen beispielhaften Ausführungsformen kann die zweite leitfähige Schicht 120P eine Metallschicht und eine leitfähige Sperrschicht aufweisen, welche wenigstens einen Abschnitt der Metallschicht bedeckt. Die leitfähige Sperrschicht kann beispielsweise Ti, TiN, Ta, TaN oder eine Kombination davon aufweisen, ist jedoch nicht auf die Beispiele beschränkt.
  • Danach können eine zweite vorläufige obere Elektrodenschicht PTE2, eine zweite vorläufige Auswahlvorrichtungsschicht 154P, eine zweite vorläufige untere Elektrodenschicht PBE2, eine zweite vorläufige Speicherschicht 152P und eine zweite vorläufige Heizelektrodenschicht PHE2 nacheinander folgend auf der zweiten leitfähigen Schicht 120P geschichtet werden, wodurch eine zweite Schichtstruktur CPS2 zum Bilden eines Cross-Point-Array gebildet wird.
  • Die zweite vorläufige obere Elektrodenschicht PTE2, die zweite vorläufige Auswahlvorrichtungsschicht 154P, die erste vorläufige untere Elektrodenschicht PBE2, die zweite vorläufige Speicherschicht 152P und die zweite vorläufige Heizelektrodenschicht PHE2 können in einer Art und Weise ähnlich oder im Wesentlichen ähnlich zu der ersten vorläufigen oberen Elektrodenschicht PTE1, der ersten vorläufigen Auswahlvorrichtungsschicht 144P, der ersten vorläufigen unteren Elektrodenschicht PBE1, der ersten vorläufigen Speicherschicht 142P und der ersten vorläufigen Heizelektrodenschicht PHE1 gebildet werden, wie obenstehend beschrieben ist.
  • Bezug nehmend auf 16G kann eine Opferschicht 432 auf der zweiten Schichtstruktur CPS2 gebildet werden. In beispielhaften Ausführungsformen kann die Opferschicht 432 durch ein Verwenden einer Siliziumnitridschicht gebildet werden, erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Danach kann eine zweite Maskenstruktur 434 auf der Opferschicht 432 gebildet werden.
  • Die zweite Maskenstruktur 434 kann eine Mehrzahl von Öffnungen 434H aufweisen, welche sich parallel oder im Wesentlichen parallel zueinander in einer zweiten Richtung (es sei Bezug genommen auf die Y-Richtung in 2) erstrecken können, und eine Mehrzahl von Leitungsstrukturen, welche sich parallel oder im Wesentlichen parallel zueinander in der zweiten Richtung erstrecken können.
  • Bezug nehmend auf 16H können die Opferschicht 432, die zweite Schichtstruktur CPS2, die zweite leitfähige Schicht 120P und die Mehrzahl von ersten Schichtleitungen CPL1 nacheinander folgend durch ein Verwenden der zweiten Maskenstruktur 434 als einer Ätzmaske anisotrop geätzt werden.
  • Als ein Ergebnis können eine Mehrzahl von Opferleitungen 432L, eine Mehrzahl von zweiten Schichtleitungen CP2, eine Mehrzahl von gemeinsamen Bitleitungen 120, eine Mehrzahl von ersten Schichtstrukturen CPP1 und eine Mehrzahl von zweiten Spalten G2 gebildet werden. Die Mehrzahl von Opferleitungen 432L kann sich parallel oder im Wesentlichen parallel zueinander in der zweiten Richtung (es sei Bezug genommen auf die Y-Richtung in 2) erstrecken. Die Mehrzahl von zweiten Schichtleitungen CPL2 und die Mehrzahl von gemeinsamen Bitleitungen 120 kann sich in der zweiten Richtung erstrecken. Die Mehrzahl von ersten Schichtstrukturen CPP1 kann getrennt voneinander in der ersten Richtung (es sei Bezug genommen auf die X-Richtung in 2) und der zweiten Richtung gebildet werden. Die Mehrzahl von zweiten Spalten G2 kann sich parallel oder im Wesentlichen parallel zueinander in der zweiten Richtung zwischen der Mehrzahl von zweiten Schichtleitungen CPL2 und der Mehrzahl von gemeinsamen Bitleitungen 120 erstrecken.
  • In beispielhaften Ausführungsformen kann der anisotrope Ätzvorgang durchgeführt werden, bis obere Oberflächen der Mehrzahl von unteren Wortleitungen 110 freiliegend sind. Obwohl nicht gezeigt, können Aussparungsabschnitte (nicht gezeigt) zu einer gegebenen (oder alternativ erwünschten oder vorbestimmten) Dicke in oberen Abschnitten der Mehrzahl von unteren Wortleitungen 110 aufgrund des anisotropen Ätzvorgangs gebildet werden.
  • In anderen beispielhaften Ausführungsformen kann der anisotrope Ätzvorgang durchgeführt werden, bis eine obere Oberfläche der ersten vorläufigen Heizelektrodenschicht (es sei Bezug genommen auf PHE1 in 16G) freiliegend ist. Danach können Abschnitte der ersten vorläufigen Heizelektrodenschicht PHE1, welche innerhalb der Mehrzahl von zweiten Spalten G2 freiliegend sind, durch ein Verwenden eines Ätzvorganges entfernt werden, welcher ein Ätzrezept inkorporiert, welches eine Ätzselektivität der ersten vorläufigen Heizelektrodenschicht PHE1 hinsichtlich der Mehrzahl von unteren Wortleitungen 110 hat, sodass obere Oberflächen der Mehrzahl von unteren Wortleitungen 110 freigelegt werden können.
  • Bezug nehmend auf 16l können obere Oberflächen der Mehrzahl von Opferleitungen 432L durch ein Entfernen der zweiten Maskenstruktur (es sei Bezug genommen auf 434 in 16H) freigelegt werden, und jeder der Mehrzahl von ersten Spalten G2 kann mit einer zweiten Isolierschicht 165P gefüllt werden.
  • Bezug nehmend auf 16J können Abschnitte der zweiten Isolierschicht 165P auf der Mehrzahl von Opferleitungen 432L durch ein Verwenden einer Ätzselektivität zwischen der zweiten Isolierschicht (es sei Bezug genommen auf 165P in 16I) und der Mehrzahl von Opferleitungen 432L entfernt werden, sodass eine Mehrzahl von zweiten Isolierleitungen 165L innerhalb der Mehrzahl von zweiten Spalten G2 verbleiben kann.
  • Nachfolgend kann die Mehrzahl von Opferleitungen 432L entfernt werden.
  • Bezug nehmend auf 16K kann eine dritte leitfähige Schicht 130P auf der Mehrzahl von zweiten Schichtleitungen CPL2 und der Mehrzahl von zweiten Isolierleitungen 165L gebildet werden.
  • In beispielhaften Ausführungsformen kann die dritte leitfähige Schicht 130P ein Metall, ein leitfähiges Metallnitrid, ein leitfähiges Metalloxid oder eine Kombination davon aufweisen. In einigen beispielhaften Ausführungsformen kann die dritte leitfähige Schicht 130P W, WN, Au, Ag, Cu, Al, TiAlN, Ir, Pt, Pd, Ru, Zr, Rh, Ni, Co, Cr, Sn, Zn, ITO, eine Legierung davon oder eine Kombination davon aufweisen. In einigen anderen beispielhaften Ausführungsformen kann die dritte leitfähige Schicht 130P eine Metallschicht und eine leitfähige Sperrschicht aufweisen, welche wenigstens einen Abschnitt der Metallschicht bedeckt. Die leitfähige Sperrschicht kann beispielsweise Ti, TiN, Ta, TaN oder eine Kombination davon aufweisen, ist jedoch nicht auf die Beispiele beschränkt.
  • Danach kann eine Opferschicht 452 auf der dritten leitfähigen Schicht 130P gebildet werden.
  • Danach kann eine dritte Maskenstruktur 454 auf der Opferschicht 452 gebildet werden. Die dritte Maskenstruktur 454 kann eine Mehrzahl von Öffnungen 454H aufweisen, welche sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung (X-Richtung) erstrecken können, und eine Mehrzahl von Leitungsstrukturen, welche sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung erstrecken können.
  • Bezug nehmend auf 16L können die Opferschicht 452 und die Mehrzahl von zweiten Schichtleitungen CPL2 nacheinander folgend anisotrop durch eine Verwendung der dritten Maskenstruktur 454 als einer Ätzmaske geätzt werden, sodass die dritte leitfähige Schicht 130P in eine Mehrzahl von oberen Wortleitungen 130 getrennt werden kann und jede der Mehrzahl von zweiten Schichtleitungen CPL2 in eine Mehrzahl von zweiten Schichtstrukturen CPP2 getrennt werden kann.
  • Als ein Ergebnis kann eine Mehrzahl von Opferleitungen 452L gebildet werden und sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung (es sei Bezug genommen auf die X-Richtung in 2) erstrecken, und eine Mehrzahl von zweiten Schichtstrukturen CPP2 kann getrennt voneinander in der ersten Richtung und der zweiten Richtung gebildet werden. Eine Mehrzahl von dritten Spalten G3 kann zwischen der Mehrzahl von Opferleitungen 452L und der Mehrzahl von zweiten Schichtstrukturen CPP2 gebildet werden und sich parallel oder im Wesentlichen parallel zueinander in der ersten Richtung erstrecken.
  • In beispielhaften Ausführungsformen kann der anisotrope Ätzvorgang durchgeführt werden, bis obere Oberflächen der Mehrzahl von gemeinsamen Bitleitungen 120 freiliegend sind. Obwohl nicht gezeigt, können Aussparungsabschnitte (nicht gezeigt) auf eine gegebene (oder alternativ erwünschte oder vorbestimmte) Dicke in oberen Abschnitten der Mehrzahl von gemeinsamen Bitleitungen 120 aufgrund des anisotropen Ätzvorgangs gebildet werden.
  • In anderen beispielhaften Ausführungsformen kann der anisotrope Ätzvorgang durchgeführt werden bis eine obere Oberfläche der zweiten vorläufigen oberen Elektrodenschicht PTE2 freiliegend ist. Danach können Abschnitte der zweiten vorläufigen oberen Elektrodenschicht PTE2, welche innerhalb der Mehrzahl von dritten Spalten G3 freiliegend sind, durch ein Verwenden eines Ätzvorgangs entfernt werden, welcher ein Ätzrezept inkorporiert, welches eine Ätzselektivität der zweiten vorläufigen oberen Elektrodenschicht PTE2 hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen 120 hat, sodass obere Oberflächen der Mehrzahl von gemeinsamen Bitleitungen 120 freigelegt werden können.
  • Bezug nehmend auf 16M können obere Oberflächen der Mehrzahl von Opferleitungen (es sei Bezug genommen auf 452L in 16L) freigelegt werden durch ein Entfernen der dritten Maskenstruktur (es sei Bezug genommen auf 454 in 16L).
  • Danach kann jeder der Mehrzahl von dritten Spalten G3 mit einer dritten isolierenden Schicht (nicht gezeigt) gefüllt werden, und Abschnitte der dritten Isolierschicht auf der Mehrzahl von Opferleitungen 452 können durch ein Verwenden einer Ätzselektivität zwischen der dritten Isolierschicht und der Mehrzahl von Opferleitungen 452L entfernt werden, sodass eine Mehrzahl von dritten Isolierleitungen 170 innerhalb der Mehrzahl von dritten Spalten G3 verbleiben kann.
  • Danach kann die Mehrzahl von Opferleitungen 452L entfernt werden.
  • Die oben beschriebenen Vorgänge können durchgeführt werden, wodurch die Herstellung der Speichervorrichtung 100 vollendet wird.
  • In einer oder mehreren beispielhaften Ausführungsformen eines Verfahrens zum Herstellen der Speichervorrichtung 100 können eine Strukturieroperation unter Verwendung der ersten Maskenstruktur 414, welche sich in der ersten Richtung erstreckt, eine Strukturieroperation unter Verwendung der zweiten Maskenstruktur 434, welche sich in der zweiten Richtung erstreckt, und eine Strukturieroperation unter Verwendung der dritten Maskenstruktur 454, welche sich in der ersten Richtung erstreckt, nacheinander folgend durchgeführt werden. Als ein Ergebnis können eine Mehrzahl von unteren Wortleitungen 110, eine Mehrzahl von gemeinsamen Bitleitungen 120, eine Mehrzahl von ersten Speicherzellsäulen 140, eine Mehrzahl von oberen Wortleitungen 130 und eine Mehrzahl von zweiten Speicherzellsäulen 150 gebildet werden. Die Mehrzahl von unteren Wortleitungen 110 kann sich in der ersten Richtung erstrecken, und die Mehrzahl von gemeinsamen Bitleitungen 120 kann sich in der zweiten Richtung erstrecken. Die Mehrzahl von ersten Speicherzellsäulen 140 kann jeweils an einer Mehrzahl von Schnittpunkten zwischen der Mehrzahl von unteren Wortleitungen 110 und der Mehrzahl von gemeinsamen Bitleitungen 120 platziert sein, und die Mehrzahl von oberen Wortleitungen 130 kann sich in der ersten Richtung erstrecken. Die Mehrzahl von zweiten Speicherzellsäulen 150 kann jeweils an einer Mehrzahl von Schnittstellen zwischen der Mehrzahl von gemeinsamen Bitleitungen 120 und der Mehrzahl von oberen Wortleitungen 130 platziert sein.
  • In einer oder mehreren beispielhaften Ausführungsformen eines Verfahrens zum Herstellen der Speichervorrichtung 100 können die Mehrzahl von ersten Speicherzellsäulen 140 und die Mehrzahl von zweiten Speicherzellsäulen 150 durch ein Verwenden von nur drei Fotolithografie-Strukturierungsoperationen gebildet werden. Demnach kann eine Verschlechterung und/oder ein Schaden an den Speicherschichten 142 und 152 und/oder den Auswahlvorrichtungsschichten 144 und 154 unterdrückt und/oder verhindert werden, wenn die Speicherschichten 142 und 152 und/oder die Auswahlvorrichtungsschichten 144 und 154 einer Ätzatmosphäre während eines Strukturiervorgangs ausgesetzt sind. Ebenso können Herstellungskosten der Speichervorrichtung 100 verringert werden.
  • In den Vorgängen, welche unter Bezugnahme auf die 16A und 16F beschrieben sind, kann, wenn Schichten, welche in den ersten und zweiten Schichtstrukturen CPS1 und CPS2 enthalten sind, in einer unterschiedlichen Reihenfolge von derjenigen, welche obenstehend beschrieben ist, gebildet werden, die Speichervorrichtung 100A, welche unter Bezugnahme auf 7 beschrieben ist, hergestellt werden.
  • Beispielsweise kann die erste Schichtstruktur CPS1 gebildet werden durch ein nacheinander folgendes Bilden einer ersten vorläufigen unteren Elektrodenschicht PBE1, einer ersten vorläufigen Auswahlvorrichtungsschicht 144P, einer ersten vorläufigen oberen Elektrodenschicht PTE1, einer ersten vorläufigen Speicherschicht 142P und einer ersten vorläufigen Heizelektrodenschicht PHE1. Eine zweite Schichtstruktur CPS2 kann gebildet werden durch ein nacheinander folgendes Bilden einer ersten vorläufigen Heizelektrodenschicht PHE2, einer zweiten vorläufigen Speicherschicht 152P, einer zweiten vorläufigen oberen Elektrodenschicht PTE2, einer ersten vorläufigen Auswahlvorrichtungsschicht 154P und einer ersten vorläufigen unteren Elektrodenschicht PBE1.
  • Ebenso kann in den Vorgängen, welche unter Bezugnahme auf 16A beschrieben sind, anders als oben beschrieben, eine geformte Schicht (mold layer) (nicht gezeigt), welche eine Leitungsform hat, auf der ersten leitfähigen Schicht 110P gebildet werden und sich in einer ersten Richtung (X-Richtung) erstrecken, und eine erste vorläufige Heizelektrodenschicht (nicht gezeigt) kann winkelgetreu auf eine gegebene (oder alternativ erwünschte oder vorbestimmte) Dicke an einer Seitenwand der geformten Schicht und der ersten leitfähigen Schicht 110P gebildet werden. Danach kann, wenn die erste vorläufige Heizelektrodenschicht anisotrop geätzt wird, nur ein Abschnitt der ersten vorläufigen Heizelektrodenschicht, welcher an der Seitenwand der geformten Schicht gebildet ist, verbleiben, sodass eine erste Heizelektrode HE1A, welche eine I-förmige vertikale Sektion hat, gebildet werden kann. Eine zweite Heizelektrode HE2A kann ebenso in einer Art und Weise ähnlich oder im Wesentlichen ähnlich zu der ersten Heizelektrode HE1A gebildet werden. Demnach kann die Speichervorrichtung 100B, welche unter Bezugnahme auf 8 beschrieben ist, hergestellt werden.
  • Ferner kann in den Vorgängen, welche unter Bezugnahme auf 16A beschrieben sind, anders als obenstehend beschrieben, eine geformte Schicht (nicht gezeigt), welche eine Leitungsform hat, auf der ersten leitfähigen Schicht 110P gebildet werden und sich in der ersten Richtung (X-Richtung) erstrecken, und eine erste vorläufige Heizelektrodenschicht (nicht gezeigt) kann winkelgetreu auf eine gegebene (oder alternativ erwünschte oder vorbestimmte) Dicke an einer Seitenwand der geformten Schicht und der ersten leitfähigen Schicht 110P gebildet werden. Danach können ein Vorgang des Bildens einer Abstandshalterschicht (nicht gezeigt) und ein anisotroper Ätzvorgang auf der ersten vorläufigen Heizelektrodenschicht durchgeführt werden, wodurch ein Abstandshalter SP1 gebildet wird. Wenn die erste vorläufige Heizelektrodenschicht anisotrop geätzt wird, können Abschnitte der ersten vorläufigen Heizelektrodenschicht, welche an der Seitenwand der geformten Schicht und der ersten leitfähigen Schicht 110P verbleiben, sodass eine erste Heizelektrode HE1A, welche eine L-förmige vertikale Sektion hat, gebildet werden kann. In diesem Fall kann die Speichervorrichtung 100C, welche unter Bezugnahme auf 9 beschrieben ist, hergestellt werden.
  • Zusätzlich kann in dem Vorgang, welcher unter Bezugnahme auf 16A beschrieben ist, anders als obenstehend beschrieben, eine geformte Schicht (nicht gezeigt), welche eine Leitungsform hat, auf der ersten leitfähigen Schicht 110P gebildet werden und sich in der ersten Richtung (X-Richtung) erstrecken, und beide Seitenwände der geformten Schicht können winkelgetreu mit einer Isolierschicht (nicht gezeigt) bedeckt werden. Wenn die Isolierschicht anisotrop geätzt wird, können zwei Isolierstrukturen IL3, welche geneigte Seitenwände haben, gebildet werden. Danach kann ein Raum, welcher zwischen den zwei Isolierstrukturen IL3 begrenzt ist, mit einer ersten vorläufigen Speicherschicht (nicht gezeigt) gefüllt werden, und ein oberer Abschnitt der ersten vorläufigen Speicherschicht kann poliert werden, um eine erste Speicherschicht 142A vom Damaszener-Typ zu bilden. In diesem Fall kann die Speichervorrichtung 100E, welche unter Bezugnahme auf 11 beschrieben ist, hergestellt werden.
  • Nachdem der Vorgang, welcher unter Bezugnahme auf 16M beschrieben ist, durchgeführt ist, kann eine Isolierschicht 180 auf der resultierenden Struktur gebildet werden, und die Vorgänge, welche unter Bezugnahme auf die 16A bis 16M beschrieben sind, können wiederum auf der Isolierschicht 180 durchgeführt werden, wodurch die Herstellung der Speichervorrichtung 200, welche unter Bezugnahme auf die 13 bis 15 beschrieben ist, vollendet wird.
  • Während erfinderische Konzepte insbesondere unter Bezugnahme auf beispielhafte Ausführungsformen davon gezeigt und beschrieben worden sind, wird verstanden werden, dass verschiedene Änderungen in der Form und den Details darin getätigt werden können, ohne von dem Gedanken und Umfang der folgenden Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2015-0149726 [0001]

Claims (20)

  1. Speichervorrichtung (10, 100, 100A–100F), die Folgendes aufweist: eine Mehrzahl von unteren Wortleitungen (WL11, WL12, 110) auf einem Substrat (102), wobei die Mehrzahl von unteren Wortleitungen (WL11, WL12, 110, 210) sich in einer ersten Richtung parallel zu einer oberen Oberfläche des Substrats (102) erstreckt; eine Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220) auf der Mehrzahl von unteren Wortleitungen (WL11, WL12, 110, 210), wobei die Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220) sich in einer zweiten Richtung parallel zu der oberen Oberfläche des Substrats (102) erstreckt, wobei die zweite Richtung von der ersten Richtung unterschiedlich ist; eine Mehrzahl von oberen Wortleitungen (WL21, WL22, 130, 230) auf der Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220), wobei die Mehrzahl von oberen Wortleitungen (WL21, WL22, 130, 230) sich in der ersten Richtung erstreckt; eine Mehrzahl von ersten Speicherzellstrukturen (MC1) an Schnittpunkten zwischen der Mehrzahl von unteren Wortleitungen (WL11, WL12, 110, 210) und der Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220), wobei jede der Mehrzahl von ersten Speicherzellstrukturen (MC1) eine erste Speicherschicht (ME, 142, 142A, 142B) und eine erste Auswahlvorrichtung (SW1) aufweist, wobei die erste Auswahlvorrichtung (SW1) Ovonic-Schwellenschalt(OTS)-Charakteristiken hat; und eine Mehrzahl von zweiten Speicherzellstrukturen (MC2) an Schnittpunkten zwischen der Mehrzahl von oberen Wortleitungen (WL21, WL22, 130, 230) und der Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220), wobei jede der Mehrzahl von zweiten Speicherzellstrukturen (MC2) eine zweite Speicherschicht (ME, 152, 152A, 152B) und eine zweite Auswahlvorrichtung (SW2) aufweist, wobei die zweite Auswahlvorrichtung (SW2) OTS-Charakteristiken hat, wobei die Mehrzahl von ersten Speicherzellstrukturen (MC1) Strukturen symmetrisch zu Strukturen der Mehrzahl von zweiten Speicherzellstrukturen (MC2) hinsichtlich der Mehrzahl von gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120, 220) in einer dritten Richtung hat, und die dritte Richtung rechtwinklig zu der ersten Richtung ist.
  2. Vorrichtung (10, 100, 100A–100F) nach Anspruch 1, wobei jede der Mehrzahl von ersten Speicherzellstrukturen (MC1) ferner eine erste Heizelektrode (HE1) aufweist; die erste Speicherschicht (ME, 142, 142A, 142B) zwischen der ersten Heizelektrode (HE1) und der ersten Auswahlvorrichtung (SW1) ist; jede der Mehrzahl von zweiten Speicherzellstrukturen (MC2) ferner eine zweite Heizelektrode (HE2) aufweist; und die zweite Speicherschicht (ME, 152, 152A, 152B) zwischen der zweiten Heizelektrode (HE2) und der zweiten Auswahlvorrichtung (SW2) ist.
  3. Vorrichtung (10, 100, 100A–100F) nach Anspruch 2, wobei die erste Heizelektrode (HE1) die erste Auswahlvorrichtung (SW1) nicht berührt; und die zweite Heizelektrode (HE2) die zweite Auswahlvorrichtung (SW2) nicht berührt.
  4. Speichervorrichtung (10, 100, 100A–100F), die Folgendes aufweist: eine Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110) auf einem Substrat (102), wobei die Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110) sich in einer ersten Richtung parallel zu einer oberen Oberfläche des Substrats (102) erstreckt; eine Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) auf der Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110), wobei die Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) sich in einer zweiten Richtung parallel zu der oberen Oberfläche des Substrats (102) erstreckt, wobei die zweite Richtung von der ersten Richtung unterschiedlich ist; eine Mehrzahl von ersten oberen Wortleitungen (WL21, WL22, 130) auf der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120), wobei die Mehrzahl von ersten oberen Wortleitungen (WL21, WL22, 130) sich in der ersten Richtung erstreckt; eine Mehrzahl von ersten Speicherzellstrukturen (MC1) an Schnittpunkten zwischen der Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110) und der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120), wobei jede der Mehrzahl von ersten Speicherzellstrukturen (MC1) eine erste Speicherschicht (ME, 142, 142A, 142B) und eine erste Auswahlvorrichtung (SW1) aufweist, wobei die erste Auswahlvorrichtung (SW1) Ovonic-Schwellenschalt(OTS)-Charakteristiken hat; und eine Mehrzahl von zweiten Speicherzellstrukturen (MC2) an Schnittpunkten zwischen der Mehrzahl von ersten oberen Wortleitungen (WL21, WL22, 130) und der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120), wobei jede der Mehrzahl von zweiten Speicherzellstrukturen (MC2) eine zweite Speicherschicht (ME, 152, 152A, 152B) und eine zweite Auswahlvorrichtung (SW2) aufweist, wobei die zweite Auswahlvorrichtung (SW2) OTS-Charakteristiken hat, wobei die Mehrzahl von ersten Speicherzellstrukturen (MC1) Strukturen symmetrisch zu Strukturen der Mehrzahl von zweiten Speicherzellstrukturen (MC2) hinsichtlich der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) in einer dritten Richtung hat, die dritte Richtung rechtwinklig zu der ersten Richtung ist, und eine erste Seitenwand einer ersten der Mehrzahl von ersten Speicherzellstrukturen (MC1) mit einer ersten Seitenwand einer ersten der Mehrzahl von zweiten Speicherzellstrukturen (MC2) ausgerichtet ist.
  5. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, wobei die erste Seitenwand der ersten der Mehrzahl von ersten Speicherzellstrukturen (MC1) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) ausgerichtet ist.
  6. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, wobei die erste Seitenwand der ersten der Mehrzahl von ersten Speicherzellstrukturen (MC1) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110) ausgerichtet ist.
  7. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, wobei eine erste Seitenwand einer ersten Auswahlvorrichtung (SW1) unter den ersten Auswahlvorrichtungen (SW1) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten unteren Wortleitungen (WL11, WL12, 110) ausgerichtet ist; und eine zweite Seitenwand der ersten Auswahlvorrichtung (SW1) unter den ersten Auswahlvorrichtungen (SW1) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) ausgerichtet ist.
  8. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, wobei eine erste Seitenwand einer zweiten Auswahlvorrichtung (SW2) unter den zweiten Auswahlvorrichtungen (SW2) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten oberen Wortleitungen (WL21, WL22, 130) ausgerichtet ist; und eine zweite Seitenwand der zweiten Auswahlvorrichtung (SW2) unter den zweiten Auswahlvorrichtungen (SW2) mit einer longitudinalen Seitenwand einer ersten der Mehrzahl von ersten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 120) ausgerichtet ist.
  9. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, wobei jede der Mehrzahl von ersten Speicherzellstrukturen (MC1) ferner eine erste Heizelektrode (HE1) aufweist; die erste Speicherschicht (ME, 142, 142A, 142B) zwischen der ersten Heizelektrode (HE1) und der ersten Auswahlvorrichtung (SW1) ist; jede der Mehrzahl von zweiten Speicherzellstrukturen (MC2) ferner eine zweite Heizelektrode (HE2) aufweist; und die zweite Speicherschicht (ME, 152, 152A, 152B) zwischen der zweiten Heizelektrode (HE2) und der zweiten Auswahlvorrichtung (SW2) ist.
  10. Vorrichtung (10, 100, 100A–100F) nach Anspruch 4, ferner aufweisend: eine Mehrzahl von zweiten unteren Wortleitungen (WL11, WL12, 210) auf der Mehrzahl von ersten oberen Wortleitungen (WL21, WL22, 130), wobei sich die Mehrzahl von zweiten unteren Wortleitungen (WL11, WL12, 210) in der ersten Richtung erstreckt; eine Mehrzahl von zweiten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 220) auf der Mehrzahl von zweiten unteren Wortleitungen (WL11, WL12, 210), wobei sich die Mehrzahl von zweiten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 220) in der zweiten Richtung erstreckt; eine Mehrzahl von zweiten oberen Wortleitungen (WL21, WL22, 230) auf der Mehrzahl von zweiten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 220), wobei sich die Mehrzahl von zweiten oberen Wortleitungen (WL21, WL22, 230) in der ersten Richtung erstreckt; eine Mehrzahl von dritten Speicherzellstrukturen (MC3) an Schnittpunkten zwischen der Mehrzahl von zweiten unteren Wortleitungen (WL11, WL12, 210) und der Mehrzahl von zweiten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 220), wobei jede der Mehrzahl von dritten Speicherzellstrukturen (MC3) eine dritte Speicherschicht und eine dritte Auswahlvorrichtung (SW3) hat, wobei die dritte Auswahlvorrichtung (SW3) OTS-Charakteristiken hat; und eine Mehrzahl von vierten Speicherzellstrukturen (MC4) an Schnittpunkten zwischen der Mehrzahl von zweiten oberen Wortleitungen (WL21, WL22, 230) und der Mehrzahl von zweiten gemeinsamen Bitleitungen (BL1, BL2, BL3, BL4, 220), wobei jede der Mehrzahl von vierten Speicherzellstrukturen (MC4) eine vierte Speicherschicht und eine vierte Auswahlvorrichtung (SW4) aufweist, wobei die vierte Auswahlvorrichtung (SW4) OTS-Charakteristiken hat.
  11. Halbleitervorrichtung, die Folgendes aufweist: eine erste Speicherzelle (MC1), welche eine erste Schichtstruktur hat, welche eine erste Speicherschicht (ME, 142, 142A, 142B) zwischen einer ersten Heizelektrode (HE1) und einer ersten Ovonic-Schwellenschaltvorrichtung aufweist; eine Bitleitung auf der ersten Speicherzelle (MC1); und eine zweite Speicherzelle (MC2) auf der Bitleitung, wobei die zweite Speicherzelle (MC2) eine zweite Schichtstruktur hat, welche eine zweite Speicherschicht (ME, 152, 152A, 152B) zwischen einer zweiten Ovonic-Schwellenschaltvorrichtung und einer zweiten Heizelektrode (HE2) aufweist, wobei die erste und die zweite Schichtstruktur symmetrisch hinsichtlich der Bitleitung sind.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die erste Schichtstruktur eine vertikale Schichtstruktur ist; die erste Speicherschicht (ME, 142, 142A, 142B) auf der ersten Heizelektrode (HE1) ist; und die erste Ovonic-Schwellenschaltvorrichtung auf der ersten Speicherschicht (ME, 142, 142A, 142B) ist und die Bitleitung berührt.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die zweite Schichtstruktur eine vertikale Schichtstruktur ist; die zweite Ovonic-Schwellenschaltvorrichtung die Bitleitung berührt; die zweite Speicherschicht (ME, 152, 152A, 152B) auf der zweiten Ovonic-Schwellenschaltvorrichtung ist; und die zweite Heizelektrode (HE2) auf der zweiten Speicherschicht (ME, 152, 152A, 152B) ist.
  14. Halbleitervorrichtung nach Anspruch 11, wobei die erste Schichtstruktur eine vertikale Schichtstruktur ist, die erste Speicherschicht (ME, 142, 142A, 142B) auf der ersten Ovonic-Schwellenschaltvorrichtung ist; und die erste Heizelektrode (HE1) auf der ersten Speicherschicht (ME, 142, 142A, 142B) ist und die Bitleitung berührt.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die zweite Schichtstruktur eine vertikale Schichtstruktur ist; die zweite Heizelektrode (HE2) die Bitleitung berührt; die zweite Speicherschicht (ME, 152, 152A, 152B) auf der zweiten Heizelektrode (HE2) ist; und die zweite Ovonic-Schwellenschaltvorrichtung auf der zweiten Speicherschicht (ME, 152, 152A, 142B) ist.
  16. Halbleitervorrichtung nach Anspruch 11, ferner aufweisend: eine erste Wortleitung (110, 210), welche mit der ersten Heizelektrode (HE1) verbunden ist; und eine zweite Wortleitung (130, 230), welche mit der zweiten Heizelektrode (HE2) verbunden ist.
  17. Halbleitervorrichtung nach Anspruch 11, wobei die erste Speicherschicht (ME, 142, 142A, 142B) eine erste Phasenübergangsmaterialschicht ist; und die erste Heizelektrode (HE1) konfiguriert ist, um die erste Phasenübergangsmaterialschicht zu erwärmen, um die Phase der ersten Phasenübergangsmaterialschicht zu ändern.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die zweite Speicherschicht (ME, 152, 152A, 152B) eine zweite Phasenübergangsmaterialschicht ist; und die zweite Heizelektrode (HE2) konfiguriert ist, um die zweite Phasenübergangsmaterialschicht zu erwärmen, um die Phase der zweiten Phasenübergangsmaterialschicht zu ändern.
  19. Halbleitervorrichtung nach Anspruch 11, wobei die erste Speicherschicht (ME, 142, 142A, 142B) die erste Heizelektrode (HE1) von der ersten Ovonic-Schwellenschaltvorrichtung trennt, derart, dass die erste Heizelektrode (HE1) die erste Ovonic-Schwellenschaltvorrichtung nicht berührt.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die zweite Speicherschicht (ME, 152, 152A, 152B) die zweite Heizelektrode (HE2) von der zweiten Ovonic-Schwellenschaltvorrichtung trennt derart, dass die zweite Heizelektrode (HE2) die zweite Ovonic-Schwellenschaltvorrichtung nicht berührt.
DE102016114156.9A 2015-10-27 2016-08-01 Speichervorrichtung und Verfahren zum Herstellen derselben Pending DE102016114156A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150149726A KR102395193B1 (ko) 2015-10-27 2015-10-27 메모리 소자 및 그 제조 방법
KR10-2015-0149726 2015-10-27

Publications (1)

Publication Number Publication Date
DE102016114156A1 true DE102016114156A1 (de) 2017-04-27

Family

ID=58490273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114156.9A Pending DE102016114156A1 (de) 2015-10-27 2016-08-01 Speichervorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US10522595B2 (de)
JP (1) JP6860325B2 (de)
KR (1) KR102395193B1 (de)
CN (1) CN107017276B (de)
DE (1) DE102016114156A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106929A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. PCRAM-Struktur mit Auswahlvorrichtung

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10305032B2 (en) 2016-11-30 2019-05-28 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
KR102345540B1 (ko) * 2017-07-03 2021-12-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
KR102307058B1 (ko) * 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자
KR102293120B1 (ko) * 2017-07-21 2021-08-26 삼성전자주식회사 반도체 소자
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US10573362B2 (en) 2017-08-29 2020-02-25 Micron Technology, Inc. Decode circuitry coupled to a memory array
KR102593112B1 (ko) * 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
GB201717566D0 (en) * 2017-10-25 2017-12-06 Bodle Tech Ltd Display apparatus
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102512794B1 (ko) * 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
KR102465179B1 (ko) * 2018-01-18 2022-11-08 에스케이하이닉스 주식회사 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
JP2019169219A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
KR102546686B1 (ko) * 2018-07-17 2023-06-23 삼성전자주식회사 가변 저항 메모리 장치
KR20200028549A (ko) * 2018-09-06 2020-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조방법
CN116017987A (zh) * 2018-09-30 2023-04-25 华润微电子控股有限公司 三维铁电电容式非易失性存储器器件及其制造方法
KR102617145B1 (ko) * 2018-10-02 2023-12-27 삼성전자주식회사 가변 저항 메모리 장치
KR102499041B1 (ko) * 2019-01-10 2023-02-14 삼성전자주식회사 반도체 소자 형성 방법
TWI771597B (zh) * 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
JP2020145364A (ja) 2019-03-08 2020-09-10 キオクシア株式会社 記憶装置
KR20200119474A (ko) 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 적층된 메모리 셀들을 포함하는 저항 변화 메모리 장치
CN110635033A (zh) * 2019-10-11 2019-12-31 东华大学 一种B-Sb-Te相变材料、相变存储单元及其制备方法
JP7345567B2 (ja) 2019-10-14 2023-09-15 長江存儲科技有限責任公司 ３次元相変化メモリデバイス
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
FR3104813A1 (fr) * 2019-12-16 2021-06-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule elementaire comportant une memoire resistive et un dispositif destine a former un selecteur, matrice de cellules, procedes de fabrication et d’initialisation associes
US11271036B2 (en) 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
CN112635667B (zh) * 2020-12-30 2022-11-25 上海集成电路装备材料产业创新中心有限公司 一种相变存储器单元及其制备方法
KR20220099230A (ko) * 2021-01-06 2022-07-13 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
FR3119270B1 (fr) * 2021-01-27 2024-01-05 St Microelectronics Srl Cellule de commutation
CN112951992B (zh) * 2021-02-22 2022-01-18 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445398B2 (ja) 2003-04-03 2010-04-07 株式会社東芝 相変化メモリ装置
EP1677357A1 (de) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phasenübergangsspeichereinrichtung mit einer Haftschicht und Herstellungsverfahren dafür
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
US7838864B2 (en) 2006-08-08 2010-11-23 Ovonyx, Inc. Chalcogenide switch with laser recrystallized diode isolation device and use thereof in three dimensional memory arrays
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
US8198618B2 (en) * 2007-12-10 2012-06-12 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
US20090196091A1 (en) 2008-01-31 2009-08-06 Kau Derchang Self-aligned phase change memory
US8343813B2 (en) 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
CN101820048A (zh) * 2009-02-18 2010-09-01 财团法人工业技术研究院 相变化存储装置及其制造方法
JP2010219282A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 不揮発性記憶装置および不揮発性記憶装置の製造方法
JP5716012B2 (ja) * 2009-04-10 2015-05-13 インターモレキュラー，インコーポレーテッド スイッチング特性を改善した抵抗スイッチングメモリ素子
JP2011014796A (ja) * 2009-07-03 2011-01-20 Toshiba Corp 不揮発性記憶装置
US8462537B2 (en) * 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
US9287498B2 (en) 2011-09-14 2016-03-15 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
US20130148404A1 (en) * 2011-12-08 2013-06-13 Abhijit Bandyopadhyay Antifuse-based memory cells having multiple memory states and methods of forming the same
JP2013201276A (ja) 2012-03-23 2013-10-03 Toshiba Corp 抵抗変化素子及び不揮発性記憶装置
KR101447813B1 (ko) 2012-04-17 2014-10-16 한양대학교 산학협력단 멀티-레벨 상변화 메모리 소자
JP5783961B2 (ja) 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
US8735861B2 (en) 2012-08-31 2014-05-27 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing same
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US10074693B2 (en) * 2015-03-03 2018-09-11 Micron Technology, Inc Connections for memory electrode lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106929A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. PCRAM-Struktur mit Auswahlvorrichtung
US11152569B2 (en) 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM structure with selector device

Also Published As

Publication number Publication date
CN107017276B (zh) 2022-04-19
US10522595B2 (en) 2019-12-31
KR20170048968A (ko) 2017-05-10
CN107017276A (zh) 2017-08-04
US20170117328A1 (en) 2017-04-27
JP2017085103A (ja) 2017-05-18
KR102395193B1 (ko) 2022-05-06
JP6860325B2 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
DE102016114156A1 (de) Speichervorrichtung und Verfahren zum Herstellen derselben
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102008033353A1 (de) Integrierte Schaltung, die ein unter Druck eingefülltes, seine Resistivität änderndes Material aufweist
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE102008006302A1 (de) Resistiver Speicher mit vergrabenen Wortleitungen
DE102006041849A1 (de) Elektrisch wiederbeschreibbares nicht-flüchtiges Speicherelement und Verfahren zu dessen Herstellung
DE102008045963A1 (de) Mehrpegelspeicher und Verfahren zum Betreiben derselben
DE102008018741A1 (de) Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst
DE102018111391B4 (de) Halbleitervorrichtungen
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102008027728A1 (de) Integrierte Schaltung mit über Abstandshalter definierter Elektrode
DE102008028801A1 (de) Integrierte Schaltung mit vertikaler Diode
DE102007019825B4 (de) Integrierte Schaltung
DE102008026711B4 (de) Integrierte Schaltung mit Kontakt, der Halbleitermaterial zwischen Seitenwänden eingeschlossen aufweist, sowie System integrierte Schaltungen aufweisend und Verfahren zur Herstellung derselben
DE112019001395T5 (de) Kreuzungspunktvorrichtung und speichergerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000