JP2013201276A - 抵抗変化素子及び不揮発性記憶装置 - Google Patents

Abstract

【課題】製造を容易化した抵抗変化素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、第１導電層と、第２導電層と、記憶層と、を備えた抵抗変化素子が提供される。記憶層は、第１導電層と第２導電層との間に設けられる。記憶層は、第１導電層と第２導電層とを介して供給される電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態と、第１状態よりも抵抗が高い第２状態との間で可逆的に遷移する。記憶層は、酸化ニオブを含む。第１導電層から第２導電層に向かう方向に、前記記憶層の（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向している。
【選択図】図１

Description

本発明の実施形態は、抵抗変化素子及び不揮発性記憶装置に関する。

低抵抗状態と高抵抗状態とを有する抵抗変化素子を用いた不揮発性記憶装置がある。抵抗変化素子及び不揮発性記憶装置の製造においては、フォーミング処理を行うことで使用状態にする。

特許第３９８９５０６号公報

本発明の実施形態は、製造を容易化した抵抗変化素子及び不揮発性記憶装置を提供する。

本発明の実施形態によれば、第１導電層と、第２導電層と、記憶層と、を備えた抵抗変化素子が提供される。前記記憶層は、前記第１導電層と前記第２導電層との間に設けられる。前記記憶層は、前記第１導電層と前記第２導電層とを介して供給される電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態と、前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移する。前記記憶層は、酸化ニオブを含む。前記第１導電層から前記第２導電層に向かう方向に、前記記憶層の（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向している。

第１の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。 第１の実施形態に係る抵抗変化素子の特性を例示する表である。 第１の実施形態に係る抵抗変化素子の特性を例示するグラフ図である。 第１の実施形態に係る抵抗変化素子の特性を例示するグラフ図である。 図５（ａ）〜図５（ｆ）は、抵抗変化素子の構成を例示する模式図である。 第１の実施形態に係る抵抗変化素子の構成を例示する模式図である。 第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。 第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 第２の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る抵抗変化素子１１０は、第１導電層１０と、第２導電層２０と、記憶層１５と、を含む。記憶層１５は、第１導電層１０と第２導電層２０との間に設けられる。

記憶層１５には、第１導電層１０と第２導電層２０とを介して電圧及び電流が供給される。記憶層１５は、供給された電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態（低抵抗状態）と、第１状態よりも抵抗が高い第２状態（高抵抗状態）と、の間を可逆的に遷移する。

第１導電層１０及び第２導電層２０には、例えば、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、ＲｕＮ、Ｉｒ、Ｃｏ、Ｎｉ、Ｔｉ、ＴｉＮ、ＴａＮ、Ｗ及びＡｌの少なくともいずれかが用いられる。第１導電層１０及び第２導電層２０の形成には、例えば、スパッタリングが用いられる。

記憶層１５には、酸化ニオブが用いられる。すなわち、記憶層１５として、例えば、ＮｂＯ_ｘ（０＜ｘ≦２．５）が用いられる。記憶層１５の形成には、例えば、ＰＶＤ成膜法（Physical Vapor Deposition：物理的気相成膜法）が用いられる。ＰＶＤ成膜法は、例えば、ＮｂターゲットとＯ_２ガスとを用いた反応性スパッタによる成膜方法、及び、Ｎｂ_２Ｏ_５ターゲットとＮｂターゲットとを用いたコスパッタ（cosputter）による成膜方法を含む。

例えば、記憶層１５が高抵抗状態にあるときに、第１導電相違１０と第２導電層２０との間に電圧を印加する。これにより、記憶層１５が、高抵抗状態から低抵抗状態へと変化する。この動作を、セット動作という。セット動作は、例えば、書き込み動作である。

低抵抗状態を高抵抗状態に戻す動作において、例えば、第１導電層１０と第２導電層２０との間にセット動作とは極性が逆の電圧を印加する。これにより、記憶層１５が低抵抗状態から高抵抗状態へと変化する。この動作を、リセット動作という。リセット動作は、例えば、消去動作である。

書き込んだ情報の読み出しは、例えば、電圧パルスを記憶層１５に印加し、記憶層１５の抵抗値を検出することにより行う。この時、電圧パルスの大きさは、記憶層１５の抵抗が変化しない程度の微小な値とされる。

一般に、抵抗変化素子１１０を形成した直後は、抵抗変化素子１１０の抵抗は高い。このため、記憶層１５の抵抗を低くし、スイッチング動作の可能な状態へと変化させるフォーミング処理を行う。フォーミング処理は、記憶層に電圧を印加することで行われる。フォーミング処理に用いる電圧パルスの振幅は、スイッチング動作に用いる電圧パルスの振幅よりも大きい。また、フォーミング処理に用いる電圧パルスのパルス幅は、スイッチング動作に用いる電圧パルスのパルス幅よりも長い。さらに、フォーミング処理では、電圧パルスを複数回印加することもある。このため、フォーミング処理は、抵抗変化素子１１０の製造を複雑にする。本実施形態は、例えば、フォーミング処理を不要とする抵抗変化素子を提供する。これにより、抵抗変化素子１１０の製造を容易化できる。

以下、抵抗変化素子１１０に関する実験結果について説明する。
この実験では、基板の上に、第１導電層１０、記憶層１５及び第２導電層２０を、この順に積層して、各種の試料を作製した。
基板には、シリコン基板を用いた。第１導電層１０及び第２導電層２０には、ルテニウムを用いた。第１導電層１０及び第２導電層２０の大きさは、２０ｍｍ×２０ｍｍ程度であり、第１導電層１０及び第２導電層２０の厚さは、約１００ｎｍとした。第１導電層１０及び第２導電層２０の形成には、スパッタリングを用いた。

記憶層１５として、各種の条件のＰＶＤ成膜法により形成したＮｂＯ_ｘを用い試料を作製した。

試料の作製において、成膜パワーは、５０Ｗ以上２０００Ｗ以下であり、基板温度は、室温以上５００℃以下であり、圧力は、０．０５Ｐａ以上２Ｐａ以下であり、酸素分圧は、０％以上９０％以下である。膜厚は、１ｎｍ以上３０ｎｍ以下である。成膜パワーは、例えば、ターゲットに印加する電圧と、ターゲットを流れる電流と、の積で与えられる量である。

以下では、第１試料ＳＰ０１〜第１２試料ＳＰ１２について説明する。これらの試料においては、酸素分圧を変化させることにより、記憶層１５のＮｂＯ_ｘにおける酸素の組成比ｘを変化させた。これらの試料における酸素の組成比ｘをＩＣＰ質量分析装置（ＩＣＰ−ＭＳ）により分析した。

図２は、第１の実施形態に係る抵抗変化素子の特性を例示する表である。
図２に表したように、第１試料ＳＰ０１〜第３試料ＳＰ３においては、酸素の組成比ｘは２．５であり、第４試料ＳＰ０４〜第８試料ＳＰ０８においては、組成比ｘは２．４である。第９試料ＳＰ０９及び第１０試料ＳＰ１０においては、組成比ｘは１．８である。第１１試料ＳＰ１１においては、組成比ｘは１．２であり、第１２試料ＳＰ１２においては、組成比ｘは０．８である。

これらの試料に関して、薄膜Ｘ線回折法（ＸＲＤ：X-ray Diffraction）により、記憶層１５のＮｂＯ_ｘが、結晶であるか否かを評価した。また、結晶である場合には、最大の強度を有する結晶面の方向を求めた。

図３は、第１の実施形態に係る抵抗変化素子の特性を例示するグラフ図である。
図３は、ＸＲＤによるＮｂＯ_ｘの分析結果の例を表しており、横軸は、ＸＲＤ分析の際の角度２θであり、縦軸は、ＸＲＤのピーク強度（カウント／秒）である。ＸＲＤによるピークが観察された試料は、記憶層１５が結晶である、または、結晶性が高い、と判定し、ピークが観察されない試料は、記憶層１５が結晶でない、または、結晶性が低い、と判定した。

図２においては、記憶層１５が結晶である、または、結晶性が低い場合は、結晶性ＣＴＹに関して「ＣＲ」と表示している。記憶層１５が結晶でない、または、結晶性が低い場合、「ＮＣ」と表記している。記憶層１５が結晶である、または、結晶性が高い場合は、さらに、観察されたピークの回折角２θを基に、最大の強度を有する結晶面の方向を評価した。図２には、記憶層１５の酸化ニオブの結晶面ＣＰの方向の評価結果を示している。以下、結晶面の方向について説明する。

図３の例では、角度２θが約３６．７°においてピークがあり、このピークは、（０１０）面に対応する。また、角度２θが約５５．５°においてピークがあり、このピークは、（１１０）面に対応する。なお、図３において、角度２θが約３３°におけるピークは、基板として用いたシリコンに対応する。

ＸＲＤにおいて、記憶層１５（酸化ニオブ）に関するＸ線回折ピークのなかで、最大のピークを示す面を求めた。すなわち、この評価においては、基板として用いたシリコンのピーク（２θが約３３°）を除く。そして、酸化ニオブに関して、（０１０）面に対応するピーク（２θが約３６．７°）と、（１１０）面に対応するピーク（２θが約５５．５°）と、が観察される。これらの２つのピークのうちで、（０１０）面に対応するピークの方が、（１１０）面に対応するピークよりも高い。この場合には、この試料は、（０１０）面の結晶面であるとする。

このように、記憶層１５に関するＸ線回折ピークのうちで、ピークの強度が最大である方向を記憶層１５の結晶面の方向とする。

なお、ＸＲＤにおいてピークが得られる角度２θは、測定時の誤差を含む。例えば、測定される角度２θは、±０．５°の誤差を含む。例えば、Ｎｂ_２Ｏ_５において、ＸＲＤ測定の角度２θが、３６．２°以上３７．２°以下の範囲に含まれるときに、（０１０）面であるとすることができる。

図２に表したように、第１試料ＳＰ０１、第２試料ＳＰ２及び第６試料ＳＰ６においては、結晶面ＣＰは（０１０）面である。第３試料ＳＰ３においては、結晶面ＣＰは（１００）面である。第４試料ＳＰ４及び第５試料ＳＰ０５においては、結晶面ＣＰは（１１０）面である。第７試料ＳＰ０７においては、結晶面ＣＰは（００１）面である。第８試料ＳＰ０８においては、結晶面ＣＰは（１１１）である。

さらに、上記の試料に関して、Ｘ線光電子分光（ＸＰＳ：X-ray Photoelectron Spectroscopy）により、３ｄ_５／２軌道における結合エネルギーＢＥの強度分布を分析した。結合エネルギーＢＥは、例えば、原子核と電子とを分離させるのに必要とするポテンシャルエネルギーである。この例では、例えば、Ｎｂの原子核と、３ｄ_５／２軌道の電子と、を分離させるのに必要なエネルギーである。

図４は、第１の実施形態に係る抵抗変化素子の特性を例示するグラフ図である。
図４は、試料のＸＰＳの分析結果の一例を示す。図４の横軸は、ＸＰＳにおける結合エネルギーＢＥ（ｅＶ：エレクトロンボルト）であり、縦軸は、強度Ｉ（任意目盛）である。
Ｎｂの３ｄ_５／２軌道における強度のピークは、およそ２０２．１ｅＶに現れる。また、Ｎｂ_２Ｏ_５に含まれるＮｂの３ｄ_５／２軌道における強度のピークは、およそ２０７．５ｅＶに現れる。ＮｂＯ_ｘ（０＜ｘ≦２．５）に含まれるＮｂの３ｄ_５／２軌道における強度のピークは、２０２．１ｅＶ以上２０７．５ｅＶ以下の範囲に現れる。

第１試料ＳＰ０１〜第１２試料ＳＰ１２の評価において、上記の範囲の中間である２０５ｅＶの強度βに着目する。そして、評価パラメータとして、Ｎｂ_２Ｏ_５に含まれるＮｂの２０７．５ｅＶにおける強度（第１強度）αに対する、ＮｂＯ_ｘに含まれるＮｂの２０５ｅＶにおける強度（第２強度）βの割合γ（γ＝β／α）を求めた。

さらに、第１試料ＳＰ０１〜第１２試料ＳＰ１２において、電気的特性を評価した。この評価においては、記憶層１５の作製直後の初期の抵抗値を測定した後、電圧パルス（リセット動作またはセット動作に対応する電圧パルス）を印加し、この後、記憶層１５の抵抗値を測定した。電圧パルスを印加した後の記憶層１５の抵抗値が、初期の抵抗値よりも高い場合、記憶層１５が、「低抵抗初期状態」であると判定した。電圧パルスを印加した後の抵抗値が、初期の抵抗値以下のとき、記憶層１５が、「高抵抗状初期態」であると判定した。

記憶層１５が、「高抵抗初期状態」を示す場合には、使用状態にするために、前述のように、フォーミング処理を行う。一方、記憶層１５が、「低抵抗初期状態」を示す場合には、フォーミング処理を省略し、リセット動作から使用を始めることができる。記憶層１５が、「低抵抗初期状態」を示す場合には、抵抗変化素子１１０の製造を容易化できる。

図２においては、この電気的評価の「判定Ｅｖ」に関して、「低抵抗初期状態ＬＲ」と、「高抵抗初期状態ＨＲ」と、で表している。

図２に表したように、第１試料ＳＰ０１〜第８試料ＳＰ０８は、結晶である。一方、第９試料ＳＰ０９〜第１２試料ＳＰ１２は、結晶ではない。第１試料ＳＰ０１〜第８試料ＳＰ０８において、酸素の組成比ｘは、２．４以上２．５以下であり、第９試料ＳＰ０９〜第１２試料ＳＰ１２においては、組成比ｘは、０．８以上１．８以下である。ＮｂＯ_ｘにおいて、酸素の組成比ｘは、１．８を超え、２．５以下であることが好ましい。実施形態において、記憶層１５は、ＮｂＯ_ｘ（１．８＜ｘ≦２．５）を含む。さらに、組成比ｘは、２．４以上２．５以下であることがさらに好ましい。記憶層１５中の酸化ニオブにおける酸素の組成比ｘは、例えば、ＩＣＰ質量分析装置（ＩＣＰ−ＭＳ）またはオージェ電子分光法（ＡＥＳ）またはエネルギー分散型Ｘ線分析装置（ＥＤＸ）などにより分析できる。

図２に表したように、結晶性を示した第１試料ＳＰ０１〜第８試料ＳＰ０８のうちで、低抵抗初期状態ＬＲであるのは、第１試料ＳＰ０１〜第６試料ＳＰ０６である。一方、第７試料ＳＰ０７及び第８試料ＳＰ０８においては、高抵抗初期状態ＨＲである。第１試料ＳＰ０１〜第６試料ＳＰ０６において、最大の強度を有すると判定された結晶面ＣＰは、ミラー指数（１００）、（０１０）または（１１０）で表される３つの結晶面ＣＰであった。一方、第７試料ＳＰ０７〜第８試料ＳＰ０８において、最大の強度を有すると判定された結晶面ＣＰは、ミラー指数（００１）または（１１１）で表される結晶面ＣＰであった。

このように、第１導電層１０から第２導電層２０に向かう方向に、記憶層１５の（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向しているときに、低抵抗初期状態ＬＲが得られる。これにより、製造を容易化した抵抗変化素子及び不揮発性記憶装置が提供できる。

本願明細書において、第１導電層１０から第２導電層２０に向かう方向に、記憶層１５の（１００）面が配向しているとは、記憶層１５の膜面に対して平行な方向から角度θの方向（入射角θ）から記憶層１５にＸ線を入射させてθ−２θスキャンをしてＸ線回折法により測定したときに、１００反射の回折線のピーク強度が、他の面指数の反射の回折線のピーク強度よりも大きいことを意味する。（０１０）面及び（１１０）面についても、同様である。すなわち、上述の方法により測定したときに、０１０反射の回折線のピーク強度が、他の面指数の回折線のピーク強度よりも大きいとき、（０１０）面が配向している。また、上述の方法により測定したときに、１１０反射の回折線のピーク強度が他の面指数の回折線のピーク強度よりも大きいとき、（１１０）面が配向している。

換言すると、第１導電層１０から第２導電層２０に向かう方向に記憶層１５の（１００）面が配向しているとき、記憶層１５についてのＸ線回折法（ディフラクトメータ）による１００反射の強度が、他の面指数の反射の強度よりも高い。同様に、第１導電層１０から第２導電層２０に向かう方向に記憶層１５の（０１０）面が配向しているとき、記憶層１５についてのＸ線回折法による０１０反射の強度が、他の面指数の反射の強度よりも高い。そして、第１導電層１０から第２導電層２０に向かう方向に記憶層１５の（１１０）面が配向しているとき、記憶層１５についてのＸ線回折法による１１０反射の強度が、他の面指数の反射の強度よりも高い。
すなわち、記憶層１５に関するＸ線回折の反射の強度のうちで、１００反射、０１０反射及び１１０反射のいずれかの強度が最大であるときに、低抵抗初期状態ＬＲが得られる。

図５（ａ）〜図５（ｆ）は、抵抗変化素子の構成を例示する模式図である。
これらの図は、記憶層１５における結晶面ＣＦと、第１導電層１０の主面と、の関係を例示している。第１導電層１０の主面の法線（第１導電層１０から第２導電層２０に向かう方向に平行）は、記憶層１５のｂ軸に対して実質的に平行に設定されている。これらの図では、簡単のために、結晶構造を立方体でモデル的に示している。

図５（ａ）〜図５（ｆ）は、結晶面ＣＰ（１００）、結晶面ＣＰ（０１０）、結晶面ＣＰ（１１０）、結晶面ＣＰ（００１）、結晶面ＣＰ（１１１）、及び、結晶面ＣＰ（０１１）をそれぞれ示している。

図５（ａ）〜図５（ｃ）に表したように、低抵抗初期状態ＬＲを発現させる結晶面ＣＰ（１００）、ＣＰ（０１０）及びＣＰ（１１０）は、いずれもｂ軸と平行な面である。一方、図５（ｄ）及び図５（ｅ）に表したように、高抵抗初期状態ＨＲに対応する結晶面ＣＰ（００１）及びＣＰ（１１１）は、ｂ軸と非平行な面である。また、図５（ｆ）に表したように、結晶面ＣＰ（０１１）も、ｂ軸と非平行な面である。

図６は、第１の実施形態に係る抵抗変化素子の構成を例示する模式図である。
図６は、ＮｂＯ_ｘの結晶構造（単斜晶）を示している。この例では、第１導電層１０から第２導電層２０に向かう方向をｂ軸としている。ｂ軸に対して垂直な１つの方向をａ軸としている。そして、ｂ軸及びａ軸のそれぞれに対して垂直な方向をｃ軸としている。この例では、記憶層１５は、ミラー指数（０１０）で表される結晶面ＣＰを有する。

図６に表したように、ＮｂＯ_ｘでは、結晶面ＣＰ上に、陰イオンとなる酸素が並ぶ。ＸＲＤにおいて結晶面ＣＰ（１００）、ＣＰ（０１０）またはＣＰ（１１０）が最大の強度を有する状態は、ｂ軸と平行な結晶面ＣＰ上に酸素が並ぶ状態に対応する。この状態において、第１導電層１０から第２導電層２０に向かう方向（ｃ軸方向）に酸素が移動し易くなると考えられる。ＸＲＤにおいて、第１導電層１０から第２導電層２０に向かう方向に、（１００）面、（０１０）面または（１１０）面が配向しているときに低抵抗初期状態ＬＲが得られるのは、酸素（酸素イオン）の移動のし易さと関係していると考えられる。

また、図２に表したように、低抵抗初期状態ＬＲの第１試料ＳＰ０１〜第６試料ＳＰ０６において、結合エネルギーの強度の割合γは、０．０６２以下である。一方、低抵抗初期状態ＬＲではなかった第７試料ＳＰ０７〜第１２試料ＳＰ１２において、γは、０．０６３以上である。

以上説明したように、本願発明者は、記憶層１５の材料に酸化ニオブを用い、酸素の組成比ｘや結晶の配向性などを変化させた複数の試料を作製した。そして、それら複数の試料のそれぞれについて特性の測定を行うことにより、第１導電層１０から第２導電層２０に向かう方向に、記憶層１５の（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向している場合に低抵抗初期状態ＬＲが得られることを見出した。さらに、上記のγ（記憶層１５中に含まれるＮｂのＸ線光電子分光の２０５ｅＶの結合エネルギーの強度の、２０７．５ｅＶの結合エネルギーの強度に対する比）が０．０６２以下である場合に、低抵抗初期状態ＬＲが得られることを見出した。このような状態のときに、リセット動作からスタートでき、製造後のフォーミング処理が不要となる。すなわち、抵抗変化素子１１０の製造が容易化できる。

（第２の実施形態）
本実施形態に係る不揮発性記憶装置は、クロスポイント型の構成を有する。
図７は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。
図８は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図７及び図８に表したように、本実施形態に係る不揮発性記憶装置２１０においては、基板３０が設けられる。基板３０の主面に対して並行な平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面内の１つの方向をＸ軸方向とする。Ｘ−Ｙ平面内においてＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向とＹ軸方向とに対して垂直な方向をＺ軸方向とする。

不揮発性記憶装置２１０において、基板３０の主面の上に、Ｘ軸方向に延在する帯状の第１の配線（ワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１、ＷＬ（ｕ）_ｉ−１、ＷＬ（ｕ）_ｉ、ＷＬ（ｕ）_ｉ＋１）が設けられる。さらに、Ｙ軸方向に延在する帯状の第２の配線（ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１）が、設けられる。第２の配線（ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１）は、第１の配線（ワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１、ＷＬ（ｕ）_ｉ−１、ＷＬ（ｕ）_ｉ、ＷＬ（ｕ）_ｉ＋１）に対向する。以下では、ワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１、ＷＬ（ｕ）_ｉ−１、ＷＬ（ｕ）_ｉ、ＷＬ（ｕ）_ｉ＋１をまとめて、ワード線ＷＬと称す。また、ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１をまとめて、ビット線ＢＬと称す。

上記では、第１の配線の延在方向が第２の配線の延在方向に対して直交するが、第１の配線の延在方向が第２の配線の延在方向と交差（非平行）すれば良い。

上記において添え字ｉ及び添え字ｊは任意である。すなわち、第１の配線の数及び第２の配線の数は、任意である。
本具体例では、第１の配線がワード線ＷＬとなり、第２の配線がビット線ＢＬとなる。ただし、第１の配線がビット線ＢＬで、第２の配線がワード線ＷＬでも良い。以下では、第１の配線がワード線ＷＬであり、第２の配線がビット線ＢＬであるとして説明する。

ワード線ＷＬ及びビット線ＢＬには、熱に強く、かつ抵抗値の低い材料が用いられる。ワード線ＷＬ及びビット線ＢＬには、例えば、Ｗ、ＷＳｉ、ＮｉＳｉまたはＣｏＳｉなどが用いられる。

図７及び図８に表したように、第１の配線と第２の配線との間にメモリセル３３が設けられる。

不揮発性記憶装置２１０では、１段目のワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１の上に、１段目のメモリセル３３が設けられる。１段目のメモリセル３３の上に、ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１が設けられる。ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１の上に、２段目のメモリセル３３が設けられる。２段目のメモリセル３３の上に、２段目のワード線ＷＬ（ｕ）_ｉ−１、ＷＬ（ｕ）_ｉ、ＷＬ（ｕ）_ｉ＋１が設けられる。このように、不揮発性記憶装置２１０は、メモリセル３３を２段積み重ねた３次元構造を有する。メモリセル３３の積層数は、３段以上でもよい。また、メモリセル３３は、１段でもよい。

図８に表したように、例えば、ワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１の一端は、選択スイッチであるＭＯＳトランジスタＲＳＷを介して、デコーダ機能を有するワード線ドライバ３１に接続される。ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１の一端は、選択スイッチであるＭＯＳトランジスタＣＳＷを介して、デコーダ及び読み出し機能を有するビット線ドライバ３２に接続される。

ＭＯＳトランジスタＲＳＷのゲートには、ワード線（ロウ）を選択するための選択信号Ｒ_ｉ−１、Ｒ_ｉ、Ｒ_ｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、ビット線（カラム）を選択するための選択信号Ｃ_ｉ−１、Ｃ_ｉ、Ｃ_ｉ＋１が入力される。

メモリセル３３は、ワード線ＷＬ（ｄ）_ｉ−１、ＷＬ（ｄ）_ｉ、ＷＬ（ｄ）_ｉ＋１と、ビット線ＢＬ_ｊ−１、ＢＬ_ｊ、ＢＬ_ｊ＋１と、が互いに対向する交差部に配置される。

図９は、第２の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式的断面図である。
図９に表したように、メモリセル３３は、抵抗変化素子１１０と、整流素子３４と、を含む。抵抗変化素子１１０には、第１の実施形態に関して説明した構成が適用できる。整流素子３４は、書き込み／読み出し時における回り込み電流(sneak current)を防止する。整流素子３４は、非オーミック素子である。

抵抗変化素子１１０は、例えば、ビット線ＢＬ側に設けられる。整流素子３４は、例えば、ワード線ＷＬ側に設けられる。これにより、第１の配線であるワード線ＷＬが、整流素子３４を介して抵抗変化素子１１０の第１導電層１０と電気的に接続される。また、第２の配線であるビット線ＢＬが、抵抗変化素子１１０の第２導電層２０と電気的に接続される。

ビット線ＢＬは、１段目のメモリセル３３及び２段目のメモリセル３３に共通に用いられる。このため、１段目のメモリセル３３と、２段目のメモリセル３３と、では、抵抗変化素子１１０と整流素子３４との積層順が逆になっている。なお、抵抗変化素子１１０をワード線ＷＬ側に設け、整流素子３４をビット線ＢＬ側に設けてもよい。

なお、第１導電層１０及び第２導電層２０の少なくともいずれかとして、抵抗変化素子１１０に隣接する、例えば、ワード線ＷＬ、整流素子３４及びビット線ＢＬの少なくともいずれかを用いても良い。

本実施形態に係る不揮発性記憶装置２１０においては、駆動部となるワード線ドライバ３１及びビット線ドライバ３２は、ワード線ＷＬ及びビット線ＢＬを介して、記憶層１５への電圧の印加、及び、記憶層１５への電流の通電、の少なくともいずれかを行う。これにより、記憶層１５に変化を発生させて情報を書き込む。例えば、駆動部は、記憶層１５に電圧を印加して記憶層１５に変化を発生させて情報を書き込む。また、書き込んだ情報を読み出すことができる。また、消去を行うことができる。
本実施形態に係る不揮発性記憶装置２１０においても、製造を容易化できる。

実施形態によれば、製造を容易化した抵抗変化素子及び不揮発性記憶装置が提供される。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、抵抗変化素子及び不揮発性記憶装置に含まれる第１導電層、第２導電層及び記憶層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した抵抗変化素子及び不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての抵抗変化素子及び不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１導電層、 １５…記憶層、 ２０…第２導電層、 ２２…記憶部、 ３０…基板、 ３１…ワード線ドライバ、 ３２…ビット線ドライバ、 ３３…メモリセル、 ３４…整流素子、 ２１０…不揮発性記憶装置、 ＢＬ…ビット線、 ＣＰ、ＣＰ（１００）、ＣＰ（０１０）、ＣＰ（１１０）、ＣＰ（００１）、ＣＰ（１１１）、ＣＰ（０１１）…結晶面、 ＣＳＷ…トランジスタ、 ＲＳＷ…トランジスタ、 ＷＬ…ワード線

Claims (6)

1. 第１導電層と、
   第２導電層と、
   前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを介して供給される電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態と、前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移可能な記憶層と、
   を備え、
   前記記憶層は、ＮｂＯ_ｘ（１．８＜ｘ≦２．５）を含み、前記第１導電層から前記第２導電層に向かう方向に（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向し、
   前記記憶層中に含まれるＮｂのＸ線光電子分光の２０５ｅＶの結合エネルギーの強度の、２０７．５ｅＶの結合エネルギーの強度に対する比は、０．０６２以下である抵抗変化素子。
2. 第１導電層と、
   第２導電層と、
   前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを介して供給される電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態と、前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移可能な記憶層と、
   を備え、
   前記記憶層は、酸化ニオブを含み、前記第１導電層から前記第２導電層に向かう方向に（１００）面、（０１０）面及び（１１０）面のいずれかの面が配向している抵抗変化素子。
3. 前記記憶層中に含まれるＮｂのＸ線光電子分光の２０５ｅＶの結合エネルギーの強度の、２０７．５ｅＶの結合エネルギーの強度に対する比は、０．０６２以下である請求項２記載の抵抗変化素子。
4. 第１導電層と、
   第２導電層と、
   前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを介して供給される電圧及び電流の少なくともいずれかにより、抵抗が低い第１状態と、前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移可能な記憶層と、
   を備え、
   前記記憶層は、酸化ニオブを含み、前記記憶層中に含まれるＮｂのＸ線光電子分光の２０５ｅＶの結合エネルギーの強度の、２０７．５ｅＶの結合エネルギーの強度に対する比は、０．０６２以下である抵抗変化素子。
5. 前記記憶層は、ＮｂＯ_ｘ（１．８＜ｘ≦２．５）を含む請求項２〜４のいずれか１つに記載の抵抗変化素子。
6. 請求項１〜４のいずれか１つに記載の抵抗変化素子と、
   前記第１導電層に電気的に接続された第１配線と、
   前記第２導電層に電気的に接続された第２配線と、
   を備えた不揮発性記憶装置。