TW201830739A - 交換元件及記憶裝置以及記憶體系統 - Google Patents

交換元件及記憶裝置以及記憶體系統 Download PDF

Info

Publication number
TW201830739A
TW201830739A TW106133094A TW106133094A TW201830739A TW 201830739 A TW201830739 A TW 201830739A TW 106133094 A TW106133094 A TW 106133094A TW 106133094 A TW106133094 A TW 106133094A TW 201830739 A TW201830739 A TW 201830739A
Authority
TW
Taiwan
Prior art keywords
atomic
exchange
memory
less
layer
Prior art date
Application number
TW106133094A
Other languages
English (en)
Other versions
TWI744386B (zh
Inventor
清宏彰
大場和博
曽根威之
野野口誠二
五十嵐実
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201830739A publication Critical patent/TW201830739A/zh
Application granted granted Critical
Publication of TWI744386B publication Critical patent/TWI744386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

[解決手段] 本發明所揭示的一實施形態之交換元件(switch element)，為具備有第1電極，及與第1電極對向配置的第2電極，及設置於第1電極與第2電極之間的交換層(switch layer)，其中，交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，又，含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。

Description

交換元件及記憶裝置以及記憶體系統
[0001] 本發明為，有關電極間具有硫屬化物(chalcogenide)層的交換元件及具備該層的記憶裝置及記憶體系統。
[0002] 近年來，開始尋求一種例如ReRAM (Resistance Random Access Memory)或PRAM(Phase-Change Random Access Memory) (登記商標)等的以可變電阻型記憶體為代表的數據儲存用的不揮發性記憶體之大容量化。但是，使用目前的存取電晶體的可變電阻型記憶體，會增大每一晶格單元的底板面積。因此，例如與NAND型等的快閃記憶體比較時，要使用相同設計規則形成微細化且大容量化之記憶體為不易之事。相對於此，於交差的配線間之交點(交叉點)配置記憶體元件，而使用所謂的交叉點陣列構造之情形時，可使每一晶格單元的底板面積縮小，而實現大容量化。 　　[0003] 交叉點型的記憶體晶格中，除記憶體元件以外，亦設有晶格選擇用的選擇元件(交換元件)。交換元件，可列舉如，例如PN二極體或突崩二極體或使用金屬氧化物所構成的交換元件(例如，參照非專利文獻1,2)。又，其他又如使用例如硫屬化物(chalcogenide)材料的交換元件(雙向定限交換(OTS；Ovonic Threshold Switch)元件)等(例如，參照專利文獻1,2及非專利文獻3)。 [先前技術文獻] [專利文獻] 　　[0004] 　　[專利文獻1] 特開2006-86526號公報 　　[專利文獻2] 特開2010-157316號公報 [非專利文獻] 　　[0005] 　　[非專利文獻1] Jiun-Jia Huang等，2011 IEEE IEDM11-733～736 　　[非專利文獻2] Wootae Lee等，2012 IEEE VLSI Technology symposium p.37～38 　　[非專利文獻3] Myoung-Jae Lee等，2012 IEEE IEDM 2.6.1～2.6.4
[0006] 因此，於交叉點型的記憶體晶格陣列中，為實現大容量化之目的，則需尋求交換元件的閥值電壓之安定性。 　　[0007] 因此急需可提供一種可提高閥值電壓安定性的交換元件，及具備有該交換元件的記憶裝置及記憶體系統。 　　[0008] 本揭示之一實施形態的交換元件，為具備第1電極，與，與第1電極對向配置的第2電極，與設置於第1電極與第2電極之間的交換層者，交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，又，含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。 　　[0009] 本揭示之一實施形態的記憶裝置，為具備複數個記憶體晶格者，各記憶體晶格，為包含記憶體元件及直接連接於記憶體元件的上述本揭示之一實施形態的交換元件。 　　[0010] 本揭示之一實施形態的記憶體系統為，具備有包含處理器的主機，與由含有複數的記憶體晶格的記憶體晶格陣列所構成之記憶體，與接受主機發出之指令，而對記憶體進行需求控制的記憶體控制器者，其中，複數的記憶體晶格，分別含有記憶體元件及直接連接於記憶體元件的上述本揭示之一實施形態的交換元件。 　　[0011] 本揭示之一實施形態的交換元件及一實施形態的記憶裝置及一實施形態的記憶體系統中，交換層為具有，含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與，由硼(B)及碳(C)所選出之至少1種的第2元素及由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者的元素之構成者。如此，可使構成交換層的非晶質構造安定化，且可抑制閥值電壓之變動。 　　[0012] 依本揭示之一實施形態的交換元件及一實施形態的記憶裝置及一實施形態的記憶體系統之說明，使用上述元素形成交換層之效果，為可使用構成交換層的非晶質構造安定化。因此，可提高閥值電壓的安定性。 　　[0013] 又，本發明並不受上述所記載之效果所限定，亦可達成本揭示中所記載的任一效果。
[實施發明之形態] 　　[0015] 以下，將對本揭示中之實施形態，參照圖式詳細說明。以下說明為本揭示之一具體例，但本揭示並未受以下態樣所限定。又，本揭示中，各圖所示之各構成要素的配置或尺寸、尺寸比等，亦不受該些內容所限定。又，說明之順序係如以下所述內容。 1.第1實施形態 (交換層為含有硫屬元素，與P及As中之至少1種的元素，與B及C中之至少1種的元素之例) 　　1-1.交換元件之構成 　　1-2.記憶體晶格陣列之構成 　　1-3.作用・效果 2.第2實施形態 (交換層為含有硫屬元素，與P及As中之至少1種的元素，與Al、Ga、In中之至少1種的元素之例) 　　2-1.交換元件之構成 　　2-2.作用・效果 3.第3實施形態 (交換層為含有硫屬元素，與P及As中之至少1種的元素，與B及C中之至少1種的元素，與Al、Ga、In中之至少1種的元素之例) 　　3-1.交換元件之構成 　　3-2.作用・效果 4.變形例 　　4-1.變形例1(具有平面構造的記憶體晶格陣列之其他例示) 　　4-2.變形例2(具有3次元構造的記憶體晶格陣列之例示) 5.適用例(數據記憶系統) 6.實施例 　　[0016] ＜1.第1實施形態＞ (1-1.交換元件之構成) 　　圖1為表示本揭示之第1實施形態的交換元件(交換元件20A)之斷面構成之一例示。該交換元件20A，例如圖5所示，為對於具有所謂交叉點陣列構造的記憶體晶格陣列1中所配設的多數個任意的記憶元件(記憶體元件30；圖5)進行選擇性作動之元件。交換元件20A(交換元件20；圖5)為，具有直列連接的記憶體元件30(具體而言，為記憶體層31)，且依序具有底部電極21(第1電極)、交換層22及頂部電極23(第2電極)者。 　　[0017] 底部電極21為使用半導體製程所使用的配線材料，例如，鎢(W)，氮化鎢(WN)，氮化鈦(TiN)，碳(C)、銅(Cu)，鋁(Al)，鉬(Mo)，鉭(Ta)、氮化鉭(TaN)及矽化物等所構成。又，底部電極21與交換層22之間，為由W、WN、TiN、TiW、TaN、碳(C)等所構成，例如可形成1nm～30nm的單層膜或層合膜。如此，可於底部電極21與交換層22之間，形成良好的界面。 　　[0018] 交換層22為，施加電壓提高到特定的閥值電壓(切換閥值電壓(switching threshold voltage))以上時將會變化為低電阻狀態、施加電壓降低到上述閥值電壓(切換閥值電壓)以下之電壓時將會變化為高電阻狀態者。即，交換層22為具有負微分電阻特性者，施加於交換元件20A的電壓超過特定的閥值電壓(切換閥值電壓)時，電流會形成以數十倍流動者。又，交換層22不會受到經由未標示於圖中的電源線路(脈衝施加手段)介由底部電極21及頂部電極23所施加電壓脈衝或電流脈衝，故可安定的維持構成交換層22的非晶質構造。又，交換層22不會進行「因施加電壓而造成離子移動所形成的傳導路徑於施加電壓消除後亦可維持」等的記憶體動作。 　　[0019] 交換層22，為由含有周期表第16族之元素，具體而言，為由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素所構成者。一般具有OTS(Ovonic Threshold Switch)現象的交換元件20，多期待於進行開閉而施加電壓偏壓時，亦可安定的維持構成交換層22的非晶質構造者為佳，除非晶質構造安定以外，亦可生成安定的OTS現象。本實施形態的交換層22，除上述硫屬元素以外，又含有由磷(P)及砷(As)所選出之至少1種的元素(第1元素)所構成者。此外，交換層22更為含有由硼(B)及碳(C)所選出之至少1種的元素(第2元素)所構成者。 　　[0020] 第1元素之磷(P)及砷(As)，容易與硫屬元素鍵結。因此，添加作為交換層22之構成元素的磷(P)及砷(As)之至少一者時，可使交換層22內的硫屬元素與磷(P)及砷(As)互相鍵結，而使非晶質構造安定化。 　　[0021] 於原子半徑較大的元素間添加原子半徑較小的元素時，可增大構成元素的原子半徑之差，而更容易形成結晶構造，而容易使非晶質構造安定化。因此，如交換層22般，於含有原子半徑較大的Te等硫屬元素的層內，添加原子半徑較小的硼(B)等元素之情形中，因層內存在有原子半徑相異的複數個元素，各可使非晶質構造安定化。 　　[0022] 硼(B)，於半金屬之中，其單體亦具有低導電性，故交換層22內含有硼(B)時，可提高交換層22的電阻值。又，硼(B)，與硫屬元素比較時，其原子半徑為更小，故於交換層22內含有硼(B)時，可使交換層22的非晶質構造安定化，而可得到安定的OTS現象。 　　[0023] 碳(C)，除石墨等可觀察到sp2軌道之構造以外，亦可使交換層22高電阻化。又，碳(C)，與硫屬元素比較時，其離子半徑為較小，故可使交換層22的非晶質構造安定化，而可得到安定的OTS現象。 　　[0024] 交換層22，以具有硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由硼(B)及碳(C)所選出之至少1種的第2元素，並含有以下之範圍者為佳。硫屬元素以含有20原子%以上、70原子%以下之範圍為佳。第1元素以含有3原子%以上、40原子%以下之範圍為佳。第2元素以含有3原子%以上、50原子%以下之範圍為佳。 　　[0025] 交換層22，除上述元素以外，可再含有氮(N)及氧(O)中之至少1種。此外，交換層可含有矽(Si)及鍺(Ge)中之至少1種。又，交換層22含有氮(N)或氧(O)之情形，交換層22中，以不含氮(N)及氧(O)的組成比之合計為100原子%時，第1元素及第2元素以含有上述範圍為佳。 　　[0026] 氮(N)，容易與硼(B)、碳(C)，或矽(Si)等鍵結。因此，交換層22中，因氮(N)，與硼(B)、碳(C)或矽(Si)為含有於交換層22內，故可提高交換層22的電阻值。例如，氮(N)與硼(B)鍵結的a-BN之能帶隙，其即使於非晶質狀態下，亦為5以上。如此，於交換層22內，為含有氮(N)之情形時，與交換層22內不含氮(N)之情形相比較，交換層22之電阻值為更大，而可使漏電流(leakage current)受到抑制。又，氮(N)、硼(B)、碳(C)、矽(Si)的鍵結物分散於交換層22內時，可使非晶質構造安定化。 　　[0027] 交換層22，以由BAsTe、BAsTeN、BAsTeO、BCAsTe、BCAsTeN、BCAsTeO、BPAsTe，BPAsTeN、BPAsTeO、BCPAsTe、BCPAsTeN、BCPAsTeO、BAsSe、BAsSeN、BAsSeO、BCAsSe、BCAsSeN、BCAsSeO、BPAsSe，BPAsSeN、BPAsSeO、BCPAsSe、BCPAsSeN、BCPAsSeO中之任一元素構成所形成者為佳。 　　[0028] 又，交換層22，於無損本揭示之效果的範圍時，亦可含有該些以外的元素。 　　[0029] 頂部電極23，與底部電極21相同般，以使用公知的半導體配線材料，且經由後退火(post annealing)過程也不會與交換層22反應的安定材料為佳。 　　[0030] 本實施形態的交換元件20A，具有於初期狀態時具有高電阻值(高電阻狀態(OFF狀態))，施加電壓後，於某一電壓(切換閥值電壓)中會形成較低(低電阻狀態(ON狀態))的交換(swich)特性。又，交換元件20A，於施加電壓低於切換閥值電壓時，或，停止施加電壓而回復至高電阻狀態時，則無法維持ON狀態。即，交換元件20A並非為受到未揭示於圖示的電源線路(脈衝施加手段)介由底部電極21及頂部電極23施加電壓脈衝或電流脈衝時，而經由交換層22產生的相變化(非晶質相(非晶質相)與結晶相)而驅動記憶體動作者。 　　[0031] 本實施形態的交換元件20，除上述交換元件20A的構成以外，亦具有以下之構成。 　　[0032] 圖2所示交換元件20B為，於底部電極21與交換層22之間，設有高電阻層24者。高電阻層24，例如，由含有較交換層22具有更高的絕緣性，例如，金屬元素或非金屬元素的氧化物或氮化物，或該些之混合物所構成者。又，圖2中，雖揭示高電阻層24設置於底部電極21側之例，但並不僅限定於該範圍，其亦可設置於頂部電極23側。又，高電阻層24，可以挾夾交換層22之方式，設置於底部電極21側及頂部電極23側等二者之間。此外，交換層22及高電阻層24亦可將複數組層合而形成多層構造。 　　[0033] 圖3所示之交換元件20C中，交換層22，為形成包含上述元素之構成的同時，亦具有組成內容互相不同的第1層22A與第2層22B之層合構造者。又，圖3中，雖記載為2層構造，但亦可為由3層以上層合而得者。 　　[0034] 圖4所示交換元件20D中，交換層22為形成由含有上述元素的第1層22A，與含有上述元素以外的元素所構成的第3層22C之層合構造者。又，第1層22A與第3層22C之層合順序，並未有特別之限定，第3層22C亦可設置於頂部電極23側。又，第3層22C，包含上述元素以外的元素，為由組成內容互相不同的複數的層所構成者。第1層22A亦可由，包含上述元素的組成內容互相不同的複數的層所構成者。又，第1層22A及第3層22C，於分別使用複數的層之構成時，亦可為由該些交互層合而得之構造。 　　[0035] (1-2.記憶體晶格陣列之構成) 　　圖5表示記憶體晶格陣列1的構成之一例的斜視圖。記憶體晶格陣列1，相當於本揭示之「記憶裝置」的一具體例。記憶體晶格陣列1，為具備有所謂的交叉點陣列構造，例如，如圖5所示般，具備有由各個字元線WL與各個位元線BL以互相對向形成之位置(交叉點)所形成的各個記憶體晶格10。即，記憶體晶格陣列1為具備有由複數的字元線WL，與複數的位元線BL，以形成每一交叉點之方式配置的複數的記憶體晶格10。依此方式，本實施形態的記憶體晶格陣列1，則具有由複數的記憶體晶格10配置於平面(2次元，XY平面方向)的構成。 　　[0036] 各字元線WL，可以向互相共通的方向延展。各位元線BL，為與字元線WL的延展方向為相異的方向(例如，與字元線WL之延展方向為垂直交叉之方向)，且互相為共通的方向延展。又，複數的字元線WL，為配置於1個或複數的層內，例如，如圖18所示般，亦可分別配置於複數的階層中。複數的位元線BL，為配置於1個或複數的層內，其與字元線WL相同般，例如，如圖18所示般，可分別配置於複數的階層中。 　　[0037] 記憶體晶格陣列1，為具備有於基板上形成2次元配置的複數的記憶體晶格10。基板，例如，具有各字元線WL及各位元線BL形成電路連接的配線群，或該配線群與外部線路連接之線路等。記憶體晶格10，為由含有記憶體元件30、與記憶體元件30直接連接的交換元件20所構成。具體而言，為由構成記憶體元件30的記憶體層31，與構成交換元件20的交換層22，介由中間電極41層合而得之構成。交換元件20，相當於本揭示之「交換元件」的一具體例。記憶體元件30，相當於本揭示之「記憶體元件」之一具體例。 　　[0038] 記憶體元件30，例如以靠近位元線BL位置配置，交換元件20，例如以靠近字元線WL位置配置。又，亦可將記憶體元件30配置於靠近字元線WL側、交換元件20配置於靠近位元線BL側。又，於某一層內，記憶體元件30以靠近位元線BL側配置、交換元件20以靠近字元線WL側配置之情形中，於該層所鄰接的層內，亦可將記憶體元件30以靠近字元線WL側配置、交換元件20以靠近位元線BL側配置。又，各層中，記憶體元件30形成於交換元件20上亦可，相反地，交換元件20形成於記憶體元件30上亦可。 　　[0039] (記憶體元件) 　　圖6表示記憶體晶格陣列1中，記憶體晶格10的斷面構成之一例。記憶體元件30，為具有底部電極、與底部電極對向配置的頂部電極32，與設置於底部電極及頂部電極32之間的記憶體層31。記憶體層31，例如，具有層合於底部電極側的電阻變化層31B及離子源層31A之層合構造。又，本實施形態中，設置於構成記憶體元件30的記憶體層31，與構成交換元件20的交換層22之間的中間電極41，亦可兼為上述記憶體元件30的底部電極。 　　[0040] 離子源層31A，為含有經由施加電場而可於電阻變化層31B內形成傳導路徑的可動元素。該可動元素，例如，過渡金屬元素、鋁(Al)、銅(Cu)或硫屬元素。硫屬元素，可列舉如，碲(Te)、硒(Se)，或硫(S)等。過渡金屬元素，可列舉如，周期表第4族～第6族之元素，例如，鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)或鎢(W)等。離子源層31A，為由含有1種或2種以上的上述可動元素所構成者。又，離子源層31A，可含有氧(O)、氮(N)、上述可動元素以外的元素(例如，錳(Mn)、鈷(Co)、鐵(Fe)、鎳(Ni)，或鉑(Pt))或矽(Si)等。 　　[0041] 電阻變化層31B，例如，由金屬元素或非金屬元素的氧化物，或金屬元素或非金屬元素的氮化物所構成，其為於中間電極41及頂部電極32之間，施加特定的電壓時，會使電阻變化層31B的電阻值產生變化者。例如，於中間電極41及頂部電極32之間施加電壓時，會使離子源層31A所含的過渡金屬元素於電阻變化層31B內移動，而形成傳導路徑，如此將可使電阻變化層31B形成低電阻化。又，於電阻變化層31B內因生成氧陷阱或氮陷阱等的構造陷阱而形成傳導路徑，而使電阻變化層31B形成低電阻化。又，電阻變化層31B形成低電阻化時，於施加與前所施加的電壓方向為逆方向的電壓時，可切斷傳導路徑，或使導電性產生變化，使電阻變化層形成高電阻化。 　　[0042] 又，電阻變化層31B所含的金屬元素及非金屬元素，並非必須全部為氧化物狀態，其亦可為部份氧化之狀態。又，電阻變化層31B的初期電阻值，例如只要可實現數MΩ至數百GΩ程度的元件電阻即可，可依元件的大小或離子源層的電阻值做最適當值的變化，其膜厚例如以1nm～10nm左右為佳。 　　[0043] (交換元件) 　　交換元件20，例如，於底部電極21與頂部電極之間設置交換層22，且具有上述圖1～圖4所示交換元件20A、20B、20C、20D中任一之構成者。另外，亦適用後述之交換元件50、60的構成。本實施形態中，構成記憶體元件30的記憶體層31，與構成交換元件20的交換層22之間所設置的中間電極41，兼為上述頂部電極。又，底部電極21，亦可兼作為位元線BL，位元線BL則可設置於其他部份。底部電極21設置於位元線BL外的其他部份時，底部電極21，與位元線BL為具有電路連接。又，交換元件20設置於靠近字元線WL側時，底部電極21，可兼作為字元線WL，或設置於字元線WL外的其他部份。此時，底部電極21設置於字元線WL外的其他部份時，底部電極21，與字元線WL為具有電路連接。 　　[0044] 中間電極41，可兼為交換元件20的電極(例如，頂部電極23)，或設置於交換元件20的電極外的其他部份。記憶體元件30的頂部電極32，可兼為字元線WL或位元線BL，或設置於字元線WL及位元線BL外的其他部份。頂部電極32設置於字元線WL及位元線BL外的其他部份時，頂部電極32，與字元線WL或位元線BL為具有電路連接。頂部電極32，為使用半導體製程所使用的配線材料所構成。頂部電極32，例如，可使用鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、碳(C)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)、鈦鎢(TiW)，或矽化物等所構成。 　　[0045] 中間電極41，例如，以使用可防止經由施加電場而使交換層22及離子源層31A所含的硫屬元素產生擴散之材料所構成者為佳。該些例如，於離子源層31A中，含有作為可保持記憶體動作維持寫入狀態的元素之過渡金屬元素，其係可防止於過渡金屬元素施加電場時，擴散於交換層22中，而會造成交換特性劣化者。因此，中間電極41，以含有可防止過渡金屬元素之擴散及離子傳導的具有阻隔性之阻隔材料所構成者為佳。阻隔材料，可列舉如，鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、碳(C)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)、鈦鎢(TiW)，或矽化物等。中間電極41，可使用1種或複數種上述材料的單層膜或層合膜所形成。 　　[0046] 又，記憶體晶格10，除圖6所示構成以外，又可例如以下之構成。 　　[0047] 圖7所示記憶體晶格10中，記憶體元件30，具有於離子源層31A與頂部電極32之間設有電阻變化層31B之構成。圖8所示記憶體晶格10中，省略中間電極41，具有於交換層22及離子源層31A間層合有電阻變化層31B之構成。又，圖6～圖8所示記憶體晶格10中，交換元件20為以圖1所示交換元件20A之構成為例所示，但並非限定於此，其亦可為圖2～圖4所示交換元件20B、20C、20D中任一之構成。又，亦可為後述交換元件50、60的構成。此外，交換元件20中，記憶體元件30，具有例如以交互複數層合而得之構成。 　　[0048] 又，本實施形態的記憶體晶格陣列1中，記憶體元件30，例如可使用：使用熔絲(fuse)或反熔絲的一次寫入性的OTP(One Time Programable)記憶體、單極性的相變化記憶體，例如PCRAM，或使用磁氣電阻變化元件的磁記憶體等任一記憶體形態。 　　[0049] (1-3.作用・效果) 　　如前所述般，交叉點型的記憶體晶格陣列中，增加交叉點之數目時，可實現大容量化。但是，配置於各個交叉點的交換元件之閥值電壓的變動(Variation)越大時，會增大由記憶體元件與交換元件組合的記憶體晶格中，因電阻變化所產生的電壓變動，而會降低記憶體晶格的高電阻狀態與低電阻狀態所可讀取的電壓之範圍(讀取寬容度)。 　　[0050] 又，對於可重複寫入的記憶體，多要求其應具有更長的重複壽命。因此，多被要求較構成記憶體的交換元件為更多重複動作次數時所需要的安定性，一般而言，交換元件常伴隨重複動作而使其特性劣化。該特性之劣化，於減少或增加閥值電壓時，將會使構成記憶體的複數的交換元件之間的閥值電壓產生變動。該重複動作所造成的各個交換元件的閥值電壓之變動，會造成上述讀取的寬容度降低，而使各個交叉點具有交換元件的交叉點型的記憶體晶格陣列之動作變得困難。基於此點，為實現交叉點型的記憶體晶格陣列之大容量化，極需尋求於交換元件的重複動作中，閥值電壓的安定性。 　　[0051] (記憶體晶格的IV特性) 　　圖9～圖12為表示：記憶體晶格10於寫入時(例如，順偏壓)及消除時(例如，逆偏壓)中，施加電壓與流入電極的電流值之關係。實線表示施加電壓時的IV特性、點線為掃向降低施加電壓方向時的IV特性者。 　　[0052] 圖9為表示交換元件20的IV特性。交換元件20於施加順偏壓(此處為寫入電壓)時，交換元件20中，將伴隨施加電壓的增加而使電流上昇，超過特定閥值電壓(切換閥值電壓)時，經由OTS動作而會急遽地增大電流，或降低電阻，而形成ON狀態。隨後，經由降低施加電壓之方式，可使流入交換元件20的電極之電流值緩緩降低。例如，雖依構成交換元件20之材料及形成條件而有所不同，但電阻會急遽地上升，而達到與增加時幾乎相同的閥值電壓，而形成OFF狀態。又，圖9中之H1為交換元件20的選擇比。 　　[0053] 圖10為表示記憶體元件30的IV特性者。由圖10內容得知，記憶體元件30中，伴隨施加電壓的增加而使電流值上升，於特定閥值電壓中，記憶體層31的電阻變化層中，將因形成傳導路徑而進行寫入之動作，使記憶體層31向低電阻狀態進行變化，而增大電流。即，記憶體元件30，於施加寫入電壓時即會形成低電阻狀態，該低電阻狀態於停止施加電壓後亦被維持。 　　[0054] 圖11為表示記憶體晶格10的IV特性者。於對記憶體晶格10開始施加寫入電壓及停止時的電流值之開閉動作為：整合交換元件20及記憶體元件30的IV曲線A1、B1而得的圖11之IV曲線C1。該記憶體晶格10，例如，V／2偏壓方式中，記憶體晶格10的讀取電壓(Vread)為設定於IV曲線C1上的迎向2處急峻電阻變化的電壓之間(圖11箭頭A之範圍)的電壓，Vread／2設定為Vread之一半的電壓。如此，可增大Vread偏壓與Vread／2偏壓之電流比所定義的選擇比(ON／OFF比)。又，如上所述般，記憶體晶格10的IV曲線C1，為整合交換元件20的IV曲線A1，與記憶體元件30的IV曲線B1者，故交換元件20的閥值前後的電阻變化(或電流變化)越大時，其選擇比(ON／OFF比)越大。又，因選擇比越大時可使讀取寬容度更大，而可增大不易造成錯誤讀取的交叉點陣列尺寸，因而可使記憶體晶格陣列1達到更大容量化。 　　[0055] 此點，不僅讀取動作，於寫入動作亦為相同。圖12，與圖11相同般，為表示記憶體晶格10的IV特性者。如上所述般，交叉點陣列中，與對象的記憶體晶格10相同般，位元線BL或字元線WL上連接有多數個位元。因此，如圖12所示般，Vwrite／2與IV曲線C1之點線的Set狀態之IV迴路的交點所示般，Vwrite／2於施加偏壓的非選擇性漏電流越大時，會產生被非選擇性記憶體晶格10錯誤寫入的疑慮。因此，寫入動作中，於寫入記憶體元件30時，除必須將可得到必要電流的電壓設定為寫入電壓Vwrite以外，也必須抑制對Vwrite／2施加偏壓時，由非選擇性記憶體晶格10發生錯誤寫入程度的漏電流。即，對Vwrite／2施加偏壓的非選擇性的漏電流越小時，對於大規模的交叉點陣列即會產生不會錯誤寫入的動作。因此，於寫入動作時，增大交換元件20的ON／OFF比時，亦可使記憶體晶格陣列1大容量化。 　　[0056] 另一方面，於施加逆偏壓(此處為消除電壓(erasing voltage))時，交換元件20施加消除電壓時的電流值變化，具有與施加寫入電壓時為相同之動作(圖9之IV曲線A2)。相對於此，記憶體元件30於施加消除電壓時的電流值變化，經施以較消除閥值電壓為更大的電壓時，可由低電阻狀態變化為高電阻狀態(圖10的IV曲線B2)。此外，記憶體晶格10施加消除電壓時的電流值變化，與施加寫入電壓時相同般，為由交換元件20的IV曲線A2與記憶體元件30的IV曲線B2組合者(圖11或圖12的IV曲線C2)。 　　[0057] 又，V／2偏壓方式，例如，讀取偏壓設定為寫入側時，使用Vreset／2偏壓消除時會造漏電流之問題。即，漏電流越大時，會有發生意想不到的錯誤消除。因此，與施加正偏壓之情形相同般，增大交換元件20的ON／OFF比、降低OFF時的漏電流時，對於交叉點陣列之大規模化為有利者。即，會提高記憶體晶格陣列1的大容量化。 　　[0058] 但，如圖9～圖12所示，交換元件20、記憶體元件30及記憶體晶格10，於施加消除電壓時，也會得到與施加寫入電壓相同般的IV曲線。即，交換元件20、記憶體元件30及記憶體晶格10，具有雙向之特性。交換元件20、記憶體元件30及記憶體晶格10的IV特性，實際上依各個元件皆存在著變動。因此，記憶體晶格陣列1所含的多數個(例如120個)記憶體晶格10，例如，如圖13的模式所示般，具有閥值電壓變動。又，圖13中，塗佈黑色之處，為表示各個元件的IV曲線存在變動之意。 　　[0059] 圖13的寫入時之IV特性中，右側IV曲線的急峻電流值變化，為表示交換元件20為ON狀態時，記憶體元件30由OFF狀態變換為ON狀態之樣子。即，ΔVth2為表示記憶體元件30的閥值電壓變動。又，圖13的寫入時之IV特性中，左側IV曲線的急峻電流值變化，為表示記憶體元件30為ON狀態時，交換元件20由ON狀態回復為OFF狀態之樣子。即，ΔVth1為表示交換元件20的閥值電壓變動。圖13的寫入時之IV特性中，右側IV曲線，與左側IV曲線間之間隙，即為讀取寬容度RM。即，得知ΔVth1及ΔVth2越大時，記憶體晶格陣列中的讀取寬容度RM將變為狹窄。 　　[0060] 如上所述，交叉點型的記憶體晶格陣列之大容量化中，交換元件的重複動作中之閥值電壓安定性為重要之因素。但是，使用硫屬化物(chalcogenide)材料的交換元件中，一般已知因閥值電壓的變動或重複動作等而會有造成特性劣化之問題。例如，前述非專利文獻3中，雖有例示具備有由SiGeAsTe所形成之交換層的交換元件之例，但該交換元件中，閥值電壓約1.2V，而確認閥值電壓值具有約40%左右之變動。 　　[0061] 另一方面，於後述實施例的實驗1-1中所列舉的由BCTeN材料所形成之交換元件中，其閥值電壓為約3.5V之高值，對於寫入電壓為2.5V左右的電阻變化記憶體元件，亦可充分地作動。此外，因較能抑制閥值電壓的變動，故容易確保動作窗(operating window)。但是，該交換元件於進行重複動作之際，確認其會因劣化等而造成閥值電壓降低之傾向。 　　[0062] 相對於此，本實施形態的交換元件20，為具有交換層22中，含有碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由硼(B)及碳(C)所選出之至少1種的第2元素的構成者。如此，可使構成交換層22的非晶質構造安定化，而降低因重複動作所造成的閥值電壓之變動，而降低變動。即，可提高重複動作時的閥值電壓之安定性。 　　[0063] 由以上之說明得知，本實施形態的交換元件20中，因交換層22含有由硫屬元素，與由磷(P)及砷(As)所選出之至少1種的元素，與由硼(B)及碳(C)所選出之至少1種的元素之構成，故可提高重複動作中，閥值電壓的安定性。因此，可實現交叉點型的記憶體晶格陣列的大容量化及高壽命化。 　　[0064] 其次，將對本揭示之第2實施形態及第3實施形態及變形例進行說明。以下內容中，與上述第1實施形態具有同樣之構成要素者，將賦予相同之符號，並適當地省略該說明。 　　[0065] ＜2.第2實施形態＞ (2-1.交換元件之構成) 　　圖14為表示本揭示之第2實施形態的交換元件(交換元件50)之斷面構成之一例。該交換元件50，與上述第1實施形態中之交換元件20(20A、20B、20C、20D)相同般，例如，如圖5所示，於具有所謂交叉點陣列構造的記憶體晶格陣列1中，配設多數個任意的記憶元件(記憶體元件30)而進行選擇性動作者。交換元件50，為依序具有底部電極21(第1電極)、交換層52及頂部電極23(第2電極)者。 　　[0066] 底部電極21及頂部電極23，可由上述第1實施形態中所列舉的材料，例如，鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、碳(C)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)及矽化物等所構成。又，底部電極21與交換層52之間，可形成由W、WN、TiN、TiW、TaN、碳(C)等所形成之例如1nm～30nm的單層膜或層合膜。依此方式，可於底部電極21與交換層52之間形成良好的界面。 　　[0067] 本實施形態的交換層52，與上述第1實施形態中之交換層22相同般，為由含有由周期表第16族之元素，具體而言為，碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素所構成者。具有OTS現象的交換元件20，即使為進行開閉而施加電壓偏壓時，交換層52仍必須安定地維持非晶質構造，非晶質構造越安定時，將可形成安定的OTS現象。交換層52，除上述硫屬元素以外，亦含有由磷(P)及砷(As)所選出之至少1種的元素(第1元素)之構成。此外，交換層52，為含有由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的元素(第3元素)之構成。 　　[0068] 第3元素之鎵(Ga)等不包含硼(B)之周期表第13族之元素，可與硫屬元素，例如，GaTe，或Ga2 Te3 等形成安定的化合物。鎵(Ga)，與磷(P)或砷(As)等，皆可形成GaP或GaAs等之安定的化合物。磷(P)及砷(As)，容易與硫屬元素形成鍵結。因此，硫屬元素，與鎵(Ga)等的不包含B之周期表第13族之元素，與磷(P)及砷(As)，容易互相鍵結而形成非晶質構造。 　　[0069] 交換層52，為含有以下範圍的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素為佳。硫屬元素以含有20原子%以上、70原子%以下之範圍為佳。第1元素以含有3原子%以上、40原子%以下之範圍為佳。第3元素以含有3原子%以上、40原子%以下之範圍為佳。 　　[0070] 交換層22，除上述元素以外，可再含有氮(N)及氧(O)中之至少1種。氮(N)，可與鋁或(Al)或鎵(Ga)鍵結，形成高電阻的化合物。又，交換層22含有氮(N)或氧(O)之情形中，交換層22，以不含氮(N)及氧(O)的組成比之合計為100原子%時，硫屬元素、第1元素及第3元素以含有上述範圍為佳。 　　[0071] 交換層22，例如，以由GaPTe、GaPSe、GaPTeO、GaPSeO、GaPTeN、GaPSeN、AlAsTe、AlAsSe、GaAsTe、GaAsSe、AlAsTeO、AlAsSeO、GaAsTeO、GaAsSeO、AlAsTeN、AlAsSeN、GaAsTeN、GaAsSeN中之任一元素構成所形成者為佳。 　　[0072] 又，交換層52，可含有矽(Si)及鍺(Ge)中之至少1種。交換層52含有矽(Si)或鍺(Ge)等之情形，氮(N)亦可與該些元素鍵結，形成高電阻之化合物。即，經使用鋁(Al)或鎵(Ga)等的第3元素，與矽(Si)或鍺(Ge)，與氮(N)而構成交換層52時，可形成具有高電阻值的交換層52。例如，氮(N)與鋁(Al)的化合物之能帶隙，為6.2左右。如此，與不含氮(N)之情形相比較時，更能抑制漏電流之發生。含有鋁(Al)或鎵(Ga)等的第3元素，與矽(Si)或鍺(Ge)，與氮(N)的交換層52中，該些所互相鍵結的化合物會分散於層內。如此，可使非晶質構造安定化。 　　[0073] 交換層22，例如，以GaGeAsTe、GaGeAsSe、GaGeAsTeO、GaGeAsSeO、GaGeAsTeN、GaGeAsSeN、GaSiAsTe、GaSiAsSe、GaSiAsTeO、GaSiAsSeO、GaSiAsTeN、GaSiAsSeN中之任一元素構成所形成者為佳。 　　[0074] 上述元素構成之中，交換層52，又以例如GaGeAsSeN之元素構成為較佳。該元素構成中，各元素的組成比，例如，不含氮(N)之狀態下，以於以下之範圍者為佳。硫屬元素之硒(Se)，以40原子%以上、60原子%以下為佳。第1元素之砷(As)，以20原子%以上、40原子%以下為佳。第3元素之鎵(Ga)，以3原子%以上、10原子%以下為佳。又，鍺(Ge)，以5原子%以上、15原子%以下為佳。氮(N)之添加量，相對於全構成元素，以5原子%以上、20原子%以下為佳。 　　[0075] 上述元素構成中，第1元素之砷(As)高於上述範圍之情形，會降低非晶質構造的安定性，而使耐熱性略微降低。第1元素之砷(As)少於上述範圍之情形，重複次數之耐久性會略微降低。第3元素之鎵(Ga)高於上述範圍之情形，漏電流值會略微增加。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低而製程耐久性會略微降低。鍺(Ge)超出上述範圍外之情形，非晶質構造之安定性會降低，而偏差指標(Drift index)會略微惡化。氮(N)的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而偏差指標會略微惡化。氮(N)的添加量少於上述範圍之情形，重複動作之耐久性會略微降低。 　　[0076] (2-2.作用・效果) 　　交換元件的閥值電壓變動之原因，可列舉如，除上述重複動作所造成的特性劣化以外，又如因經時性變化所引起的閥值電壓之變動(偏差)。偏差係指，例如，圖15所示般，開始最後的交換動作起，隨著時間(間隔時間)的經過，其隨後的交換動作中之閥值電壓產生變動之現象之意。記憶體晶格陣列中，因各個交換元件的間隔時間通常並不相同，故受到更大偏差的影響時，會於交換元件間的動作閥值電壓產生變動，而會形成動作缺陷的原因。因此，為實現交叉點型的記憶體晶格陣列的大容量化，多尋求可降低因交換元件的間隔時間所造成的閥值電壓之變化。 　　[0077] 對於此點，本實施形態中，交換層22為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素的構成。如此，即使伴隨交換動作而對交換層52施加電場之情形時，也不易產生構造變化或原子變異，而可實現安定的非晶質構造。因此，可降低偏差現象。 　　[0078] 由以上內容得知，本實施形態的交換元件50中，交換層22為含有由硫屬元素，與磷(P)及砷(As)所選出之至少1種，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種之構成。因此，可降低偏差，而減少交換元件50的間隔時間所造成之閥值電壓的變動，提高閥值電壓的安定性。因此，可實現交叉點型的記憶體晶格陣列的大容量化及高壽命化。 　　[0079] ＜3.第3實施形態＞ (3-1.交換元件之構成) 　　圖16為表示本揭示之第3實施形態的交換元件(交換元件60)之斷面構成之一例。該交換元件60，與上述第1實施形態中之交換元件20(20A、20B、20C、20D)及第2實施形態中之交換元件50相同般，例如，如圖5所示，具有所謂交叉點陣列構造的記憶體晶格陣列1中，配設多數個任意的記憶元件(記憶體元件30)進行選擇性動作者。交換元件60，為依序具有底部電極21(第1電極)、交換層62及頂部電極23(第2電極)者。 　　[0080] 底部電極21及頂部電極23，為由上述第1實施形態中所列舉的材料，例如，鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、碳(C)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)及矽化物等所構成。又，底部電極21與交換層62之間，為由W、WN、TiN、TiW、TaN、碳(C)等所構成，例如可形成1nm～30nm的單層膜或層合膜。如此，可使底部電極21與交換層62之間形成良好的界面。 　　[0081] 本實施形態的交換層62，與上述第1實施形態中之交換層22相同般，含有由周期表第16族之元素，具體而言，含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素之構成。具有OTS現象之交換元件20中，即使為進行開閉而施加電壓偏壓時，交換層52仍必須安定地維持非晶質構造，非晶質構造越安定時，則會產生安定的OTS現象。交換層52，除上述硫屬元素以外，為含有由磷(P)及砷(As)所選出之至少1種的元素(第1元素)、硼(B)及碳(C)所選出之至少1種的元素(第2元素)及鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素之構成。 　　[0082] 交換層62，以含有以下範圍的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素為佳。硫屬元素，以含有20原子%以上、70原子%以下之範圍為佳。第1元素，以含有3原子%以上、40原子%以下之範圍為佳。第2元素，以含有3原子%以上、50原子%以下之範圍為佳。第3元素，以含有3原子%以上、40原子%以下之範圍為佳。 　　[0083] 交換層62，除上述元素以外，可再含有氮(N)及氧(O)中之至少1種。氮(N)，可與鋁或(Al)或鎵(Ga)鍵結，形成高電阻的化合物。又，交換層62含有氮(N)或氧(O)之情形，交換層62，不包含氮(N)及氧(O)的組成比之合計為100原子%時，硫屬元素、第1元素、第2元素及第3元素以含有上述範圍為佳。 　　[0084] 又，交換層62，可含有矽(Si)及鍺(Ge)中之至少1種。交換層62中含有矽(Si)或鍺(Ge)等之情形，氮(N)，可與該些元素鍵結，形成高電阻之化合物。即，使用鋁(Al)或鎵(Ga)等的第3元素，與矽(Si)或鍺(Ge)，與氮(N)構成交換層62時，可形成具有高電阻值的交換層62。例如，氮(N)與鋁(Al)的化合物之能帶隙，為6.2左右。如此，與不含氮(N)的情形相比較時，更能抑制漏電流之發生。含有鋁(Al)或鎵(Ga)等的第3元素，與矽(Si)或鍺(Ge)，與氮(N)的交換層62中，由該些互相鍵結而得之化合物會分散於層內。如此，可使非晶質構造安定化。 　　[0085] 交換層62，例如，由BGaPTe、BGaAsTe、BGaPTeN、BGaAsTeN、BGaPTeO、BGaAsTeO、BGaCPTe、BGaCAsTe、BGaCPTeN、BGaCAsTeN、BGaCPTeO、BGaCAsTeO、BGaPSe、BGaAsSe、BGaPSeN、BGaAsSeN、BGaPSeO、BGaAsSeO、BGaCPSe、BGaCAsSe、BGaCPSeN、BGaCAsSeN、BGaCPSeO、BGaCAsSeO中之任一元素構成所形成者為佳。或，例如，由BAlGaPTe、BAlGaAsTe、BAlGaPTeN、BAlGaAsTeN、BAlGaPTeO、BAlGaAsTeO、BAlGaCPTe、BAlGaCAsTe、BAlGaCPTeN、BAlGaCAsTeN、BAlGaCPTeO、BAlGaCAsTeO、BAlGaPSe、BAlGaAsSe、BAlGaPSeN、BAlGaAsSeN、BAlGaPSeO、BAlGaAsSeO、BAlGaCPSe、BAlGaCAsSe、BAlGaCPSeN、BAlGaCAsSeN、BAlGaCPSeO、BAlGaCAsSeO中之任一元素構成所形成者為佳。又，例如，由BGaInPTe、BGaInAsTe、BGaInPTeN、BGaInAsTeN、BGaInPTeO、BGaInAsTeO、BGaInCPTe、BGaInCAsTe、BGaInCPTeN、BGaInCAsTeN、BGaInCPTeO、BGaInCAsTeO、BGaInPSe、BGaInAsSe、BGaInPSeN、BGaInAsSeN、BGaInPSeO、BGaInAsSeO、BGaInCPSe、BGaInCAsSe、BGaInCPSeN、BGaInCAsSeN、BGaInCPSeO、BGaInCAsSeO中之任一元素構成所形成者為佳。 　　[0086] 其他，交換層62，亦可使用以下的構成。例如，含有作為第1元素之磷(P)、含有作為第2元素之硼(B)與碳(C)之情形時，交換層62，以BGaPCTeN之元素構成為佳。該元素構成中，各元素之組成比，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素以45原子%以上、55原子%以下為佳。第1元素之磷(P)以5原子%以上、15原子%以下為佳。第2元素之硼(B)及碳(C)，以合計20原子%以上、30原子%以下為佳。第3元素之鎵(Ga)，以8原子%以上、18原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以5原子%以上、15原子%以下為佳。 　　[0087] 上述元素構成中，第1元素之磷(P)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之磷(P)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。氮(N)的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。氮(N)的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。 　　[0088] 又，交換層62，亦可為BGaInCPTeN之元素構成。鎵(Ga)及銦(In)為相同之價數，且性質亦相近，但原子(離子)半徑並不相同。如上所述般，第3元素不僅含有鎵(Ga)，亦含有銦(In)之情形，可經由調整各個的含量，使非晶質構造更安定化，而改善重複動作等的特性。該元素構成中的各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以55原子%以上、65原子%以下為佳。第1元素之磷(P)，以8原子%以上、18原子%以下為佳。第2元素之硼(B)及碳(C)，以合計10原子%以上、20原子%以下為佳。第3元素之鎵(Ga)，以5原子%以上、20原子%以下為佳，銦(In)，以5原子%以上、20原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以5原子%以上、15原子%以下為佳。 　　[0089] 上述元素構成中，第1元素之磷(P)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之磷(P)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第3元素之鎵(Ga)及銦(In)少於上述範圍之情形，鎵(Ga)及銦(In)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。第3元素之鎵(Ga)及銦(In)高於上述範圍之情形，耐重複性會略微降低。氮(N)的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。氮(N)的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。 　　[0090] 又，交換層62，可具有BGaCGePTeN之元素構成。追加鍺(Ge)時，可改善閥值電壓之變動。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以50原子%以上、60原子%以下為佳。第1元素之磷(P)，以3原子%以上、10原子%以下為佳。第2元素之硼(B)及碳(C)，以合計20原子%以上、30原子%以下為佳。第3元素之鎵(Ga)，以3原子%以上、10原子%以下為佳。鍺(Ge)，以8原子%以上、20原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以3原子%以上、10原子%以下為佳。 　　[0091] 上述元素構成中，第1元素之磷(P)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之磷(P)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。鍺(Ge)高於上述範圍之情形，非晶質構造之安定性也會降低，且閥值電壓之變動會略微增大。鍺(Ge)少於上述範圍之情形，非晶質構造之安定性會降低，且閥值電壓之變動會略微增大。氮的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。氮的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。 　　[0092] 又，交換層62中，亦可為第1元素以砷(As)替代磷(P)而得的BGaCAsTeN之元素構成。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以30原子%以上、50原子%以下為佳。第1元素之砷(As)，以12原子%以上、22原子%以下為佳。第2元素之硼(B)及碳(C)，以合計15原子%以上、35原子%以下為佳。第3元素之鎵(Ga)，以15原子%以上、25原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以3原子%以上、15原子%以下為佳。 　　[0093] 上述元素構成中，第1元素之砷(As)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之砷(As)少於上述範圍之情形，重複次數之耐久性會略微降低。氮的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。氮的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。 　　[0094] 又，交換層62，亦可為BGaCSiAsTeN之元素構成。經由追加矽(Si)，可改善閥值電壓之變動。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以25原子%以上、35原子%以下為佳。第1元素之砷(As)，以12原子%以上、22原子%以下為佳。第2元素之硼(B)及碳(C)，以合計17原子%以上、27原子%以下為佳。第3元素之鎵(Ga)，以16原子%以上、26原子%以下為佳。矽(Si)，以5原子%以上、15原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以3原子%以上、15原子%以下為佳。 　　[0095] 上述元素構成中，第1元素之砷(As)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之砷(As)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。矽(Si)高於上述範圍之情形，非晶質構造之安定性也會降低，且閥值電壓之變動會略微增大。矽(Si)少於上述範圍之情形，非晶質構造之安定性會降低，且閥值電壓之變動會略微增大。氮的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。氮的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。 　　[0096] 又，交換層62，亦可為BGaCGeAsTeN之元素構成。追加鍺(Ge)時，可改善閥值電壓之變動。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以25原子%以上、35原子%以下為佳。第1元素之砷(As)，以15原子%以上、25原子%以下為佳。第2元素之硼(B)及碳(C)，以合計10原子%以上、20原子%以下為佳。第3元素之鎵(Ga)，以20原子%以上、30原子%以下為佳。鍺(Ge)，以8原子%以上、20原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以3原子%以上、15原子%以下為佳。 　　[0097] 上述元素構成中，第1元素之砷(As)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之砷(As)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。鍺(Ge)高於上述範圍之情形，非晶質構造之安定性也會降低，且閥值電壓之變動會略微增大。鍺(Ge)少於上述範圍之情形，非晶質構造之安定性會降低，且閥值電壓之變動會略微增大。氮的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。氮的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。 　　[0098] 又，交換層62，硫屬元素亦可以同族的硒(Se)替代碲(Te)使用。使用硒(Se)之情形，與交換層62使用碲(Te)之情形相比較時，因能帶隙會增大，故使用硒(Se)時，交換層會形成更高電阻化，而可降低漏電流值。又，因硒(Se)與碲(Te)為同族，故元素構成中之各元素之組成比，與碲(Te)之情形為相同。即，於不包含氮(N)之狀態，硒(Se)為20原子%以上、70原子%以下，第1元素之砷(As)為3原子%以上、40原子%以下，第2元素之硼(B)與碳(C)為3原子%以上、50原子%以下，第3元素之鎵(Ga)以含有40原子%以下之範圍為佳。又，氮(N)的添加量，相對於全構成元素以0原子%以上、30原子%以下為佳。 　　[0099] 使用硒(Se)之交換層62，例如以BGaCAsSeN之元素構成為佳。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素之硒(Se)，以40原子%以上、60原子%以下為佳。第1元素之砷(As)，以30原子%以上、40原子%以下為佳。第3元素之鎵(Ga)，以3原子%以上、10原子%以下為佳。又，硼(B)及碳(C)，以3原子%以上、15原子%以下為佳。氮(N)的添加量，相對於全構成元素以5原子%以上、20原子%以下為佳。 　　[0100] 上述元素構成中，第1元素之砷(As)多於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之砷(As)少於上述範圍之情形，重複次數之耐久性會略微降低。第3元素之鎵(Ga)高於上述範圍之情形，漏電流值會略微增加。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低而製程耐久性會略微降低。硼(B)及碳(C)多於上述範圍之情形，重複動作中之閥值電壓的變動會略微增加。硼(B)及碳(C)少於上述範圍之情形，耐熱性會略微降低。氮(N)的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而偏差會略微惡化。氮(N)的添加量少於上述範圍之情形，重複動作之耐久性會略微降低。此外，交換層62，亦可為含有矽(Si)之BGaCSiAsSeN般之構成。該情形中，矽(Si)以3原子%以上、20原子%以下為佳。 　　[0101] 又，交換層62，只要無損本揭示之效果的範圍時，可含有該些以外的元素。 　　[0102] 例如，具有第1元素之磷(P)之情形，例如ZnBCGaPTeN般添加鋅(Zn)時，可更改善閥值電壓之變動。該元素構成中之各元素之組成比，例如，於不包含氮(N)之狀態，以具有以下之範圍為佳。硫屬元素，以55原子%以上、65原子%以下為佳。第1元素之磷(P)，以5原子%以上、15原子%以下為佳。第2元素之硼(B)及碳(C)，以合計10原子%以上、20原子%以下為佳。第3元素之鎵(Ga)，以5原子%以上、15原子%以下為佳。鋅(Zn)，以5原子%以上、15原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以3原子%以上、15原子%以下為佳。 　　[0103] 上述元素構成中，第1元素之磷(P)高於上述範圍之情形，非晶質構造之安定性會降低，而耐熱性會略微降低。第1元素之磷(P)少於上述範圍之情形，重複次數之耐久性會略微降低。第2元素之硼(B)及碳(C)高於上述範圍之情形，閥值電壓的變動會有增加之傾向。第2元素之硼(B)及碳(C)少於上述範圍之情形，形成強固鍵結的硼(B)或碳(C)會減少，而使耐熱性略微降低。第3元素之鎵(Ga)高於上述範圍之情形，耐重複性會略微降低。第3元素之鎵(Ga)少於上述範圍之情形，鎵(Ga)的效果會降低，化學安定性會降低，且製程耐久性會略微降低，例如會增大乾蝕刻所造成的損傷。鋅(Zn)高於上述範圍之情形，非晶質構造之安定性也會降低，且閥值電壓之變動會略微增大。鋅(Zn)少於上述範圍之情形，非晶質構造之安定性會降低，且閥值電壓之變動會略微增大。氮的添加量高於上述範圍之情形，非晶質構造之安定性會降低，而重複次數之耐久性會略微降低。氮的添加量少於上述範圍之情形，重複次數之耐久性會略微降低。 　　[0104] (3-2.作用・效果) 　　如前所述般，交換元件的閥值電壓之變動中，分別為經由重複動作造成特性劣化所產生之變動，與經時性變化造成閥值電壓之變動(偏差)所產生之偏差等2種。為實現交叉點型的記憶體晶格陣列的大容量化時，則多期待可降低經由因重複動作所造成的閥值電壓之變動及經時性變化造成閥值電壓之變動等二者。 　　[0105] 對於此點，本實施形態中，交換層22為形成含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素之構成。如此，可使構成交換層62的非晶質構造安定化，而降低因重複動作所造成的閥值電壓之變動及經時性變化造成閥值電壓之變動。即，可提高重複動作及經時性變化的閥值電壓之安定性。 　　[0106] 以上，本實施形態的交換元件60中，為使用硫屬元素，與由磷(P)及砷(As)所選出之至少1種，與由硼(B)及碳(C)所選出之至少1種，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種而形成交換層62。如此，可同時降低因因重複動作所造成的閥值電壓之變動及經時性變化造成閥值電壓之變動等二者，而可更提高閥值電壓之安定性。因此，可實現交叉點型的記憶體晶格陣列的大容量化及高壽命化。 　　[0107] 又，上述第2實施形態及第3實施形態中，交換元件50及交換元件60的構成之一例，雖分別列舉圖14及圖16之內容，但並非限定於該內容中。例如，交換元件50及交換元件60，亦可為上述第1實施形態中之交換元件20A的其他例示之圖2～圖4所列舉的交換元件20B、20C、20D之層合構造。 　　[0108] ＜4.變形例＞ (4-1.變形例1) 　　圖17為表示本揭示之變形例的記憶體晶格陣列2的構成之一例的斜視圖。該記憶體晶格陣列2，與上述記憶體晶格陣列1相同般，為具備有所謂交叉點陣列構造者。本變形例中，記憶體元件30為具有，沿著互相共通的方向延展的各位元線BL延展至記憶體層31。交換元件20，為沿著與位元線BL的延展方向相異的方向(例如，與位元線BL之延展方向為垂直交叉之方向)延展的字元線WL延展至交換層22。複數的字元線WL，與複數的位元線BL之交叉點，介由中間電極41，而使交換層22與記憶體層31形成層合之構成。 　　[0109] 如上所述，交換元件20及記憶體元件30，不僅交叉點，其為設有各別向字元線WL的延展方向及位元線BL的延展方向延展之構成，而可使形成位元線BL或字元線WL之層同時形成交換元件層或記憶體元件層之膜，而可整體化經由光微影技術製程進行形狀加工。因此，亦可減少製程步驟。 　　[0110] 又，圖17所示記憶體晶格陣列2的交換元件20，可被上述第2實施形態及第3實施形態的交換元件50、60所取代。 　　[0111] (4-2.變形例2) 　　圖18～圖21，為表示本揭示之變形例中具有3次元構造的記憶體晶格陣列3～6的構成之一例之斜視圖。具有3次元構造的記憶體晶格陣列中，各字元線WL為向互相共通的方向進行延展。各位元線BL，為向與字元線WL的延展方向為相異之方向(例如，與字元線WL之延展方向為垂直交叉之方向)，且互相共通之方向進行延展。此外，複數的字元線WL及複數的位元線BL，分別配置於複數的層內。 　　[0112] 複數的字元線WL分別配置於複數的階層時，複數的字元線WL所配置的第1層，與複數的字元線WL所配置的與第1層相鄰接的第2層之間的層內，配置有複數的位元線BL。複數的位元線BL分別配置於複數的階層之情形，例如，配置有複數的位元線BL的第3層，與於配置複數的位元線BL的第3層鄰接第4層之間的層內，配置複數的字元線WL。複數的字元線WL分別配置於複數的階層的同時，複數的位元線BL分別配置於複數的階層之情形，複數的字元線WL及複數的位元線BL，互相交互配置於記憶體晶格陣列的層合方向。 　　[0113] 本變形例的記憶體晶格陣列，為具有字元線WL或位元線BL中任一者為與Z軸方向平行配置，其他另一者則與XY平面方向平行配置的縱型交叉點構造。例如，如圖18所示般，可為複數的字元線WL分別向X軸方向、複數的位元線BL分別向Z軸方向延伸，其各個交叉點配置於記憶體晶格10上之構成。又，如圖19所示般，亦可為向X軸方向及Z軸方向分別延伸的複數的字元線WL及複數的位元線BL的交叉點之兩面，分別配置記憶體晶格10之構成。又如圖20所示般，具有向Z軸方向延伸的複數的位元線BL，與向X軸方向或Y軸方向2方向延伸的2種類的複數的字元線WL之構成亦可。此外，又如，複數的字元線WL及複數的位元線BL並非必須向同一方向延伸。例如，如圖21所示般，例如，複數的位元線BL向Z軸方向延伸、複數的字元線WL，於向X軸方向延伸途中向Y軸方向彎曲，再向X軸方向彎曲，而於XY平面上，以所謂的U字狀進行延伸亦可。 　　[0114] 如以上說明般，本揭示之記憶體晶格陣列，可提供一種使複數的記憶體晶格10配置於平面(2次元，XY平面方向)，再向Z軸方向層合形成3次元構造，的高密度且大容量的記憶裝置。 　　[0115] ＜5.適用例＞ 　　圖22為表示具備有具上述實施形態中所說明的含有記憶體晶格10的記憶體晶格陣列1(或記憶體晶格陣列2～5)的不揮發性記憶體系統(記憶體系統400)之數據記憶系統(數據記憶系統500)之構成者。該數據記憶系統500，為由主機100，與記憶體控制器200，與記憶體300所構成。記憶體系統400為由記憶體控制器200，與記憶體300所構成。 　　[0116] 主機100，為對記憶體300發出有關數據的讀取處理及寫入處理，或有錯誤訂正等指令的命令者。該主機100為具備作為主機100的實踐處理之處理器110，與於記憶體控制器200之間進行取捨的控制器介面101。 　　[0117] 記憶體控制器200，為依據主機100發出之指令，對記憶體300進行需求控制。該記憶體控制器200，為具備有控制部210，與ECC處理部220，與數據緩衝區230，主介面201，與記憶體介面202。 　　[0118] 控制部210，為對記憶體控制器200全體進行控制者。該控制部210，為解釋由主機100指示之指令，對記憶體300提出必要的需求。 　　[0119] ECC處理部220，為實行產生記憶體300所記錄的數據之錯誤訂正碼(ECC：Error Correcting Code)，及實行記憶體300所讀取的數據之錯誤檢出及訂正處理者。 　　[0120] 數據緩衝區230，為於轉送由主機100接收的寫入數據，或記憶體300接收的讀取數據等時，暫時保存用的緩衝區。 　　[0121] 主介面201，為於主機100之間進行取捨的介面。記憶體介面202，為於記憶體300之間進行取捨的介面。 　　[0122] 記憶體300，為具備有控制部310，與記憶體晶格陣列320，與控制器介面301。控制部310，為對記憶體300全體進行控制者，依記憶體控制器200所接收的要求，對記憶體晶格陣列320進行存取之控制。控制器介面301，為於記憶體控制器200之間進行取捨的介面。 　　[0123] 記憶體晶格陣列320，為使用具備有由複數的字元線WL，與複數的位元線BL於各個交點的交叉點逐一配置而得的複數的記憶體晶格10之交叉點陣列構造的記憶體晶格陣列1(或2～5)者。記憶體晶格10，為由上述實施形態中所說明的交換元件20(交換元件20A、20B、20C、20D)，與記憶體元件所構成者。該記憶體元件，如上所述般，為具有電阻變化層，與含有經由施加電場而於該電阻變化層形成傳導路徑的可動元素之離子源層的層合構造之電阻變化記憶體(記憶體元件30)。其他，例如，亦可使用使用金屬氧化物的ReRAM(Resistive Ramdom Access Memory)或使用熔絲或反熔絲的單次寫入的OTP(One Time Programable)記憶體、單極性的相變化記憶體PCRAM，或使用磁氣電阻變化元件的磁記憶體等的不揮發記憶體(NVM：Non-Volatile Memory)。 　　[0124] 構成記憶體晶格陣列320的各記憶體晶格10，包含數據區域321、ECC區域322。數據區域321，為記憶通常數據的區域。 　　[0125] 如上所述，使用含有本揭示之交換元件20的交叉點型的記憶體晶格陣列1(或記憶體晶格陣列2～5)作為記憶體系統使用時，可提高動作速度等的性能。 　　[0126] ＜6.實施例＞ 　　以下，將對本揭示之具體實施例進行說明。 　　[0127] (實驗1) 　　首先，使用逆濺鍍清洗TiN所形成的底部電極。其次，於成膜反應室內、氮氣流動中，使用反應性濺鍍於TiN上形成膜厚20nm～50nm的由BCTeN所形成的交換層薄膜後，使用W形成厚30nm之膜，作為頂部電極。隨後，進行圖型形成(Patterning)及320℃、2小時的熱處理，製得1電晶體-1交換元件(實驗例1-1)。表1為紀錄實驗例1-1的交換層之構成元素及後述第10次與1E6次間的閥值電壓之差(ΔVth10th-1E6 (表1Δ中，記載為Vth))之內容。隨後，進行1E6次重複動作，並測定特定的循環後的閥值電壓。測定條件為：極限電流設為100μAm、脈衝寬設為1μ秒，施加電壓6V的脈衝壓。圖23為彙整該測定結果者。 　　[0128][0129] 交換元件，多數期待無論進行幾次重複動作後，亦可於特定的閥值電壓下動作，且可抑制因交換元件的驅動方法或構成材料所造成的閥值電壓之變動。實驗例1-1中，閥值電壓(Vth)於進行1E3次雖可維持幾乎一定的3.6V，但隨後即緩緩降低。故，將第10次與第1E6次的閥值電壓之差定義為ΔVth10th-1E6 (式1)。於實驗例1-1中之ΔVth10th-1E6 之值為0.6V，但伴隨重複動作次數之增加，其閥值電壓則逐漸降低。 　　[0130] (數1)[0131] 其次，於實驗例1-1中，為測定300次重複動作時的閥值電壓之變動。圖24為彙整該結果者。300次重複動作中的實驗例1-1之重複動作後的閥值電壓之平均為約3.6V，其最大值與最小值之差為約0.7V。 　　[0132] (實驗2) 　　其次，除交換層使用上述實施形態所列舉的元素所形成者以外，其他皆使用與實驗1同樣之方法，製得8種類的交換元件(實驗例2-1～實驗例2-8)。隨後，依與實驗例1-1相同般，算出第10次與第1E6次間的閥值電壓之差(ΔVth10th-1E6 )，與各交換層之構成同時彙整於表2中。 　　[0133][0134] 由表2得知，實驗例2-1～實驗例2-8中，第10次及第1E6次重複動作後的閥值電壓(Vth)之變動寬ΔVth10th-1E6 ，與實驗例1-1之0.6V相比較時，為更小的0.2V以下。其應為實驗例1-1及實驗例2-1的交換層之構成，為有無存在鎵(Ga)及磷(P)之差異。實驗例1-1及實驗例2-7的交換層之構成，為有無存在砷(As)之差異。又，由實驗例2-1與實驗例2-2之比較，及實驗例2-7與實驗例2-8之比較得知，其亦可不含有氮(N)。由實驗例2-3得知，可使用氧(O)替代氮(N)。此外，由實驗例2-4得知，可使用砷(As)替代磷(P)。又，由實驗例2-5及實驗例2-6得知，若含有碳(C)時，則可不含有硼(B)。由以上結果得知，因重複動作所造成的閥值電壓之變動寬ΔVth10th-1E6 ，可因交換層為含有硼(B)或碳(C)，與磷(P)或砷(As)，與碲(Te)之構成，而得到改善。又，確認含有硼(B)或碳(C)，與磷(P)或砷(As)，與鎵(Ga)，與碲(Te)之構成亦可改善。 　　[0135] 其次，使用與實驗1相同之方法，於實驗例2-1中，測定進行300次重複動作之際的閥值電壓之變動。圖25為其結果之彙整內容。實驗例2-1中，重複動作後的閥值電壓，至300次為止皆幾乎固定維持於約3.0V。又，其最大值與最小值之差為約0.15V。其中，相對於閥值電壓的大小，變動大小之比例為將閥值電壓之最大值與最小值之差，除以閥值電壓的平均值之方式算出，而將其作為重複動作中閥值電壓之變動的指標(變動指標)。 　　[0136] 相對於實驗例1-1中之變動指標為0.24，實驗例2-1中之變動指標為0.05，其與實驗例1-1相比較時，為低0.19者。同樣地，實驗例2-7中之變動指標為0.06，與實驗例1-1相比較時，為低0.18者。因此，實驗例2-1及實驗例2-7中之交換元件，得知其可大幅改善重複動作中閥值電壓之變動。即，確認其可增大讀取寬容度RM。其結果推測應為於交換層內，同時存在硼(B)或碳(C)及磷(P)或砷(As)而得之效果，或同時存在硼(B)或碳(C)及磷(P)或砷(As)及鎵(Ga)之效果。以下將說明其理由。 　　[0137] 硼(B)及碳(C)，如上所述般，與磷(P)、砷(As)、碲(Te)等相比較時，為具有更小的原子半徑。於同時含有B及C，與P、As、Te等之交換層中，因B及C之原子半徑，與其他元素之原子半徑之差較大，故不易取得結晶構造。因此，推測相較於不含B或C的由As或P與Te等所形成之交換層，其非晶質構造為更安定化。又，B及C具有強大共價鍵結性，因此，可使非晶質中的硫屬元素呈現安定化。因此，推測使用B及C中之一者或其二者作為構成交換層的非晶質構造可呈現出安定化。 　　[0138] 與砷(As)或同族的磷(P)，例如，碲(Te)或硒(Se)等的硫屬元素可形成硫屬化物(chalcogenide)玻璃。又，砷(As)或同族的磷(P)，可形成As2 Te3 或As2 Se3 等較硫屬元素具有更高融點的化合物。如此，推測砷(As)及磷(P)與碲(Te)及硒(Se)，其原子間的鍵結亦極強。因此，推測使用As及P中之一者或二者時，可使交換層內的硫屬元素安定化，而使構成交換層的非晶質構造安定化。 　　[0139] 鎵(Ga)，可與磷(P)或砷(As)，例如形成GaP或GaAs等安定的化合物。又，鎵(Ga)，亦可與硫屬元素，例如形成GaTe或Ga2 Te3 等化合物。此外，例如砷(As)，如上所述般，也容易與硫屬元素形成鍵結。因此，推測鎵(Ga)，與磷(P)或砷(As)，與硫屬元素，容易互相鍵結而形成非晶質構造。又，與鎵(Ga)同屬周期表第13族的具有相同性質的鋁(Al)或銦(In)，例如，可與磷(P)或砷(As)形成AlAs或InP等化合物。又，硫屬元素，例如，可形成InTe等化合物。因此，可容易推測不僅為鎵(Ga)，使用鋁(Al)或銦(In)等之際，亦可得到相同的效果。此外，使用2種類以上的由鋁(Al)、鎵(Ga)及銦(In)所選出的周期表第13族元素時，推測也可得到相同的效果。 　　[0140] 又，本揭示之交換元件的交換特性，因基於硫屬元素故基本上具有公知的OTS特性，故容易推測其與使用Te以外的1種或複數種硫屬元素(硒(Se)及硫(S))的情形相同，而可得到相同的結果。 　　[0141] 由以上說明內容，推測選擇使用由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的元素，與由硼(B)及碳(C)所選出之至少1種的元素，將該些均勻混合而製得非晶質構造之情形，可製得一各個元素安定，且可提高融點或結晶化溫度的安定的非晶質構造。此外，推測若加入由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的元素，將該些均勻混合而形成非晶質構造之情形時，可製得一各個元素安定，且可提高融點或結晶化溫度的安定的非晶質構造。安定的非晶質構造時，於重複交換動作之情形，將不易引起因電場或熱所造成的構成元素向其他層擴散或引起構造之變質。其結果，推測對於重複動作而言，其閥值電壓呈現安定化現象。 　　[0142] 又，得知本實驗所得之交換層中，亦可添加氮(N)或氧(O)。氮(N)及氧(O)，推測可與構成元素鍵結，而使非晶質構造安定化。如此，推測可與重複特性同時改善降低漏電流等的交換元件特性。 　　[0143] (實驗3) 　　隨後，調查構成交換層的元素之組成比。首先，使用與實驗1,2相同之方法，分別製得具有不同構成元素或組成比的交換層之24種類的交換元件(實驗例3-1～實驗例3-24)。隨後，於測定各交換元件特性的同時，與實驗例2-1等相同般，算出第10次與第1E6次之閥值電壓之差(ΔVth10th-1E6 )，及重複動作中的閥值電壓之變動指標。又，RBS／NRA組成分析中，分析各實驗例3-1～實驗例3-24的組成比。其中，算出構成元素之中，於由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素、由磷(P)及砷(As)所選出之至少1種的元素(第1元素)、硼(B)及碳(C)所選出之至少1種的硫屬元素、由硼(B)及碳(C)所選出之至少1種的元素(第2元素)、由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的元素(第3元素)及其他元素之含有比(原子量比)的合計設為100時，各元素(硫屬元素、第1元素、第2元素、第3元素及其他之元素)的組成比。又，此處算出之數值，為不含氮(N)及氧(O)之狀態之值。表3中，為彙整各實驗例3-1～實驗例3-24中的各交換層之構成、不含氮(N)及氧(O)之狀態的構成元素之組成比、第0次與第1E6次之閥值電壓的差(ΔVth10th-1E6 )及閥值電壓之變動指標(Variation Index)。 　　[0144][0145] 首先，請注意硫屬元素(此處為Te)之含量。硫屬元素之含量為13原子%的實驗例3-3，並未產生作為交換元件之動作。硫屬元素，為可得到作為交換元件所需特性的最重要元素。因此，因實驗例3-3中，硫屬元素之含量相對的較低，故推測於得到交換特性。另一方面，硫屬元素之含量為74原子%的實驗例3-11，於製程中發生膜剝離。此點推測因為硫屬元素過多，而造成膜質惡化之結果。因此，硫屬元素以含有20原子%以上、70原子%以下之範圍為佳。 　　[0146] 其次，請注意由磷(P)及砷(As)所選出的第1元素之含量。第1元素之含量為1原子%的實驗例3-2，其ΔVth10th-1E6 具有0.8之高值。又，與其他的實驗例比較時，其變動指標亦為0.30之高值。第1元素之含量為47原子%的實驗例3-10，並未產生作為交換元件之動作。此點推測應為交換層中含有過多的第1元素所造成者。因此，第1元素以含有3原子%以上、40原子%以下之範圍為佳。 　　[0147] 隨後，請注意由硼(B)及碳(C)所選出的第2元素之含量。第2元素之含量為1原子%的實驗例3-12，其ΔVth10th-1E6 為1.0之高值，且閥值電壓之變動指標亦為0.36，與其他的實驗例比較時為高值。第2元素之含量為60原子%的實驗例3-15，並未產生作為交換元件之動作。此點推測應為交換層中含有過多的第1元素所造成者。因此，第2元素以含有3原子%以上、50原子%以下之範圍為佳。 　　[0148] 其次，請注意由鋁(Al)、鎵(Ga)及銦(In)所選出的第3元素之含量。不含第3元素的實驗例3-1，其ΔVth10th-1E6 為0.4，又，閥值電壓之變動指標為0.19，其與實驗例1-1比較，得知其閥值電壓之變動得到改善。即，得知交換層，僅含有硫屬元素、第1元素及第2元素時，即可得到本揭示之效果。對於此點，第3元素之含量為45原子%的實驗例3-9，並未產生作為交換元件之動作。此點，推測應為交換層含有過多的第3元素所造成之結果。因此，得知第3元素以含有0原子%以上、40原子%以下之範圍為佳。 　　[0149] 由以上結果得知，構成本揭示之交換元件的交換層，於不含氮(N)及氧(O)的元素之合計為100時，由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素以含有20原子%以上、70原子%以下為佳。由磷(P)及砷(As)所選出之至少1種的第1元素，以含有3原子%以上、40原子%以下之範圍為佳。由硼(B)及碳(C)所選出之至少1種的第2元素，以含有3原子%以上、50原子%以下之範圍為佳。由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素，以含有0原子%以上、40原子%以下之範圍為為佳。 　　[0150] 又，實驗例3-1～實驗例3-24中，氮(N)相對於全構成元素為添加3原子%以上、30原子%以下之範圍。又，於此並未有敘述，但氮(N)添加多於30原子%的交換元件，容易產生動作不良或特性不良，或交換層的膜剝離。此外，由實驗2之結果得知，亦可不添加氮(N)。該些之中，雖不能斷言可使用具有實驗3所示的構成以外的組成比，或含有其他添加元素的交換層之交換元件，但相對於構成交換層的全構成元素，氮(N)以添加30原子%以下之範圍為佳。又，由實驗2之結果得知，亦可不添加氧(O)。此外，得知亦可同時添加氮(N)與氧(O)。又，於此雖無敘述，但對於由實驗例2或實驗例3所示元素所構成的交換元件，添加氧(O)以替代氮(N)之情形，或同時添加氮(N)及氧(O)二者之情形中，相對於構成交換層的全構成元素，氧(O)之含量超過30原子%時，將會使交換層高電阻化，而無法得到作為交換元件所需要的特性。因此，雖不能斷言可使用具有實驗3所示構成以外的組成比，或含有其他添加元素的交換層之交換元件，但相對於構成交換層的全構成元素，氧(O)以含有30原子%以下之範圍為佳。 　　[0151] 此外，本揭示之交換元件中，作為第1元素使用的磷(P)及砷(As)於周期表上雖屬同一族，但砷(As)與磷(P)比較時，更容易與16族之硫屬元素形成化合物。因此，與構成砷(As)的交換元件以外的其他元素之最佳組成比，推測為大於磷(P)。因此，可得到較佳特性的最佳組成範圍，推測將依構成元素之組合而有所不同。 　　[0152] 例如，實驗例3-16～實驗例3-24之交換元件中，ΔVth10th-1E6 及變動指標同時顯示出較良好之值。因此，本揭示之交換元件，推測以實驗例3-16～實驗例3-24之元素構成及組成範圍為更佳。 　　[0153] 例如，如實驗例3-16所示，由含有作為第1元素之磷(P)的BCGaPTeN所構成的交換元件，其組成比中較佳的範圍，為不含氮(N)之組成比時，硫屬元素為45原子%以上、55原子%以下，第1元素之磷(P)為5原子%以上、15原子%以下，第2元素之硼(B)及碳(C)之合計為20原子%以上、30原子%以下及第3元素之鎵(Ga)為8原子%以上、18原子%以下。氮(N)的添加量，相對於全構成元素以5原子%以上、15原子%以下為佳。 　　[0154] 如實驗例3-17所示，得知由所加入作為第3元素的鎵(Ga)中，亦含有銦(In)的BCGaInPTeN所構成的交換元件時，可改善重複動作等之特性。其推測因鎵(Ga)與銦(In)，為具有相同價數及類似之性質，但原子(離子)半徑相異者，故可經由調整各個的含量，而使非晶質的構造更安定化。故得知具有該元素構成的交換元件中，該組成比的較佳範圍，於不含氮(N)之組成比中，硫屬元素為55原子%以上、65原子%以下，第1元素之磷(P)為8原子%以上、18原子%以下，第2元素之硼(B)及碳(C)之合計為10原子%以上、20原子%以下及第3元素之鎵(Ga)為5原子%以上、20原子%以下，同樣地，第3元素之銦(In)為5原子%以上、20原子%以下。氮(N)的添加量，相對於全構成元素，以5原子%以上、15原子%以下為佳。 　　[0155] 又，交換層，例如，由實驗例3-18或實驗例3-24之結果得知，因其他添加元素之B或C具有強固鍵結，故相較於含有Si或Ge所形成者為更佳。此點應為，添加該些元素，可使非晶質構造更安定化之效果。此外，交換層亦可與矽(Si)或鍺(Ge)同時使用氮(N)或氧(O)。同時添加矽(Si)或鍺(Ge)與氮(N)或氧(O)時，於改善重複特性同時可降低漏電流等交換元件之特性。 　　[0156] 如實驗例3-18所示，得知由加有其他元素之鍺(Ge)的BCGaGePTeN所構成的交換元件，可改善閥值電壓之變動。具有該元素構成的交換元件，其組成比的較佳範圍，得知於不含氮(N)之組成比時，硫屬元素以50原子%以上、60原子%以下，第1元素之磷(P)為3原子%以上、10原子%以下，第2元素之硼(B)及碳(C)之合計為20原子%以上、30原子%以下，第3元素之鎵(Ga)為3原子%以上、10原子%以下及其他元素之鍺(Ge)為8原子%以上、20原子%以下。氮(N)的添加量，相對於全構成元素，以3原子%以上、10原子%以下為佳。 　　[0157] 如實驗例3-19所示，由使用砷(As)替代第1元素的磷(P)的BCGaAsTeN所構成的交換元件中，其組成比的較佳範圍，得知於不含氮(N)的組成比時，硫屬元素為30原子%以上、50原子%以下，第1元素之砷(As)為12原子%以上、22原子%以下，第2元素之硼(B)及碳(C)之合計為15原子%以上、35原子%以下及第3元素之鎵(Ga)為15原子%以上、25原子%以下。氮(N)的添加量，相對於全構成元素，以3原子%以上、15原子%以下為佳。 　　[0158] 如實驗例3-20所示，得知由加入其他元素之矽(Si)的BCGaSiAsTeN所構成的交換元件，可改善閥值電壓之變動。具有該元素構成的交換元件中，其組成比的較佳範圍，得知於不含氮(N)的組成比時，硫屬元素為25原子%以上、35原子%以下，第1元素之砷(As)為12原子%以上、22原子%以下，第2元素之硼(B)及碳(C)之合計為17原子%以上、27原子%以下，第3元素之鎵(Ga)為16原子%以上、26原子%以下及其他元素之矽(Si)為5原子%以上、15原子%以下。氮(N)的添加量，相對於全構成元素，以3原子%以上、15原子%以下為佳。 　　[0159] 如實驗例3-21所示，得知由加入其他元素之鍺(Ge)的BCGaGeAsTeN所構成的交換元件，可改善閥值電壓之變動。具有該元素構成的交換元件中，其組成比的較佳範圍，得知於不含氮(N)的組成比時，硫屬元素為25原子%以上、35原子%以下，第1元素之砷(As)為15原子%以上、25原子%以下，第2元素之硼(B)及碳(C)之合計為10原子%以上、20原子%以下，第3元素之鎵(Ga)為20原子%以上、30原子%以下及其他元素之鍺(Ge)為8原子%以上、20原子%以下。氮(N)的添加量，相對於全構成元素，以3原子%以上、15原子%以下為佳。 　　[0160] 如實驗例3-22所示，得知除其他元素之矽(Si)或鍺(Ge)以外，添加鋅(Zn)的ZnBCGaPTeN所構成的交換元件，亦可改善閥值電壓之變動。具有該元素構成的交換元件中，其組成比的較佳範圍，得知於不含氮(N)的組成比時，硫屬元素為55原子%以上、65原子%以下，第1元素之磷(P)為5原子%以上、15原子%以下，第2元素之硼(B)及碳(C)之合計為10原子%以上、20原子%以下，第3元素之鎵(Ga)為5原子%以上、15原子%以下及其他元素之鋅(Zn)為5原子%以上、15原子%以下。氮(N)的添加量，相對於全構成元素，以3原子%以上、15原子%以下為佳。 　　[0161] 如實驗例3-23所示，得知由與硫屬元素之硒(Se)、第1元素之砷(As)同時含有第3元素之鎵(Ga)的BGaCAsSeN所構成的交換元件，亦可改善閥值電壓之變動。具有該元素構成的交換元件中，其組成比的較佳範圍，得知於不含氮(N)的組成比時，硫屬元素硒(Se)為20原子%以上、70原子%以下，第1元素之砷(As)為3原子%以上、40原子%以下，第2元素之硼(B)及碳(C)之合計為3原子%以上、50原子%以下及第3元素之鎵(Ga)為3原子%以上、40原子%以下。氮(N)的添加量，相對於全構成元素，以0原子%以上、30原子%以下為佳。又，交換層，如實驗例3-24所示般，亦可具有含有矽(Si)的BGaCSiAsSeN之構成。該情形中，矽(Si)以3原子%以上、20原子%以下為佳。 　　[0162] (實驗4) 　　首先，使用逆濺鍍清洗TiN所形成之底部電極。其次，於成膜反應室內流動氮氣中，進行反應性濺鍍處理，於TiN上形成由BCTeN所形成的膜厚5nm～50nm的交換層後，形成膜厚30nm的W，作為頂部電極。隨後，進行圖型形成(Patterning)及320℃、2小時之熱處理，而製得1電晶體-1交換元件(實驗例4-1)。表4為記載實驗例4-1之交換層之構成元素及後述的偏差指標內容。 　　[0163][0164] 交換元件的交換動作所產生的閥值電壓，已知會受到最後交換動作後的時間(間隔時間)長度所影響(偏差)。一般而言，交換元件，較前次之交換動作起的間隔時間越長時，隨後的交換動作中之閥值電壓則會有上升之傾向。故所期待的理想的交換元件，例如，無論間隔時間的長短，其閥值電壓皆可為持一定而不產生變化者。其中，於伴隨前次之交換動作起，間隔時間的長短而評估閥值電壓究竟上升多少而進行定義為「偏差指標」之測定，以評估其偏差。具體而言，對於交換元件施加脈衝電壓，使其確實地進行交換動作(時刻0)、隨後經過間隔時間100ms(時刻100ms)後，施加脈衝再度進行交換動作，測定由時刻0起的閥值電壓之變化量。將該閥值電壓之變化量作為偏差指標。實驗例4-1中，偏差指標為0.50V。 　　[0165] (實驗5) 　　其次，使用與實驗4相同之方法製得9種類之交換元件(實驗例5-1～實驗例5-9)。隨後，依與實驗例4-1相同般，測定偏差指標，並與各交換層之構成，同時彙整於表5內容。 　　[0166][0167] 由表5得知，於實驗例5-1～實驗例5-9中，任一偏差指標皆為0.25以下，與實驗例4-1之0.50V比較時，為一半以下。實驗例4-1及實驗例5-1的交換層之構成中，僅為有無砷(As)之差異。即，偏差，可由交換層具有由硼(B)、碳(C)、砷(As)、碲(Te)及氮(N)所得之元素構成而得到改善。實驗例5-2，為由實驗例5-1之交換層之構成中去除氮(N)者。實驗例5-3，為由實驗例5-1之交換層之構成中去除碳(C)，並使用硒(Se)替代碲(Te)而得者。由該些實驗例5-1～實驗例5-3的結果得知，該偏差，可於交換層至少為具有由硼(B)或碳(C)，與砷(As)，與硒(Se)或碲(Te)所形成之元素構成而得到改善。 　　[0168] 此外，使用鎵(Ga)的實驗例5-4～實驗例5-9中，其偏差指標更為改善。由實驗例5-5及實驗例5-6的結果得知，至少含有由鎵(Ga)、砷(As)及硒(Se)所形成之構成，可使偏差指標得到改善。實驗例5-8為於實驗例5-6的構成中，再添加鍺(Ge)者，實驗例5-9為將實驗例5-8添加之鍺(Ge)以添加矽(Si)替代者。該些與實驗例5-6及實驗例5-8相同般，可改善偏差指標。又，於此處並未有揭示，僅由AsSe或AsSeN的構成，於製程後的退火(annealing)步驟後，皆發生膜浮起或膜剝離等，而使包含偏差指標的各種特性大幅惡化。因此，得知偏差，可以交換層使用硒或(Se)或碲(Te)等的硫屬元素，與砷(As)，與硼(B)或碳(C)之構成而得到改善。此外，偏差可於交換層使用硒或(Se)或碲(Te)等的硫屬元素，與砷(As)，與鎵(Ga)之構成，而得到大幅的改善。 　　[0169] 偏差受到改善之理由，推測應為以下之理由。例如，砷(As)可與碲(Te)或硒(Se)形成硫屬化物玻璃，而形成硫屬化物玻璃。又，砷(As)，可形成As2 Te3 或As2 Se3 等較硫屬元素為更高融點之化合物。因此，推測砷(As)可與硫屬元素於原子間形成強固鍵結，而使硫屬元素安定化。如此，推測可提高非晶質構造之安定性。又，與砷(As)同族的P(磷)，推測應具有相同之性質。因此，與硫屬元素同時使用砷(As)及鎵(Ga)構成交換層時，於交換層受到伴隨交換元件動作所施加的電場時，也不會造成構造變化或原子變位等，而可實現安定的非晶質構造，而可抑制切換閥值電壓之經時性變化。 　　[0170] 又，鎵(Ga)，已知可與磷(P)或砷(As)形成例如GaP或GaAs等安定的化合物。此外，硫屬元素與鎵(Ga)，例如可形成GaTe或Ga2 Te3 等的化合物。又，砷(As)亦容易與硫屬元素鍵結。因此，推測鎵(Ga)，與磷(P)或砷(As)，與硫屬元素，極容易互相鍵結而形成非晶質構造。即，鎵(Ga)與硫屬元素，亦可與砷(As)或磷(P)之氮族元素形成安定的鍵結，且形成非晶質構造。因此，交換層含有硫屬元素與磷(P)或砷(As)的同時，亦含有鎵(Ga)時，於受到伴隨交換元件動作所施加的電場時，也極不易發生構造變化或原子變位，而可實現安定的非晶質構造，因而推測其可抑制切換閥值電壓之經時性變化。 　　[0171] 又，與鎵(Ga)同屬周期表第13族，具有相同性質的鋁(Al)或銦(In)，例如，亦可與磷(P)或砷(As)形成AlAs或InP等化合物。又，亦可形成硫屬元素，例如，InTe等化合物。因此，容易推測不僅鎵(Ga)，使用鋁(Al)或銦(In)亦可得到相同之效果。又，使用2種類以上由鋁(Al)、鎵(Ga)及銦(In)所選出的周期表第13族元素之情形，推測亦可得到相同的效果。 　　[0172] 如上所述般，因硼(B)及碳(C)，與磷(P)、砷(As)、碲(Te)等比較時，具有更小的原子半徑。因此，含有硼(B)或碳(C)，與磷(P)或砷(As)，與碲(Te)等的硫屬元素之交換層，硼(B)或碳(C)之原子半徑，因與其他元素之原子半徑差異過大，故不容易形成結晶構造。因此，推測含有硼(B)或碳(C)，與磷(P)或砷(As)，與碲(Te)等硫屬元素之交換層，相較於不含硼(B)或碳(C)的由磷(P)或砷(As)，與碲(Te)等硫屬元素所形成之交換層，其非晶質構造將更安定化。又，因硼(B)及碳(C)的共價鍵結性極為強固，故容易與非晶質中的硫屬元素形成共價鍵結而安定化。因此，使用硼(B)及碳(C)中之一者或二者時，可使構成交換層的非晶質構造安定化，即使受到隨交換元件動作所施加的電場時，也可實現不易發生構造變化或原子變位之安定的非晶質構造，故推測可抑制切換閥值電壓之經時性變化。 　　[0173] 又，本揭示之交換元件之交換特性，因基於硫屬元素故基本上具有公知的OTS特性，故容易推測其與使用Te以外的1種或複數種硫屬元素(硒(Se)及硫(S))的情形相同，而可得到相同的結果。 　　[0174] 由以上說明得知，使用由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素進行均勻混合時，推測即可形成互相安定的鍵結，而可製得可提升融點或結晶化溫度的安定的非晶質構造。即，具有上述元素構成時，即使受到隨交換元件動作所施加的電場時，該些構成也可實現不易發生構造變化或原子變位之具有安定的非晶質構造的交換層，故推測可抑制切換閥值電壓之經時性變化。 　　[0175] 又，交換層中，亦可對上述之構成元素添加氮(N)或氧(O)。氮(N)及氧(O)，因可與構成元素鍵結，而使非晶質構造安定化，故即使受到隨交換元件動作所施加的電場時，也可實現不易發生構造變化或原子變位之安定的非晶質構造，故推測可抑制切換閥值電壓之經時性變化的偏差。 　　[0176] 此外，交換層中，亦可添加其他添加元素之矽(Si)或鍺(Ge)等。添加該些元素時，可使非晶質構造更安定化。此外，交換層，可與矽(Si)或鍺(Ge)同時，使用氮(N)或氧(O)。同時添加矽(Si)或鍺(Ge)與氮(N)或氧(O)時，故即使受到隨交換元件動作所施加的電場時，也可實現不易發生構造變化或原子變位之安定的非晶質構造，故推測可抑制切換閥值電壓之經時性變化的偏差。 　　[0177] 又，對實驗3及實驗5，及，此處未具體揭示的使用相同元素構成的各種組成之交換元件進行偏差指標測定結果，得知硫屬元素為20原子%以下時，因交換動作所必須的硫屬元素不足，而使得交換動作無法進行。又，硫屬元素為70原子%以上時，因膜質惡化，而於製程中發生膜剝離等現象。此外，第1元素之含量為3原子%以下時，因第1元素不足而造成偏差指標惡化，為40原子%以上時，因第1元素之含有比例過多而造成動作不良。同樣的，第3元素為3原子%以下時，因第3元素不足而會造成偏差指標惡化，為40原子%以上時，因第3元素之含有比例過多而造成動作不良。因此，得知於交換層22中，硫屬元素以含有20原子%以上、70原子%以下之範圍為佳，以第1元素含有3原子%以上、40原子%以下之範圍為佳。第3元素含有3原子%以上、40原子%以下之範圍為佳。 　　[0178] 此外，由實驗例5-4之結果得知，更佳的交換元件之元素構成，可列舉如，BGaCAsSeN等。該元素構成可使非晶質構造更安定化，而推測可得到更佳的偏差改善效果。此處雖未揭示具體的實驗結果，但上述元素構成的組成範圍中，推測例如硫屬元素之硒(Se)以40原子%以上、60原子%以下，第1元素之砷(As)以30原子%以上、40原子%以下，第3元素之鎵(Ga)以3原子%以上、10原子%以下，又，硼(B)及碳(C)以3原子%以上、15原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以5原子%以上、20原子%以下為佳。 　　[0179] 同樣地，由實驗例5-6的結果得知，更佳的交換元件之元素構成，例如，GaGeAsSeN等。此處雖未揭示具體的實驗結果，但上述元素構成的組成範圍中組成範圍，推測例如硫屬元素之硒(Se)以40原子%以上、60原子%以下，第1元素之砷(As)以20原子%以上、40原子%以下，第3元素之鎵(Ga)以3原子%以上、10原子%以下，又，鍺(Ge)以5原子%以上、15原子%以下為佳。又，氮(N)的添加量，相對於全構成元素以5原子%以上、20原子%以下為佳。 　　[0180] 又，如上所述般，交換層之構成元素，因含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與由硼(B)及碳(C)所選出之至少1種的第2元素，故可改善重複動作中之閥值電壓之變動。又，交換層之構成元素，因含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，與鋁(Al)、鎵(Ga)、銦(In)所選出之至少1種的第3元素，故推測可改善偏差，而改善元件間的閥值電壓之變動。因此，如實驗5之實驗例5-4般，含有硫屬元素、第1元素、第2元素及第3元素之構成時，及容易推測可改善重複動作中之閥值電壓變動及偏差的同時，亦可改善元件間的閥值電壓之變動等二者。 　　[0181] 以上，為列舉第1～第3實施形態及其變形例說明本揭示內容，本揭示內容並不受上述實施形態等所限定，而可進行各種的變形。又，本說明書中所記載的效果，至多僅為例示而已。本揭示之效果，並不受到本說明書中所記載的效果所限定。本揭示內容，亦可具有本說明書中所記載的效果以外的效果。 　　[0182] 又，例如，本揭示亦可具有以下的構成。 (1) 　　一種交換元件，其為具備 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層，其特徵為， 　　前述交換層為，含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，又，含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。 (2) 　　如前述(1)記載之交換元件，其中， 　　前述交換層，並非伴隨非晶質相與結晶相之相變化，而為依施加電壓至特定的閥值電壓以上時變化為低電阻狀態、低於前述閥值電壓時變化為高電阻狀態者。 (3) 　　如前述(1)或(2)記載之交換元件，其中， 　　前述交換層中，為含有硫屬元素為20原子%以上、70原子%以下，前述第1元素為3原子%以上、40原子%以下，前述第2元素及前述第3元素之至少一者為3原子%以上者。 (4) 　　如前述(3)記載之交換元件，其中， 　　前述交換層含有前述第2元素之情形，其含量上限為50原子%以下。 (5) 　　如前述(3)記載之交換元件，其中， 　　前述交換層含有前述第3元素之情形，其含量上限為40原子%以下。 (6) 　　如前述(1)至(5)中任一者所記載的交換元件，其中， 　　前述交換層，尚含有氮(N)及氧(O)中之至少1種。 (7) 　　如前述(1)至(6)中任一項所記載的交換元件，其中， 　　前述交換層中，不含氮(N)或氧(O)的組成比之合計為100原子%時，硫屬元素為含有20原子%以上、70原子%以下，前述第1元素為含有3原子%以上、40原子%以下，前述第2元素及前述第3元素之至少一者為含有3原子%以上。 (8) 　　如前述(7)記載之交換元件，其中， 　　前述交換層含有前述第2元素之情形，其含量上限為50原子%以下。 (9) 　　如前述(7)記載之交換元件，其中， 　　前述交換層含有前述第3元素之情形，其含量上限為40原子%以下。 (10) 　　如前述(1)至(9)中任一項所記載的交換元件，其中， 　　前述交換層為含有BAsTe、BAsTeN、BAsTeO、BCAsTe、BCAsTeN、BCAsTeO、BPAsTe，BPAsTeN、BPAsTeO、BCPAsTe、BCPAsTeN、BCPAsTeO、BAsSe、BAsSeN、BAsSeO、BCAsSe、BCAsSeN、BCAsSeO、BPAsSe，BPAsSeN、BPAsSeO、BCPAsSe、BCPAsSeN、BCPAsSeO中之任一組成內容。 (11) 　　如前述(1)至(9)中任一項所記載的交換元件，其中， 　　前述交換層為含有BGaPTe、BGaAsTe、BGaPTeN、BGaAsTeN、BGaPTeO、BGaAsTeO、BGaCPTe、BGaCAsTe、BGaCPTeN、BGaCAsTeN、BGaCPTeO、BGaCAsTeO、BGaPSe、BGaAsSe、BGaPSeN、BGaAsSeN、BGaPSeO、BGaAsSeO、BGaCPSe、BGaCAsSe、BGaCPSeN、BGaCAsSeN、BGaCPSeO、BGaCAsSeO中之任一組成內容。 (12) 　　如前述(1)至(9)中任一項所記載的交換元件，其中， 　　前述交換層為含有BAlGaPTe、BAlGaAsTe、BAlGaPTeN、BAlGaAsTeN、BAlGaPTeO、BAlGaAsTeO、BAlGaCPTe、BAlGaCAsTe、BAlGaCPTeN、BAlGaCAsTeN、BAlGaCPTeO、BAlGaCAsTeO、BAlGaPSe、BAlGaAsSe、BAlGaPSeN、BAlGaAsSeN、BAlGaPSeO、BAlGaAsSeO、BAlGaCPSe、BAlGaCAsSe、BAlGaCPSeN、BAlGaCAsSeN、BAlGaCPSeO、BAlGaCAsSeO中之任一組成內容。 (13) 　　如前述(1)至(9)中任一項所記載的交換元件，其中， 　　前述交換層為含有BGaInPTe、BGaInAsTe、BGaInPTeN、BGaInAsTeN、BGaInPTeO、BGaInAsTeO、BGaInCPTe、BGaInCAsTe、BGaInCPTeN、BGaInCAsTeN、BGaInCPTeO、BGaInCAsTeO、BGaInPSe、BGaInAsSe、BGaInPSeN、BGaInAsSeN、BGaInPSeO、BGaInAsSeO、BGaInCPSe、BGaInCAsSe、BGaInCPSeN、BGaInCAsSeN、BGaInCPSeO、BGaInCAsSeO中之任一組成內容。 (14) 　　如前述(1)至(9)中任一項所記載的交換元件，其中， 　　前述交換層為含有GaPTe、GaPSe、GaPTeO、GaPSeO、GaPTeN、GaPSeN、AlAsTe、AlAsSe、GaAsTe、GaAsSe、AlAsTeO、AlAsSeO、GaAsTeO、GaAsSeO、AlAsTeN、AlAsSeN、GaAsTeN、GaAsSeN、GaGeAsTe、GaGeAsSe、GaGeAsTeO、GaGeAsSeO、GaGeAsTeN、GaGeAsSeN、GaSiAsTe、GaSiAsSe、GaSiAsTeO、GaSiAsSeO、GaSiAsTeN、GaSiAsSeN中之任一組成內容。 (15) 　　如前述(1)至(14)中任一項所記載的交換元件，其中， 　　前述交換層為含有矽(Si)及鍺(Ge)中之至少1種。 (16) 　　一種記憶裝置，其為具備有複數的記憶體晶格， 　　其特徵為， 　　前述複數的記憶體晶格，含有分別為記憶體元件及前述直接連接於記憶體元件的交換元件， 　　前述交換元件為具備： 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層， 　　前述交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，又，含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。 (17) 　　如前述(16)記載之記憶裝置，其中， 　　前述記憶體元件為，相變化記憶體元件、電阻變化記憶體元件及磁氣電阻記憶體元件中之任一種。 (18) 　　如前述(16)或(17)記載之記憶裝置，其中， 　　前述複數的記憶體晶格為由2個以上層合者。 (19) 　　一種記憶體系統，其為具備： 　　含處理器之主機，與 　　含有複數的記憶體晶格的記憶體晶格陣列所構成的記憶體，與 　　依前述主機發出之指令而對前述記憶體進行需求控制的記憶體控制器， 　　前述複數的記憶體晶格，含有分別為記憶體元件及前述直接連接於記憶體元件的交換元件，其特徵為， 　　前述交換元件為具備： 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層， 　　前述交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，又，含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。
[0183]
1～6‧‧‧記憶體晶格陣列
10‧‧‧記憶體晶格
20‧‧‧交換元件
21‧‧‧底部電極
22‧‧‧交換層
23、32‧‧‧頂部電極
24‧‧‧高電阻層
30‧‧‧記憶體元件
31‧‧‧記憶體層
31A‧‧‧離子源層
31B‧‧‧電阻變化層
41‧‧‧中間電極
BL‧‧‧位元線
RM‧‧‧讀取寬容度
WL‧‧‧字元線
ΔVth1‧‧‧交換元件之閥值電壓變動
ΔVth2‧‧‧記憶體元件之閥值電壓變動
[0014] 　　[圖1] 表示本揭示之第1實施形態之交換元件的構成之一例示的斷面圖。 　　[圖2] 表示本揭示之第1實施形態之交換元件的構成之其他例示的斷面圖。 　　[圖3] 表示本揭示之第1實施形態之交換元件的構成之其他例示的斷面圖。 　　[圖4] 表示本揭示之第1實施形態之交換元件的構成之其他例示的斷面圖。 　　[圖5] 表示本揭示之第1實施形態之記憶體晶格陣列之概略構成之一例示圖。 　　[圖6] 表示圖5所示記憶體晶格的構成之一例示的斷面圖。 　　[圖7] 表示圖5所示記憶體晶格的構成之其他例示的斷面圖。 　　[圖8] 表示圖5所示記憶體晶格的構成之其他例示的斷面圖。 　　[圖9] 表示圖1所示交換元件中，IV特性之一例示圖。 　　[圖10] 表示圖1所示記憶體元件中，IV特性之一例示圖。 　　[圖11] 表示圖5所示記憶體晶格中，IV特性之一例示圖。 　　[圖12] 表示圖5所示記憶體晶格中，IV特性之一例示圖。 　　[圖13] 表示一般的記憶體晶格陣列中，重複IV特性之一例示圖。 　　[圖14] 表示本揭示之第2實施形態之交換元件的構成之一例示的斷面圖。 　　[圖15] 表示說明偏差的間隔時間與閥值電壓之關係特性圖。 　　[圖16] 表示本揭示之第3實施形態之交換元件的構成之一例示的斷面圖。 　　[圖17] 表示本揭示之變形例1中，記憶體晶格陣列的概略構成圖。 　　[圖18] 表示本揭示之變形例2中，記憶體晶格陣列的概略構成之一例示圖。 　　[圖19] 表示本揭示之變形例2中，記憶體晶格陣列的概略構成之其他例示圖。 　　[圖20] 表示本揭示之變形例2中，記憶體晶格陣列的概略構成之其他例示圖。 　　[圖21] 表示本揭示之變形例2中，記憶體晶格陣列的概略構成之其他例示圖。 　　[圖22] 表示具備有本揭示之記憶體系統的數據記憶系統之構成的方塊圖。 　　[圖23] 表示實驗1中，各循環後的閥值電壓之變化的特性圖。 　　[圖24] 表示實驗1中的循環數與閥值電壓之關係的特性圖。 　　[圖25] 表示實驗2中的循環數與閥值電壓之關係的特性圖。

Claims (19)

  1. 一種交換元件，其為具備： 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層，其特徵為， 　　前述交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，且進一步含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。
  2. 如請求項1之交換元件，其中，前述交換層並非伴隨非晶質相與結晶相之相變化，而為依施加電壓至特定的閥值電壓以上變化為低電阻狀態、降低至前述閥值電壓以下時變化為高電阻狀態者。
  3. 如請求項1之交換元件，其中， 　　前述交換層中，硫屬元素為含有20原子%以上、70原子%以下，前述第1元素為含有3原子%以上、40原子%以下，前述第2元素及前述第3元素之至少一者為含有3原子%以上。
  4. 如請求項3之交換元件，其中， 　　前述交換層含有前述第2元素之情形，其含量上限為50原子%以下。
  5. 如請求項3之交換元件，其中， 　　前述交換層含有前述第3元素之情形，其含量上限為40原子%以下。
  6. 如請求項1之交換元件，其中， 　　前述交換層尚含有氮(N)及氧(O)中之至少1種。
  7. 如請求項1之交換元件，其中， 　　前述交換層中，不含氮(N)或氧(O)的組成比之合計為100原子%之情形，硫屬元素為含有20原子%以上、70原子%以下，前述第1元素為含有3原子%以上、40原子%以下，前述第2元素及前述第3元素之至少一者為含有3原子%以上。
  8. 如請求項7之交換元件，其中， 　　前述交換層含有前述第2元素之情形，其含量上限為50原子%以下。
  9. 如請求項7之交換元件，其中， 　　前述交換層含有前述第3元素之情形，其含量上限為40原子%以下。
  10. 如請求項1之交換元件，其中， 　　前述交換層為含有BAsTe、BAsTeN、BAsTeO、BCAsTe、BCAsTeN、BCAsTeO、BPAsTe，BPAsTeN、BPAsTeO、BCPAsTe、BCPAsTeN、BCPAsTeO、BAsSe、BAsSeN、BAsSeO、BCAsSe、BCAsSeN、BCAsSeO、BPAsSe，BPAsSeN、BPAsSeO、BCPAsSe、BCPAsSeN、BCPAsSeO中之任一組成內容。
  11. 如請求項1之交換元件，其中， 　　前述交換層為含有BGaPTe、BGaAsTe、BGaPTeN、BGaAsTeN、BGaPTeO、BGaAsTeO、BGaCPTe、BGaCAsTe、BGaCPTeN、BGaCAsTeN、BGaCPTeO、BGaCAsTeO、BGaPSe、BGaAsSe、BGaPSeN、BGaAsSeN、BGaPSeO、BGaAsSeO、BGaCPSe、BGaCAsSe、BGaCPSeN、BGaCAsSeN、BGaCPSeO、BGaCAsSeO中之任一組成內容。
  12. 如請求項1之交換元件，其中， 　　前述交換層為含有BAlGaPTe、BAlGaAsTe、BAlGaPTeN、BAlGaAsTeN、BAlGaPTeO、BAlGaAsTeO、BAlGaCPTe、BAlGaCAsTe、BAlGaCPTeN、BAlGaCAsTeN、BAlGaCPTeO、BAlGaCAsTeO、BAlGaPSe、BAlGaAsSe、BAlGaPSeN、BAlGaAsSeN、BAlGaPSeO、BAlGaAsSeO、BAlGaCPSe、BAlGaCAsSe、BAlGaCPSeN、BAlGaCAsSeN、BAlGaCPSeO、BAlGaCAsSeO中之任一組成內容。
  13. 如請求項1之交換元件，其中， 　　前述交換層為含有BGaInPTe、BGaInAsTe、BGaInPTeN、BGaInAsTeN、BGaInPTeO、BGaInAsTeO、BGaInCPTe、BGaInCAsTe、BGaInCPTeN、BGaInCAsTeN、BGaInCPTeO、BGaInCAsTeO、BGaInPSe、BGaInAsSe、BGaInPSeN、BGaInAsSeN、BGaInPSeO、BGaInAsSeO、BGaInCPSe、BGaInCAsSe、BGaInCPSeN、BGaInCAsSeN、BGaInCPSeO、BGaInCAsSeO中之任一組成內容。
  14. 如請求項1之交換元件，其中， 　　前述交換層為含有GaPTe、GaPSe、GaPTeO、GaPSeO、GaPTeN、GaPSeN、AlAsTe、AlAsSe、GaAsTe、GaAsSe、AlAsTeO、AlAsSeO、GaAsTeO、GaAsSeO、AlAsTeN、AlAsSeN、GaAsTeN、GaAsSeN、GaGeAsTe、GaGeAsSe、GaGeAsTeO、GaGeAsSeO、GaGeAsTeN、GaGeAsSeN、GaSiAsTe、GaSiAsSe、GaSiAsTeO、GaSiAsSeO、GaSiAsTeN、GaSiAsSeN中之任一組成內容。
  15. 如請求項1之交換元件，其中， 　　前述交換層為含有矽(Si)及鍺(Ge)中之至少1種。
  16. 一種記憶裝置，其為具備複數的記憶體晶格，其特徵為， 　　前述複數的記憶體晶格，含有分別為記憶體元件及前述直接連接於記憶體元件的交換元件， 　　前述交換元件為具備： 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層， 　　前述交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，且進一步含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。
  17. 如請求項16之記憶裝置，其中， 　　前述記憶體元件為相變化記憶體元件、電阻變化記憶體元件及磁氣電阻記憶體元件中之任一者。
  18. 如請求項16之記憶裝置，其中， 　　前述複數的記憶體晶格為由2個以上層合者。
  19. 一種記憶體系統，其為具備有： 　　含處理器之主機，與 　　含複數的記憶體晶格的記憶體晶格陣列所構成的記憶體，與 　　依前述主機發出之指令而對前述記憶體進行需求控制之記憶體控制器， 　　前述複數的記憶體晶格，含有分別為記憶體元件及前述直接連接於記憶體元件的交換元件，其特徵為， 　　前述交換元件為具備有： 　　第1電極，與 　　與前述第1電極對向配置的第2電極，與 　　設置於前述第1電極與前述第2電極之間的交換層， 　　前述交換層為含有由碲(Te)、硒(Se)及硫(S)所選出之至少1種的硫屬元素，與由磷(P)及砷(As)所選出之至少1種的第1元素，且進一步含有由硼(B)及碳(C)所選出之至少1種的第2元素，與由鋁(Al)、鎵(Ga)及銦(In)所選出之至少1種的第3元素中之至少一者。
TW106133094A 2016-10-04 2017-09-27 開關元件及記憶裝置以及記憶體系統 TWI744386B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016196669 2016-10-04
JP2016-196669 2016-10-04
JP2017008138 2017-01-20
JP2017-008138 2017-01-20

Publications (2)

Publication Number Publication Date
TW201830739A true TW201830739A (zh) 2018-08-16
TWI744386B TWI744386B (zh) 2021-11-01

Family

ID=61832125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133094A TWI744386B (zh) 2016-10-04 2017-09-27 開關元件及記憶裝置以及記憶體系統

Country Status (6)

Country Link
US (1) US11183633B2 (zh)
JP (1) JP7079201B2 (zh)
KR (1) KR102389106B1 (zh)
CN (1) CN109716507A (zh)
TW (1) TWI744386B (zh)
WO (1) WO2018066320A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223507A (zh) * 2018-11-27 2020-06-02 美光科技公司 硫族化物存储器装置组件和组合物
TWI729571B (zh) * 2019-02-15 2021-06-01 日商鎧俠股份有限公司 非揮發性半導體記憶裝置及其製造方法
CN113169271A (zh) * 2018-11-26 2021-07-23 美光科技公司 硫族化物存储器装置组件和组合物
TWI741479B (zh) * 2019-07-30 2021-10-01 日商鎧俠股份有限公司 半導體記憶裝置
TWI814047B (zh) * 2020-09-18 2023-09-01 日商鎧俠股份有限公司 開關元件

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US10163977B1 (en) 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
JP7068110B2 (ja) * 2018-09-06 2022-05-16 キオクシア株式会社 半導体記憶装置
US10840240B2 (en) 2018-10-24 2020-11-17 Micron Technology, Inc. Functional blocks implemented by 3D stacked integrated circuit
JP7271057B2 (ja) * 2018-11-21 2023-05-11 マイクロン テクノロジー，インク． カルコゲナイドメモリデバイスの構成要素及び組成物
JP2020176297A (ja) * 2019-04-17 2020-10-29 ソニーセミコンダクタソリューションズ株式会社 スパッタリングターゲット及びその製造方法、メモリ装置の製造方法
KR20210032762A (ko) * 2019-09-17 2021-03-25 에스케이하이닉스 주식회사 칼코게나이드 물질, 가변 저항 메모리 장치 및 전자 장치
JP2021048258A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
FR3102884B1 (fr) * 2019-11-04 2021-11-12 Commissariat Energie Atomique Dispositif memoire non volatile selecteur et procede de lecture associe
CN114730835A (zh) * 2019-11-15 2022-07-08 金俊成 含有硫属化合物的存储器单元的组分、其结构、其制造方法及其操作方法
US11158787B2 (en) * 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
JP2021103749A (ja) * 2019-12-25 2021-07-15 キオクシア株式会社 抵抗変化素子
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN111584710B (zh) * 2020-04-10 2023-09-26 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法
KR20220021550A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 정보 저장 물질 패턴 및 셀렉터 물질 패턴을 포함하는 반도체 장치
CN113571635A (zh) * 2020-09-16 2021-10-29 中国科学院上海微系统与信息技术研究所 选通管材料、选通管单元及制备方法、存储器结构
US11545499B2 (en) 2020-10-06 2023-01-03 International Business Machines Corporation Read-only memory with vertical transistors
US11818899B2 (en) * 2020-11-03 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same
JP2022147118A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 不揮発性記憶装置
US11631811B2 (en) * 2021-05-07 2023-04-18 Micron Technology, Inc. WSiGe electrode structures for memory devices, and associated devices and systems
JP2023127739A (ja) * 2022-03-02 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 スパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置
KR102581503B1 (ko) 2022-10-31 2023-09-21 한국과학기술원 상변화 메모리 장치 및 이의 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967344B2 (en) * 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US7323707B2 (en) * 2004-06-30 2008-01-29 Intel Corporation Initializing phase change memories
US7687830B2 (en) 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
US7767992B2 (en) * 2005-08-09 2010-08-03 Ovonyx, Inc. Multi-layer chalcogenide devices
US20080042119A1 (en) * 2005-08-09 2008-02-21 Ovonyx, Inc. Multi-layered chalcogenide and related devices having enhanced operational characteristics
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
KR20090009652A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
KR100905420B1 (ko) * 2007-08-06 2009-07-02 재단법인서울대학교산학협력재단 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법
KR20090020938A (ko) * 2007-08-24 2009-02-27 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100990215B1 (ko) * 2008-07-17 2010-10-29 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
KR100985184B1 (ko) * 2008-07-23 2010-10-05 삼성전자주식회사 전기 소자 및 그 형성 방법
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
US9082954B2 (en) * 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US20120181499A1 (en) * 2011-01-19 2012-07-19 Macronix International Co., Ltd. QUATERNARY GALLIUM TELLURIUM ANTIMONY (M-GaTeSb) BASED PHASE CHANGE MEMORY DEVICES
JP2012219330A (ja) 2011-04-08 2012-11-12 Ulvac Japan Ltd 相変化メモリの形成装置、及び相変化メモリの形成方法
KR20130062211A (ko) * 2011-12-03 2013-06-12 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US20130320286A1 (en) * 2012-06-05 2013-12-05 Dong-Soo Lee Switching elements and devices, memory devices and methods of manufacturing the same
JP2014033041A (ja) * 2012-08-02 2014-02-20 Tokyo Electron Ltd スイッチ素子およびそれを用いたクロスバー型メモリアレイ
US8963116B2 (en) * 2012-10-30 2015-02-24 Globalfoundries Singapore Pte. Ltd. Wrap around phase change memory
US9252359B2 (en) * 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9082964B2 (en) * 2013-03-15 2015-07-14 Globalfoundries Singapore Pte. Ltd. Nonvolative memory with filament
JP6151650B2 (ja) * 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
WO2015107945A1 (ja) 2014-01-17 2015-07-23 ソニー株式会社 スイッチ素子および記憶装置
US9318531B1 (en) * 2014-10-16 2016-04-19 Intermolecular, Inc. SiC—Si3N4 nanolaminates as a semiconductor for MSM snapback selector devices
CN107210302B (zh) 2015-02-10 2021-06-15 索尼公司 选择性元件、存储器胞元和存储装置
KR102532201B1 (ko) * 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169271A (zh) * 2018-11-26 2021-07-23 美光科技公司 硫族化物存储器装置组件和组合物
CN111223507A (zh) * 2018-11-27 2020-06-02 美光科技公司 硫族化物存储器装置组件和组合物
CN111223507B (zh) * 2018-11-27 2023-11-14 美光科技公司 硫族化物存储器装置组件和组合物
TWI729571B (zh) * 2019-02-15 2021-06-01 日商鎧俠股份有限公司 非揮發性半導體記憶裝置及其製造方法
TWI741479B (zh) * 2019-07-30 2021-10-01 日商鎧俠股份有限公司 半導體記憶裝置
TWI814047B (zh) * 2020-09-18 2023-09-01 日商鎧俠股份有限公司 開關元件

Also Published As

Publication number Publication date
US11183633B2 (en) 2021-11-23
US20190252609A1 (en) 2019-08-15
JP7079201B2 (ja) 2022-06-01
TWI744386B (zh) 2021-11-01
CN109716507A (zh) 2019-05-03
KR20190057058A (ko) 2019-05-27
KR102389106B1 (ko) 2022-04-21
WO2018066320A1 (ja) 2018-04-12
JPWO2018066320A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
TWI744386B (zh) 開關元件及記憶裝置以及記憶體系統
US10804321B2 (en) Switch device and storage unit
KR102356740B1 (ko) 스위치 소자 및 기억 장치
JP6791845B2 (ja) スイッチ素子および記憶装置
US11462685B2 (en) Switch device, storage apparatus, and memory system incorporating boron and carbon
WO2019198410A1 (ja) スイッチ素子および記憶装置ならびにメモリシステム
US9466791B2 (en) Storage device and storage unit
JP6787785B2 (ja) スイッチ素子および記憶装置
US9112132B2 (en) Resistance-variable memory device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees