CN113571635A - 选通管材料、选通管单元及制备方法、存储器结构 - Google Patents

选通管材料、选通管单元及制备方法、存储器结构 Download PDF

Info

Publication number
CN113571635A
CN113571635A CN202010975902.2A CN202010975902A CN113571635A CN 113571635 A CN113571635 A CN 113571635A CN 202010975902 A CN202010975902 A CN 202010975902A CN 113571635 A CN113571635 A CN 113571635A
Authority
CN
China
Prior art keywords
gate
gate tube
electrode
material layer
tube material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010975902.2A
Other languages
English (en)
Inventor
朱敏
沈佳斌
贾淑静
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010975902.2A priority Critical patent/CN113571635A/zh
Priority to US17/622,237 priority patent/US20230276638A1/en
Priority to PCT/CN2020/124585 priority patent/WO2021248781A1/zh
Publication of CN113571635A publication Critical patent/CN113571635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种选通管材料、选通管单元及制备方法、存储器结构，其中，选通管材料包括Te、Se及S中的至少一种，也就是说，选通管材料选用Te、Se和S单质或者其中任意元素构成的化合物，进一步，可通过掺入O、N、Ga、In、As等元素、氧化物、氮化物以及碳化物等介质材料提高性能，本发明的选通管材料用于选通管单元时具有开通电流大、材料简单、开关速度快、重复性好以及低毒性等优点，有助于实现高密度的三维信息存储。

Description

选通管材料、选通管单元及制备方法、存储器结构
技术领域
本发明属于微纳电子技术领域，特别涉及一种选通管材料、选通管单元及制备方法、存储器结构。
背景技术
随着5G逐步普及，VR、无人驾驶等新兴技术蓬勃发展，对数据的存储速度及容量都提出了更高的要求。为此，新型非易失型存储材料进入人们的视线，如相变存储材料等。目前，现有的数据存储技术已经达到亚纳米的尺寸极限，想要实现更海量的单位存储容量必须采用交叉型的堆叠阵列，突破维度存储的容量限制。
需要有一种开关性能良好的选通器件对存储单元进行选通。选通管是利用电学信号控制选通器件的开关，当施加电学信号于选通器件单元时，材料由高阻态向低阻态转变，器件出于开启状态；当撤去电学信号时，材料又由低阻态转变成高阻态，器件处于关闭状态。现有选通管包括双向阈值开关(Ovonic Threshold Switching，OTS)、导电桥型阈值开关(Conductive Bridge Threshold Switching)和金属-绝缘体转变开关(Metal-Insulator Transition)。
然而，现有的选通管(如OTS)，材料成分复杂，已经从二元发展到五元甚至是六元，另外，这些复杂的OTS材料中都含有As等有毒物质，不利于可持续发展需求，同时，这些选通器的开关速度在微秒及以上，也限制了其在新型相变存储器件上的应用，此外，还存在开通电流Ion小、漏电流Ioff大、选通比小(Ion/Ioff)小、疲劳性能差等。
因此，如何提供一种选通管材料、选通管单元及存储器结构，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种选通管材料、选通管单元及存储器结构，用于解决现有技术中选通管材料组分复杂、材料毒性大、开通电流小、漏电流大、选通比小及疲劳性能差等问题。
为实现上述目的及其他相关目的，本发明提供一种选通管材料，所述选通管材料包括Te、Se及S中的至少一种：
可选地，所述选通管材料的化学通式为(TexSeySz)1-tMt，其中，M包括掺杂材料，且0≤x≤100、0≤y≤100、0≤z≤100、0<t≤0.5。
可选地，所述掺杂材料包括O、N、Ga、In、As中的至少一种。
可选地，所述掺杂材料包括氧化物、氮化物及碳化物中的至少一种。
可选地，所述氧化物包括SiOx、TiOx、TaOx、HfOx、TiOx、GeOx、SnOx、AlOx、GaOx中的至少一种；和/或，所述氮化物包括SiNx、GeNx、AlNx、SnNx中的至少一种；和/或，所述碳化物包括SiCx、GeCx、AlCx中的至少一种。
可选地，所述选通管材料具有非线性电导特性以作为神经元器件用于神经网络。
可选地，所述选通管材料具有双向阈值开关型选通特性。
可选地，所述选通管材料在电压施加到预设值时可实现高阻态到低阻态的瞬时转变，在撤去电信号时瞬时自发返回高阻态。
可选地，所述选通管材料从高阻态到低阻态的瞬时转变时间介于100ps-1μs之间，从低阻态到高阻态瞬时转变的时间介于500ps-5μs之间。
可选地，当所述选通管材料处于高阻态时，所述选通管材料包括非晶态或晶态；当所述选通管材料处于低阻态时，所述选通管材料包括非晶态、晶态或熔融态。
另外，本发明还提供一种选通管单元，所述选通管单元包括：
选通管材料层，包括如上述任一方案中所述的选通管材料；
第一电极，位于所述选通管材料层的上表面；
第二电极，位于所述选通管材料层的下表面；
或者，所述选通管单元包括：
选通管材料层，包括如上述任一方案中所述的选通管材料；
第一电极和第二电极，同时位于所述选通管材料层的上表面或下表面，形成横向结构。
可选地，所述第二电极的形状包括T型、μ型、部分或者全限定型。
可选地，所述选通管材料层的厚度介于2nm-100nm之间。
可选地，所述选通管单元的开通电流大于等于10-4A，所述选通管单元的漏电流小于等于10-5A，所述选通管单元的循环次数大于等于103次。
作为示例，所述选通管单元的开/关电流比介于1-8个数量级之间。
本发明还提供一种选通管单元的制备方法，包括步骤：提供衬底，在所述衬底上制备所述第一电极、所述第二电极及所述选通管材料层，所述选通管材料层基于磁控溅射工艺制备。
另外，本发明还提供一种存储器结构，所述存储器结构包括：
如上述方案中任意一项所述的选通管单元；
存储材料层，位于所述第二电极的下表面；
第三电极，位于所述存储材料层的下表面。
可选地，所述存储材料层包括相变存储材料层、阻变存储材料层、磁存储材料层以及铁电存储材料层中的任意一种。
可选地，所述存储器件结构包括若干个平行间隔排布的第一电极及若干个平行间隔排布的第三电极，其中，所述第一电极沿第一方向延伸，所述第三电极沿第二方向延伸，所述第一方向与所述第二方向具有夹角，所述夹角小于0°且大于等于90°；所述选通管材料层、所述第二电极及所述存储材料层共同构成选通存储单元，所述存储器件结构包括若干个所述选通存储单元，所述选通存储单元位于所述第一电极与所述第三电极的交叠区域内。
可选地，所述选通管材料层、所述第二电极及所述存储材料层均至少包括N层，在垂直方向上堆叠形成N层结构，得到的所述存储器结构的存储密度为4F2/N，以实现海量存储，其中，F为半导体工艺特征尺寸，N为大于等于2的整数。
如上所述，本发明的选通管材料、选通管单元及存储器结构，选通管材料选用Te、Se和S单质或者其中任意元素构成的化合物，可通过掺入O、N、Ga、In、As等元素、氧化物、氮化物以及碳化物等介质材料提高性能，可以调节和优化该选通材料制作的选通管单元的阈值电压、开通电流及疲劳特性等性能，可以提高该选通材料制作的选通管单元的热稳定性、降低该选通材料制作的选通管单元的漏电流、增强该选通管材料制作的选通管单元的可重复性，用于选通管单元时具有开通电流大、材料简单、开关速度快、重复性好以及低毒性等优点，有助于实现高密度的三维信息存储。
附图说明
图1显示为本发明实施例中提供的选通管单元一示例的截面图。
图2显示为本发明实施例中提供的存储器结构一示例的截面图。
图3显示为本发明实施例中提供的存储器结构的局部俯视结构示意图。
图4显示为本发明实施例1中选通管单元的电压-电流曲线。
图5显示为本发明实施例1中的选通管单元的脉冲测试曲线。
图6显示为本发明实施例2中选通管单元的电压-电流曲线。
元件标号说明
10 选通管材料层
11 第一电极
12 第二电极
13 存储材料层
14 第三电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
本发明提供一种选通管材料，所述选通管材料包括Te、Se及S中的至少一种。所述选通管材料由Te(碲)、Se(硒)、S(硫)中至少一种元素构成，即，所述选通管材料可以是Te、Se和S单质，也可以是其中任意两种元素的混合，或者是三种元素的混合。该材料用于选通管单元时具有开通电流大、漏电流小、热稳定性好、材料简单、无毒性及开关速度快等优点。
在一示例中，所述选通管材料的化学通式为TeaSebSc，其中，0≤a≤1、0≤b≤1、0≤c≤1，a+b+c＝1，a、b、c为元素的原子百分比。在一优选示例中，如纯Te，具有材料简单、开通电流大、器件寿命长、性能一直性好以及能在室温到400℃高温环境下正常工作等优点。在一优选示例中，在Te中加入Se，会进一步提高禁带宽度，降低器件漏导，提高器件的开关比。同时，由于Se的熔点只有250℃左右，熔化所需的能量降低，因而降低了操作的功耗。例如，具体设计可以为Te80Se20、Te50Se50、Te20Se80。
作为示例，所述选通管材料的化学通式为(TexSeySz)1-tMt，其中，M包括掺杂材料，且0≤x≤100、0≤y≤100、0≤z≤100、0<t≤0.5，t为选通管材料中所述掺杂材料的原子百分比，例如，t可以为0.05、0.1、0.15、0.2、0.25、0.3、0.4等。
在一示例中，所述掺杂材料包括O、N、Ga、In、As中的至少一种，即所述掺杂材料可以是O、N、Ga、In、As中的任意一种，也可以是上述元素中至少两者的组合，掺杂的含量不超过50at.％，例如，可以为20at.％、30at.％、40at.％等。掺入后，会改善材料的器件性能，包括提高热稳定性、提高开态电流、降低漏电流、增大开关比、延长器件寿命等。示例中，在所述选通管材料中掺杂上述元素，可以调节和优化该选通材料制作的选通管单元的阈值电压、开通电流及疲劳特性等性能，使得选通材料开通电流增大、选通比增加、循环性能更好。
作为示例，所述掺杂材料包括氧化物、氮化物及碳化物中的至少一种。所述掺杂材料可以是氧化物、氮化物及碳化物中的任意一种，也可以是上述任意两者或三者的组合。掺入后，具有提高热稳定性、提高开态电流、降低漏电流、增大开关比、延长器件寿命等功效。
作为示例，所述氧化物包括SiOx,TiOx,TaOx,HfOx,TiOx,GeOx,SnOx,AlOx,GaOx中的至少一种。
作为示例，所述氮化物包括SiNx,GeNx,AlNx,SnNx中的至少一种。
作为示例，所述碳化物包括SiCx,GeCx,AlCx中的至少一种。
其中，和/或表示三种掺杂材料可以同时进行上述选择，也可以是任意一者进行上述选择，也可以是任意两者进行上述选择。例如，本发明的设计可以为Te80(SiO2)20、Te50(SiO2)50、Se80(SiN)20、Se50(SiN)50、S80(SiC)20、S50(SiC)50。
作为示例，本发明得到的所述选通管材料在电压施加到预设值(阈值电压)时可实现高阻态(关态)到低阻态(开态)的瞬时转变，在撤去电信号时瞬时自发返回高阻态(关态)。
进一步示例中，所述选通管材料从高阻态到低阻态的瞬时转变时间介于100ps-1μs之间，从低阻态到高阻态瞬时转变的时间介于500ps-5μs之间。本发明构成元素不同的化学通式下的选通管材料的瞬时转变时间不同，本发明从高阻态到低阻态的瞬时转变时间可以是100ps、1ns、10ns、1μs，从低阻态到高阻态瞬时转变的时间可以是500ps、5ns、50ns、50μs。
作为示例，本发明的材料设计，当所述选通管材料处于高阻态时，所述选通管材料包括非晶态或晶态。处于非晶态的高阻态，利用电子传输机制，开关速度快。处于晶态的高阻态，可以避免高温后道工艺造成材料结晶，从而使得器件失效。当所述选通管材料处于低阻态时，所述选通管材料包括非晶态、晶态或熔融态。材料的不同状态可通过材料生长温度和厚度来控制和调节。
作为示例，所述选通管材料具有非线性电导特性，可以用作神经元器件或者神经突触器件，实现将外界模拟信号转换成脉冲信号等功能，用于神经网络。
作为示例，所述选通管材料具有双向阈值开关型选通特性。可以用作双向阈值开关(OTS)，OTS选通器的基本原理是：利用电学信号来控制选通器件的开关，当施加电学信号高于阈值电压时，材料从高阻态向低阻态转变，此时器件处于开启状态；当撤去电学信号时，材料又从低阻态转变成高阻态，器件处于关闭状态。本发明基于上述材料设计可以得到OTS。其中，OTS材料具有双向选通特性，能满足相变存储器所需MA/cm2的开态电流密度，是实现存储器高密度三维集成的关键。但现有OTS材料成分复杂，这些复杂的OTS材料中都含有As等有毒物质，不利于可持续发展需求。其它类型的选通器则暂时还不能满足驱动相变存储器所需MA/cm2的电流密度。同时，这些选通器的开关速度在微秒及以上，也限制了其在新型相变存储器件上的应用。而本发明的选通管材料可以解决OTS的上述问题，具有开通电流大、漏电流小、热稳定性好、材料简单、无毒性及开关速度快等优点。
作为示例，所述选通管材料的开/关电流比(即选通比)可以包括1-8个数量级，例如，可以是2个数量级、3个数量级、6个数量级。
另外，如图1所示，本发明还提供一种选通管单元，所述选通管单元包括：选通管材料层10、第一电极11及第二电极12。其中：
所述选通管材料层10包括如上述任意一种方案所述的选通管材料，即所述选通管材料层10为如上述任意一种方案所述的选通材料制备而成的材料层；所述选通材料层10的组分具体请参阅上述选通管材料的具体描述，此处不再累述。
所述第一电极11位于所述选通管材料层10的上表面；所述第二电极12位于所述选通管材料层10的下表面。另外，还可以是所述第一电极11和所述第二电极12均位于所述选通管材料层10的上表面或均位于所述选通管材料层10的下表面，构成横向结构。
作为示例，所述第二电极的形状包括T型、μ型、部分或者全限定型。
作为示例，所述选通管材料层10可以通过但不仅限于磁控溅射工艺而形成。对于Te、Se和S等单质材料，利用单靶溅射；对于至少两种元素的混合物，可利用合金靶或者单质靶共溅射；掺杂可合金靶或者与化合物靶共溅射实现。
作为示例，所述选通管材料层10的厚度可以根据实际需要进行设定，优选地，所述选通管材料层10的厚度可以为2nm-100nm，更为优选地，本实施例中，所述选通管材料层10的厚度为5nm～20nm，例如，选择为10nm、15nm。
作为示例，可以采用溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任意一种方法于所述选通管材料层10的上表面形成所述第一电极11。
作为示例，可以采用溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任意一种方法于所述选通管材料层10的下表面形成所述第二电极12。
作为示例，所述第一电极11的材料可以包括但不仅限于Ti(钛)、TiN(氮化钛)、Ag(银)、Au(金)、Cu(铜)、Al(铝)及W(钨)中的至少一种。所述第二电极12的材料可以包括但不仅限于Ti、TiN、Ag、Au、Cu、Al及W中的至少一种。
作为示例，所述第一电极11与所述选通管材料层10之间还可以设有过渡层(未示出)，即此时，所述过渡层位于所述选通管材料层10的上表面，所述第一电极11位于所述过渡层的上表面；所述过渡层的材料可以包括但不仅限于TiN(氮化钛)，所述过渡层用于增加所述第一电极11与所述选通管材料层10之间的黏附力。所述过渡层的厚度可以根据实际需要进行设定，譬如，所述过渡层的厚度可以为但不仅限于2nm、8nm、10nm。当然，所述第一电极11与所述选通管材料层10之间未设有所述过渡层时，所述第一电极11可以直接形成于所述选通管材料层10的上表面。
作为示例，所述第二电极12与所述选通管材料层10之间也可以设有过渡层(未示出)，即此时，所述过渡层位于所述选通管材料层10的下表面，所述第二电极12位于所述过渡层的下表面；所述过渡层的材料可以包括但不仅限于TiN(氮化钛)，所述过渡层用于增加所述第二电极12与所述选通管材料层10之间的黏附力。所述过渡层的厚度可以根据实际需要进行设定，譬如，所述过渡层的厚度可以为但不仅限于2nm、8nm、10nm。当然，第二电极12与所述选通管材料层10之间未设有所述过渡层时，所述第二电极12可以直接形成于所述选通管材料层10的下表面。
作为示例，所述选通管单元的开通电流Ion≥10-4A，所述选通管单元的漏电流Ioff≤10-5A，所述选通管单元的循环次数大于等于103次；优选地，本实施例中，所述选通管单元的开通电流Ion≥10-3A，所述选通管单元的漏电流Ioff≤10-10A，所述选通管单元的循环次数可以大于等于107次。
作为示例，所述选通管材料的开/关电流比介于1-8个数量级之间，例如，可以是2个数量级、3个数量级、6个数量级，另外，所述选通管单元的可以选通比可以大于等于6。
另外，如图2-3所示，本发明还提供一种存储器件结构，所述存储器件结构包括：如上述示例中任意一项方案所述的选通管单元、存储材料层13及第三电极14；其中，所述选通管单元的具体结构请参阅上述方案中的描述，此处不再累述；所述存储材料层13位于所述第二电极12的下表面；所述第三电极14位于所述存储材料层14的下表面。此时，所述第一电极11作为上电极，所述第二电极12作为中间电极，所述第三电极14作为下电极。
作为示例，所述第二电极12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第二电极12的厚度可以包括5nm-100nm，例如，可以是10nm、15nm、25nm。
作为示例，所述存储材料层13包括相变存储材料层、阻变存储材料层、磁存储材料层以及铁电存储材料层中的任意一种。
作为示例，所述存储器件结构可以包括若干个平行间隔排布的第一电极11及若干个平行间隔排布的第三电极14，其中，所述第一电极11沿第一方向延伸，所述第三电极14沿第二方向延伸，所述第一方向与所述第二方向具有夹角，所述夹角小于0°且大于等于90°，例如，可以是45°、60°等；所述选通管材料层10、所述第二电极12及所述存储材料层13共同构成选通存储单元，所述存储器件结构包括若干个所述选通存储单元，所述选通存储单元位于所述第一电极11与所述第三电极14之间，且位于所述第一电极11与所述第三电极14的交叠区域内。需要说明的是，所述选通存储单元位于所述第一电极11与所述第三电极14的交叠区域内是指所述选通存储单元在所述第三电极14所在平面的正投影位于所述第一电极11在所述第三电极14所在平面的正投影内，且所述选通存储单元在所述第一电极11所在平面的正投影位于所述第三电极14在所述第一电极11所在平面的正投影内。
作为示例，所述选通管材料可与相变存储器、铁电存储器、磁存储器和阻变存储器等新型存储器三维集成，可用于交叉或者垂直存储阵列，阵列的密度为4F2(F为半导体工艺特征尺寸)。
在另一示例中，所述选通管材料层、所述第二电极及所述存储材料层均至少包括N层，在垂直方向上堆叠形成N层结构，得到的所述存储器结构的存储密度为4F2/N，以实现海量存储，其中，F为半导体工艺特征尺寸，N为大于等于2的整数。
现有的数据存储技术已经达到亚纳米的尺寸极限，想要实现更海量的单位存储容量必须采用交叉型的堆叠阵列，突破维度存储的容量限制。但是这种阵列结构在读写过程中存在漏电串扰，因而必须在存储单元上增加一个选通管器，例如，基于本发明的选通管材料制备的器件。这些选通管器具有非线性电导特性，在施加电压达到阈值时会产生一个大的开态电流(ION)，用于对存储单元进行操作；而在1/2阈值电压时，选通管会处于关闭状态，限制相应的存储单元中小于读写电流一个数量级以上的漏电流(IOFF)通过。
为了进一步说明本发明的有益效果，还提供如下实施例。
实施例1：
本实施例1中，所述选通管单元中所述选通管材料层10为通过磁控溅射工艺(直接使用Te靶材进行溅射)得到的厚度为20nm的Te层(即此时所述选通管材料层为Te单质)，所述第二电极12为直径为200nm的电极(即，器件为直径200nm的柱状电极)，所述第一电极11为TiN电极。该示例中，所述的选通管单元通过探针台重复测试多次后得到的电压-电流曲线如图4所示(其中，图4中以重复测试二十次共得到二十条电压-电流曲线为例)，由图4可知，当所述选通管单元上施加电压小于3V时，所述选通管单元处于关闭状态，通过所述选通管单元的电流很小，小于10-7A；当所述选通管单元上施加电压超过阈值电压(3V～3.7V)时，所述选通管单元被瞬间打开，通过所述选通管单元的电流急剧增加到10-3A；当所述选通管单元上施加的电压撤去时，所述选通管单元又瞬间被关闭，通过所述选通管单元的电流急剧减小，变为高阻态。由图4可知，所述选通管单元重复测试多次，每次得到的电压-电流曲线具有一致的性能，从而说明所述选通管单元的重复性非常好。
另外，在该示例中，所述的选通单元通过探针台测试脉冲响应后得到曲线如图5所示。由图5可知，当所述选通管单元上施加电压小于3V时，所述选通管单元处于关闭状态，通过所述选通管单元的电流很小；当所述选通管单元上施加电压再增加，超过阈值电压时，所述选通管单元被瞬间打开，通过所述选通管单元的电流急剧增加，打开选通管所需的时间约为40ns；当所述选通管单元上施加的电压降低到1.5V时，所述选通管单元又瞬间被关闭，通过所述选通管单元的电流急剧减小，变为高阻态，关闭选通管的所需的时间约为100ns，说明所述选通管单元的开关速度非常快。
实施例2：
在本实施例2中，所述选通管单元中所述选通管材料层10为通过磁控溅射工艺(直接使用Te靶材进行溅射)得到的厚度为20nm的Te层(即此时所述选通管材料层10为Te单质)，所述第二电极12为直径为150nm的电极(即，器件为直径150nm的柱状电极)，下电极尺寸的不一样，电流大小是一样的，尺寸小，电流密度越大。所述第一电极11为TiN电极。该示例中所述的选通管单元通过探针台重复测试多次后得到的电压-电流曲线如图6所示(其中，图6中以重复测试四次共得到四条电压-电流曲线为例)，由图6可知，当所述选通管单元上施加电压小于2V时，所述选通管单元处于关闭状态，通过所述选通管单元的电流很小，小于10-7A；当所述选通管单元上施加电压超过阈值电压(2V～2.8V)时，所述选通管单元被瞬间打开，通过所述选通管单元的电流急剧增加到10-3A；当所述选通管单元上施加的电压撤去时，所述选通管单元又瞬间被关闭，通过所述选通管单元的电流急剧减小，变为高阻态。由于器件尺寸减小，而开态电流几乎不变，因而电流密度随着器件尺寸的缩小会急剧增大，因而器件微缩后，该选通材料具有更大的优势。由图6可知，所述选通管单元重复测试多次，每次得到的电压-电流曲线具有一致的性能，从而说明所述选通管单元的重复性非常好。
综上所述，本发明的选通管材料、选通管单元及制备方法、存储器结构，选通管材料选用Te、Se和S单质或者其中任意元素构成的化合物，可通过掺入O、N、Ga、In、As等元素、氧化物、氮化物以及碳化物等介质材料提高性能，可以调节和优化该选通材料制作的选通管单元的阈值电压、开通电流及疲劳特性等性能，可以提高该选通材料制作的选通管单元的热稳定性、降低该选通材料制作的选通管单元的漏电流、增强该选通管材料制作的选通管单元的可重复性，用于选通管单元时具有开通电流大、材料简单、开关速度快、重复性好以及低毒性等优点，有助于实现高密度的三维信息存储。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种选通管材料，其特征在于，所述选通管材料包括Te、Se及S中的至少一种。
2.根据权利要求1所述的选通管材料，其特征在于，所述选通管材料的化学通式为(TexSeySz)1-tMt，其中，M包括掺杂材料，且0≤x≤100、0≤y≤100、0≤z≤100、0<t≤0.5。
3.根据权利要求2所述的选通管材料，其特征在于，所述掺杂材料包括O、N、Ga、In、As中的至少一种。
4.根据权利要求2所述的选通管材料，其特征在于，所述掺杂材料包括氧化物、氮化物及碳化物中的至少一种。
5.根据权利要求4所述的选通管材料，其特征在于，所述氧化物包括SiOx、TiOx、TaOx、HfOx、TiOx、GeOx、SnOx、AlOx、GaOx中的至少一种；和/或，所述氮化物包括SiNx、GeNx、AlNx、SnNx中的至少一种；和/或，所述碳化物包括SiCx、GeCx、AlCx中的至少一种。
6.根据权利要求1所述的选通管材料，其特征在于，所述选通管材料具有非线性电导特性以作为神经元器件用于神经网络；和/或，所述选通管材料具有双向阈值开关型选通特性。
7.根据权利要求1-6中任意一项所述的选通管材料，其特征在于，所述选通管材料在电压施加到预设值时可实现高阻态到低阻态的瞬时转变，在撤去电信号时瞬时返回高阻态。
8.根据权利要求7所述的选通管材料，其特征在于，所述选通管材料从高阻态到低阻态瞬时转变时间介100ps-1μs之间，从低阻态到高阻态瞬时转变的时间介于500ps-5μs之间。
9.根据权利要求7所述的选通管材料，其特征在于，当所述选通管材料处于高阻态时，所述选通管材料包括非晶态或晶态；当所述选通管材料处于低阻态时，所述选通管材料包括非晶态、晶态或熔融态。
10.一种选通管单元，其特征在于，所述选通管单元包括：
选通管材料层、第一电极及第二电极，其中，所述选通管材料层包括如权利要求1-9中任一项所述的选通管材料，所述第一电极和所述第二电极分别位于所述选通管材料层的上下表面，或者，所述第一电极和所述第二电极位于所述选通管材料层的同一表面。
11.根据权利要求10所述的选通管单元，其特征在于，所述选通管材料层的厚度介于2nm-100nm之间；所述第二电极的形状包括T型、μ型、部分或者全限定型。
12.根据权利要求10-11中任意一项所述的选通管单元，其特征在于，所述选通管单元的开通电流大于等于10-4A，所述选通管单元的漏电流小于等于10-5A，所述选通管单元的循环次数大于等于103次；所述选通管单元的开/关电流比介于1-8个数量级之间。
13.一种如权利要求10-12中任意一项所述的选通管单元的制备方法，其特征在于，所述制备方法包括步骤：提供衬底，并在所述衬底上制备所述第一电极、所述第二电极及所述选通管材料层，所述选通管材料层基于磁控溅射工艺制备。
14.一种存储器结构，其特征在于，所述存储器结构包括：
如权利要求10-12中任意一项所述的选通管单元；
存储材料层，位于所述第二电极的下表面；
第三电极，位于所述存储材料层的下表面。
15.根据权利要求14所述的存储器结构，其特征在于，所述存储材料层包括相变存储材料层、阻变存储材料层、磁存储材料层以及铁电存储材料层中的任意一种。
16.根据权利要求14-15中任意一项所述的存储器结构，其特征在于，所述存储器件结构包括若干个平行间隔排布的所述第一电极及若干个平行间隔排布的所述第三电极，其中，所述第一电极沿第一方向延伸，所述第三电极沿第二方向延伸，所述第一方向与所述第二方向具有夹角，所述夹角小于0°且大于等于90°；所述选通管材料层、所述第二电极及所述存储材料层共同构成选通存储单元，所述存储器件结构包括若干个所述选通存储单元，所述选通存储单元位于所述第一电极与所述第三电极的交叠区域内。
17.根据权利要求16所述的存储器结构，其特征在于，所述选通管材料层、所述第二电极及所述存储材料层均至少包括N层，在垂直方向上堆叠形成N层结构，得到的所述存储器结构的存储密度为4F2/N，以实现海量存储，其中，F为半导体工艺特征尺寸，N为大于等于2的整数。
CN202010975902.2A 2020-09-16 2020-09-16 选通管材料、选通管单元及制备方法、存储器结构 Pending CN113571635A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010975902.2A CN113571635A (zh) 2020-09-16 2020-09-16 选通管材料、选通管单元及制备方法、存储器结构
US17/622,237 US20230276638A1 (en) 2020-09-16 2020-10-29 Selector material, selector unit and preparation method thereof, and memory structure
PCT/CN2020/124585 WO2021248781A1 (zh) 2020-09-16 2020-10-29 选通管材料、选通管单元及制备方法、存储器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010975902.2A CN113571635A (zh) 2020-09-16 2020-09-16 选通管材料、选通管单元及制备方法、存储器结构

Publications (1)

Publication Number Publication Date
CN113571635A true CN113571635A (zh) 2021-10-29

Family

ID=78158712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010975902.2A Pending CN113571635A (zh) 2020-09-16 2020-09-16 选通管材料、选通管单元及制备方法、存储器结构

Country Status (3)

Country Link
US (1) US20230276638A1 (zh)
CN (1) CN113571635A (zh)
WO (1) WO2021248781A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084369A (zh) * 2022-06-21 2022-09-20 华中科技大学 一种选通管材料、选通管单元及其制备方法
WO2023103183A1 (zh) * 2021-12-07 2023-06-15 中国科学院上海微系统与信息技术研究所 一种开关器件及存储器
WO2023186093A1 (zh) * 2022-03-31 2023-10-05 华为技术有限公司 选通管、选通管的制备方法及存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996633A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 相变化存储层及其制造方法及相变化存储单元
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
US20190252609A1 (en) * 2016-10-04 2019-08-15 Sony Semiconductor Solutions Corporation Switch device, storage apparatus, and memory system
CN111463346A (zh) * 2020-03-26 2020-07-28 中国科学院上海微系统与信息技术研究所 一种ots选通材料、ots选通单元及其制备方法和存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084016B2 (en) * 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150171321A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
CN106601907B (zh) * 2016-12-14 2019-02-22 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元及其制作方法
KR102549544B1 (ko) * 2018-09-03 2023-06-29 삼성전자주식회사 메모리 장치
CN109949836B (zh) * 2019-02-19 2020-09-08 华中科技大学 一种改善选通管器件性能的操作方法
CN111129070A (zh) * 2019-11-27 2020-05-08 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元以及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996633A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 相变化存储层及其制造方法及相变化存储单元
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
US20190252609A1 (en) * 2016-10-04 2019-08-15 Sony Semiconductor Solutions Corporation Switch device, storage apparatus, and memory system
CN111463346A (zh) * 2020-03-26 2020-07-28 中国科学院上海微系统与信息技术研究所 一种ots选通材料、ots选通单元及其制备方法和存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103183A1 (zh) * 2021-12-07 2023-06-15 中国科学院上海微系统与信息技术研究所 一种开关器件及存储器
WO2023186093A1 (zh) * 2022-03-31 2023-10-05 华为技术有限公司 选通管、选通管的制备方法及存储器
CN115084369A (zh) * 2022-06-21 2022-09-20 华中科技大学 一种选通管材料、选通管单元及其制备方法
CN115084369B (zh) * 2022-06-21 2024-09-24 华中科技大学 一种选通管材料、选通管单元及其制备方法

Also Published As

Publication number Publication date
US20230276638A1 (en) 2023-08-31
WO2021248781A1 (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US6087674A (en) Memory element with memory material comprising phase-change material and dielectric material
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US5687112A (en) Multibit single cell memory element having tapered contact
US8350262B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
CN113571635A (zh) 选通管材料、选通管单元及制备方法、存储器结构
CN1783336A (zh) 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20170104031A1 (en) Selector Elements
CA2269856A1 (en) Composite memory material comprising a mixture of phase-change memory material and dielectric material
WO2018205915A1 (zh) 一种基于VOx选通管的相变存储单元
Song et al. Effects of liner thickness on the reliability of AgTe/TiO 2-based threshold switching devices
US9012879B2 (en) Morphology control of ultra-thin MeOx layer
CN101663771A (zh) 电子器件和制造电子器件的方法
JP2020516057A (ja) メモリセルスイッチ装置
US8284597B2 (en) Diode memory
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
CN110931637A (zh) 一种具有新型结构与材料的选通管的制备方法
US9905760B2 (en) Non-volatile resistance-switching thin film devices
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
WO2023103183A1 (zh) 一种开关器件及存储器
KR102352383B1 (ko) 선택 소자 및 이를 포함하는 저항 변화형 메모리 장치
CN110993787B (zh) 一种选通管
Lama Phase Change Memory (PCM) for High Density Storage Class Memory (SCM) Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination