CN1783336A - 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法 - Google Patents
反铁磁/顺磁电阻器件、非易失性存储器及其制造方法 Download PDFInfo
- Publication number
- CN1783336A CN1783336A CNA2005101165500A CN200510116550A CN1783336A CN 1783336 A CN1783336 A CN 1783336A CN A2005101165500 A CNA2005101165500 A CN A2005101165500A CN 200510116550 A CN200510116550 A CN 200510116550A CN 1783336 A CN1783336 A CN 1783336A
- Authority
- CN
- China
- Prior art keywords
- layer
- multilayer device
- state
- resistance
- resistive multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005290 antiferromagnetic effect Effects 0.000 title claims abstract description 22
- 230000005298 paramagnetic effect Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title description 13
- 239000000463 material Substances 0.000 claims abstract description 117
- 238000003860 storage Methods 0.000 claims description 45
- 239000000126 substance Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 150000004770 chalcogenides Chemical class 0.000 description 31
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000009413 insulation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000009466 transformation Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000000452 restraining effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电阻多层器件和非易失性存储器。该电阻多层器件包括：含有第一材料的第一层，该第一材料是导电的；设置在该第一层上的第二层，其中该第二层含有第二材料，通过使电流流经该第二材料，该第二材料具有在反铁磁态和顺磁态之间可转换的态；设置在该第二层上的第三层；以及设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料，其中该第三层含有导电的第三材料，该第二层在反铁磁态具有与其在顺磁态的电阻不同的电阻，在没有施加电力时，该第二材料的状态被保持。该电阻多层器件可以形成为非易失性存储器的存储单元的一部分，其中基于该第二材料的状态，信息被存储在该存储单元中。
Description
技术领域
本发明涉及一种非易失性存储器。更具体地，本发明涉及利用具有顺磁和反铁磁两种状态的材料的电非易失性存储器件。
背景技术
相变随机存取存储器(PRAM)是保持所存储的数据而不需要维持到该存储器件的电力(power)的非易失性存储器。PRAM的存储单元(也称为存储节点)通常采用设置在两个电极之间的硫族化合物材料(chalcogenidematerial)(例如Ge、Sb、以及Te的合金)。硫族化合物材料具有一属性，即在两个具有不同电阻的结构相之间转变。例如，硫族化合物材料的结构状态可以在非晶无序态(高阻态)和有序多晶或结晶态(低阻态)之间转变。有序和无序态两者都是稳定的，从而可以基于硫族化合物材料的不同结构状态的不同电阻来存储数据，而不需要维持到存储单元的电力。
图1示出PRAM存储单元M的等效电路图，例如在公开号为2004/0245554Al和2004/0246808Al的美国专利申请中公开的，在此引用其每个的全部内容作为参考。如图1所示，存储单元M包括连接到存取晶体管T的硫族化合物可变电阻器R，该存取晶体管T连接到地电压。存取晶体管T的栅极连接到字线(word line，WL)，硫族化合物可变电阻器R的一端连接到位线(bit line，BL)。硫族化合物可变电阻器R包括设置在顶电极和底电极之间的硫族化合物膜。电阻器R的顶电极连接到位线BL，电阻器R的底电极连接到存取晶体管T的漏极。电阻器R的底电极可以通过进行焦耳加热(Joule heating)的接触塞(contact plug)(也称为加热塞)连接到存取晶体管T的漏极。
存储单元M通过在非晶(高电阻)和结晶(低电阻)态之间改变硫族化合物可变电阻器R的硫族化合物材料来运行。字线WL控制晶体管T，位线BL向硫族化合物材料提供电流。硫族化合物可变电阻器R的硫族化合物膜的结构相可以通过基于对硫族化合物膜的供电时间和供电量适当地加热和冷却该硫族化合物材料来被改变。当存取晶体管T经由字线WL被开启时，位线BL和地电压之间经硫族化合物可变电阻器R建立电流通路。非晶和结晶相之间电阻的相对变化通常是约103倍。
写操作中，通过使第一写电流流经硫族化合物材料，加热该硫族化合物材料到熔化温度(例如经由加热塞)，以及迅速冷却该硫族化合物材料，存储单元M中的该硫族化合物材料可以被转变为非晶(高电阻)态。将该硫族化合物材料迅速冷却至其玻璃转变温度(glass transition temperature)以下导致该材料以非晶相凝固。于是该硫族化合物材料以其非晶态存储信息“1”，其也被称为重置态(reset state)。
通过使第二写电流(通常小于第一写电流)流入该硫族化合物材料，加热该硫族化合物材料至少到一结晶温度(例如玻璃转变温度和熔化温度之间)，维持该硫族化合物材料的温度在该结晶温度或其上持续一预定时段(以促使结晶)，然后冷却该硫族化合物材料，该硫族化合物材料可以转变为结晶(低电阻)态。于是该硫族化合物材料以其结晶态存储信息“0”，其也被称为设置态。
读操作中，选择位线BL和字线WL，从而选择特定的存储单元M。然后允许检测电流流经该硫族化合物材料，且利用检测放大电路(未示出)以传统方式测量根据该硫族化合物材料的电阻的电压电势，从而测定存储信息(“1”或者“0”)。
发明内容
本发明者已发现，需要的是减少在基于电阻态来存储信息的存储器中写一给定电阻态所需要的写电流的量。
根据一示例性实施例，非易失性存储器件包括衬底、以及设置在该衬底上的多个存储单元。每个存储单元包括：含有第一材料的第一层，该第一材料是导电的；设置在该第一层上的第二层，该第二层包括第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的；设置在该第二层上的第三层，该第三层包括第三材料，该第三材料是导电的；以及设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料。该第二层在反铁磁态具有与其在顺磁态的电阻不同的电阻。基于在给定存储单元中的该第二材料的状态，信息被存储在该给定存储单元中。在没有施加电力时该给定存储单元的第二材料的状态被保持。
根据另一示例性实施例，电阻多层器件包括：含有第一材料的第一层，该第一材料是导电的；设置在该第一层上的第二层，该第二层含有第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的；设置在该第二层上的第三层，该第三层含有第三材料，该第三材料是导电的；以及设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料。该第二层在反铁磁态具有与其在顺磁态的电阻不同的电阻。在没有施加电力时该第二材料的状态被保持。
根据另一示例性实施例，电阻多层器件包括：含有第一材料的第一层，该第一材料是导电的；设置在该第一层上的第二层，该第二层包括从含有NiO、V2O、FeO和CuO的组中选择的第二材料；设置在该第二层上的第三层，该第三层包括第三材料，该第三材料是导电的；以及设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料。该第二层的电阻态在第一电阻态和第二电阻态之间是可转换的，该第二电阻态具有与该第一电阻态的电阻不同的电阻。没有施加电力时该第二层的电阻态被保持。该电阻多层器件可以形成为非易失性存储器件的一部分，其中该非易失性存储器件包括衬底和设置在该衬底上的多个存储单元，其中每个存储单元包括电阻多层器件。在这样的存储器件中，基于给定存储单元中该第二材料的电阻态，信息可以被存储在该非易失性存储器件的给定存储单元中。
根据另一示例性实施例，制造电阻多层器件的方法包括：形成含有第一材料的第一层，该第一材料是导电的；在该第一层上形成第二层，该第二层含有第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的；以及在该第二层上形成第三层，该第三层含有第三材料，该第三材料是导电的。该第二层在反铁磁态具有与其在顺磁态的电阻不同的电阻。在没有施加电力时该第二材料的状态被保持。该方法还可包括形成该电阻多层器件作为非易失性存储器的存储单元的一部分。
附图说明
参考附图，通过下面的示例性实施例的描述，本发明的上述和其他特征和优点将变得更加明显，本发明并不局限于示例性实施例。注意，并非本发明的全部可能实施例必定具有每个或任一个此处所确认的优点。
图1是相变随机存取存储器的存储单元的等效电路图的示意图。
图2是一示例性存储单元的示意图。
图3是另一示例性存储单元的示意图。
图4示出用于在图2和3所示的存储单元中使用的电介质层的示例性电流电压特性曲线。
图5是图2和3所示的示例性存储单元的等效电路图的示意图。
图6示出对于初始高阻态(圆形)和对于初始低阻态(方形)特定电阻多层器件的电阻对电压数据。
图7示出对于初始高阻态(圆形)和对于初始低阻态(方形)特定电阻多层器件的电流对电压数据。
图8示出电阻多层设备的电流电压滞后曲线的一般形状。
图9示出在约0.5伏特的读电压下经电阻多层器件的测量电流对测试数的关系曲线，其中该电阻多层器件在高和低阻态之间循环以多次测试。
具体实施方式
根据一示例性实施例，非易失性存储器包括衬底和设置在衬底上的多个存储单元。图2以剖视图示出示例性非易失性存储器的存储单元200的一部分。存储单元200设置在衬底210上且包括设置在沟槽211中的电阻多层器件201。电阻多层器件201包括含有第一材料(导电材料，即底电极)的第一层202。电阻多层器件201还包括设置在第一层上的含有第二材料的第二层204。该第二材料具有一属性，即通过使电流流经该第二材料，该第二材料在反铁磁态和顺磁态之间是可转换的。这样的材料这里也被称为反铁磁材料，合适的反铁磁材料的一些示例包括NiO、V2O、FeO和CuO。例如，第二层的第二材料可以是均质的，例如NiO、V2O、FeO或CuO的均质层，或者可以形成为这样的材料的组合，如一种这样的材料的层设置在另一种这样的材料的层之上。其它反铁磁材料也可以用于第二层。
电阻多层器件201还包括设置在第二层上且包含第三材料(导电材料，即顶电极)的第三层208。第一和第三导电材料可以是例如Al、Pt、W、或者包括合金和化合物的其它合适导电材料。这里使用措词“顶”和“底”仅仅是考虑到附图中示例性部件的取向而为了方便，不应被解释为在任何方面的限制。此外，这里使用的措词“配置在…上”包括例如插入层的插入结构可能性。
第二层在反铁磁态具有与其在顺磁态的电阻不同的电阻，基于给定存储单元中第二材料的状态，信息被存储在给定存储单元中。此外，如下面将进一步说明的，没有施加电力时，该给定存储单元的第二材料的状态(高电阻或者低电阻)被保持，从而提供具有非易失性特性的存储器。如下面将进一步说明的，本发明人已发现：这些状态可以用电流脉冲“写入”；所述状态是稳定的；以及所述状态之间的转变是可逆的。不被任何特定理论所限制，据信反铁磁和顺磁态之间的转变可以通过本领域技术人员公知的“双交换理论”来解释。已知反铁磁材料可以通过调节温度而在反铁磁态和顺磁态之间转变。本发明人已发现：还可以通过控制提供给该材料的电压和电流来引起这样的转变；以及采用这样的材料的电阻多层器件可用来在非易失性存储器件中存储信息。
电阻多层器件201还可以包括含有电介质材料且设置在第一层202和第三层208之间的第四层206。合适的电介质材料的一些示例包括Ta2O5、SiO2、以及TiO2。当然，其它电介质材料也可用于第四层206。
第四层的电介质材料的厚度和属性应使该电介质材料可传导电流。图4示出合适的电介质材料的电流电压曲线的合适形式的示意图。如图4中的曲线所示，电流的绝对值在零电压和某一正或负阈值电压之间是零。超出该阈值电压，该电流随着增加的电压而增加。关于层的排列，图2的示例中，含有电介质材料的第四层206示出为在含有反铁磁材料的第二层204之下，但是这些层的顺序可以颠倒。另外，其它层，例如防止扩散的阻挡层(barrierlayer)、辅助随后层的生长的种子层等，可以如所需要地以传统方式形成在第一至第四层之间，或者在其它位置。
在图2的示例中，存储单元200还包括晶体管结构，该晶体管结构具有设置在衬底210(例如任何合适的半导体衬底诸如硅)中的源极区域212和漏极区域214、以及栅极氧化物216(例如SiO2、Ta2O5、或者其它合适的绝缘体)和设置在源极212和漏极214之间栅极氧化物216上的栅极电极218(例如Al、Pt、W、或者其它合适的导电材料)。第一绝缘层220(例如SiO2或其它绝缘材料)包围栅极氧化物216和栅极电极218。
接触塞222(由例如W、Ru、Ru/RuO2、TiN、多晶硅或者任何合适的电导体制成)在底电极202和漏极区域214之间形成电接触。位线230(例如Al、Pt、或者包括合金和化合物的其它合适的导电材料)形成与顶电极208的电接触。如果需要的话，还可以在接触塞222和底电极202之间提供阻挡层224(由例如TiN、TiSiN、TiAlN制成)。第二绝缘层228(例如SiO2或者其它绝缘材料)包围例如所示的电阻多层器件201。字线可连接到栅极电极218，源极212可以接地或者连接到其它非零电压。用于第一层(底电极)202、第二层(反铁磁材料)204、第三层(顶电极)208、以及第四层(电介质材料)206的任何合适的厚度和尺寸均可使用，其选择由本领域普通技术人员根据非易失性存储器的所需性能规格来作出。用于这些层的示例性厚度范围包括：对于第一层(底电极)202是20-100nm，对于第二层204(反铁磁材料)是10-100nm，对于第三层208(顶电极)是20-100nm，以及对于第四层(电介质材料)206是1-10nm。
关于横向尺寸，需要制造这样的器件，其中一个电阻多层器件201在衬底上占用的横向面积小于约0.10μm2、0.064μm2或者0.03μm2(即一个电阻多层器件201的尺寸分别小于约0.32μm、0.25μm或者0.1μm)。这样的器件可以分别使用0.15μm、0.13μm、以及0.10μm的设计标准(最小特征尺寸)来制造，其中给定存储单元的单位单元尺寸(unit-cell size)(一个存储单元占用的横向衬底面积)可以分另小于约0.225μm2、0.152μm2或者0.08μm2。
第一层202(底电极)和第三层208(顶电极)可以通过任何合适的技术来准备，例如溅镀、化学气相沉积(CVD)、或者原子层沉积、或者包括但不局限于本领域普通技术人员传统公知的那些的任何其它合适的技术。沉积期间衬底的温度可以是室温或者可以被控制为不同于室温(例如约200℃)。
第二层204(反铁磁材料)可以利用任何合适的技术形成在第一层202上，例如溅镀、CVD(包括金属有机CVD)、或者通过包括但不局限于本领域普通技术人员传统公知的那些的另一其它合适的技术。第二层204可形成在第一层202上，其间有或没有一个或多个插入层，例如，诸如种子层。如上面所注意的，第四层(电介质材料)206还可形成在第一层(底电极)202和第二层204(反铁磁材料)之间。
如果用于第二层的特定材料需要的话(例如为了通过改进密度和/或织构(texture)来提高反铁磁材料的品质)，第二层202可以用氧气氛中的后退火处理(例如氧气氛中600℃退火)来形成。后退火可以以本领域普通技术人员公知的任何合适的方式来实施，例如，通常通过连续的氧气流下的快速热退火(RTA)在600℃持续1或2分钟。
本领域普通技术人员公知的传统处理技术可被用于制造这里描述的非易失性存储器。例如，用于制造栅极氧化物216的绝缘层和用于栅极电极218的金属化层(metallization layer)可利用任何合适的沉积技术沉积在衬底210上。然后可实施光刻构图和蚀刻从而定义栅极电极218和栅极氧化物216。例如，然后可利用栅电极218作为自对准掩模实施离子注入，从而形成源极和漏极区域212和214(有合适的掩模以保护其它区域免于被注入)。然后可实施构图和金属敷镀从而形成分别连接到栅极电极218和源极区域212的字线和互连线。然后绝缘材料可沉积在该结构上从而形成第一绝缘层220，其可以通过化学机械抛光(CMP)被处理从而提供光滑表面。
然后用于接触塞222的开口可通过光刻构图和蚀刻形成在绝缘层220中，可以通过任何合适的技术(例如溅镀、蒸镀、CVD)沉积诸如上面提到的那些的合适的材料从而形成接触塞222和阻挡层224。带有该塞和阻挡材料沉积在其上的绝缘层220可以通过CMP被进一步处理从而产生光滑表面。然后可通过任何合适的技术(例如溅镀、CVD)沉积第二绝缘层228，通过传统构图和蚀刻在第二绝缘层228中形成沟槽211。然后电阻多层器件201可通过上面提到的技术形成在沟槽211中，与接触塞222电接触。第二绝缘层228可在电阻多层器件201上方进一步生长且可通过CMP被处理，所得表面可以被构图并被蚀刻从而为位线230接触顶电极208提供开口。任何合适的技术(例如溅镀、蒸镀、CVD)可用于形成位线230。
图3示出另一示例性非易失性存储器，其中第一层(底电极)302、第二层(反铁磁材料)304、第三层(顶电极)308、以及第四层(电介质材料)可以形成在沟槽311的侧壁(或者多个侧壁)上和沟槽311的底部上。第一至第四层302至308可以由与上面结合图2的示例描述的相同的材料和相同的技术形成。如对于图2的示例一样，第二层(反铁磁材料)304和第四层(电介质材料)306的顺序可以颠倒。图3示出的与图2所示的相应部件类似的其它部件用相同的附图标记标注，且已经结合图2论述了。
图2和3的示例性非易失性存储器单元200和300的等效电路图示出在图5中。如图5所示，存储单元M′(对应于部件200或者部件300)包括连接到存取晶体管T′的漏极的电阻多层器件R′(对应于部件201或部件301)，存取晶体管T′的源极连接到处于零电压或其它电压的互连线IL′。存取晶体管T′的栅极连接到字线WL′，电阻多层器件R′的顶电极连接到位线BL′。
针对具体的电阻多层器件得到数据，对该数据的解释将促进对此处描述的非易失性存储器操作的理解。图6示出对于初始高阻态(圆形)和对于初始低阻态(方形)的具体电阻多层器件(样品器件)的电阻对电压数据。该样品器件具有平坦构造，例如图3所示的，具有30nm厚的Ru底电极、SiO2电介质层、30nm厚的V2O反铁磁层、以及30nm厚的Pt顶电极。该样品器件形成在Si衬底上。电极通过CVD沉积，电介质材料通过CVD沉积，反铁磁材料通过CVD沉积。如图6所示，当该样品处于初始高阻态(方形)时，电阻相对稳定且略微下降直至第一阈值电压(对此样品器件约为1.4伏特)，在该第一阈值电压点处电阻显著下降。换言之，在第一阈值电压，高阻态转变为低阻态。当该样品处于初始低阻态(圆形)时，电阻相对稳定，且仅略微增加直至第二阈值电压(对此样品器件约为0.7伏特)，在第二阈值电压点处电阻显著上升(对于此样品器件例如倍增系数为约100)。换言之，在第二阈值电压，低阻态转变为高阻态。另外，在0伏和第二阈值电压之间，高阻态和低阻态两者都是稳定的。图7示出相应数据，其中样品器件的电流对电压绘图。
另外，已发现高阻和低阻态是可逆的。在这点上，电流电压滞后曲线的一般形状显示在图8中。如图8所示，初始高阻态(低电流)是稳定的，直到第一阈值电压VT1(对于该样品器件约为1.4伏特)，在该点高阻态转变为低阻态(高电流)。然后随着下降的电压低阻态是稳定的。
另外，发现该样品器件可以经高和低阻态循环很多次且仍提供稳定的和可预知的性能。在这点上，图9示出约0.5伏特的读电压下流经该样品器件的测量电流与测试数的关系曲线，其中该样品器件在高和低阻态之间循环约275个测试周期。如图9所示，该样品器件在高阻态和低阻态两者都提供稳定的电流值。
记住这些数据且参考图5，现在将描述示例性非易失性存储器件的示例性操作。存储单元M′通过基于电阻多层器件R′的反铁磁材料的电阻态储存信息来运行。更具体地，通过控制施加到电阻多层器件R′的电压和电流，电阻态可以在反铁磁态(高电阻)和顺磁态(低电阻)之间改变。如图5所示，字线WL′控制晶体管T′，位线BL′向电阻多层器件R′提供电流。当存取晶体管T′经字线WL′被开启时，在位线BL′和互连线IL′之间经电阻多层器件R′建立电流通路，互连线IL′可以处于地电势或其它电压。
为了写与低阻态对应的“高”存储态(“1”)，字线WL′被触发从而开启晶体管T′的栅极，且位线BL′和互连线IL′之间的电压被设置为高于上面提到的第一阈值电压的“高”电压(例如约2伏特)。为了写与高阻态对应的“低”存储态(“0”)，字线WL′被触发从而开启晶体管T′的栅极，且位线BL′和互连线IL′之间的电压被设置为高于上面提到的第二阈值电压的“中间”电压(例如约1伏特)。如果互连线IL′设置为地电势，调节位线BL′上的电压从而提供高或中间电压。如果互连线IL′连接到不同于地电势的电压，可调节位线BL′和互连线IL′两者或者之一从而提供高和中间电压。
为了读出特定存储态，字线WL′被触发从而开启晶体管T′的栅极，且位线BL′和互连线IL′之间的电压被设置为低于上面提到的第二阈值电压的“低”电压(例如约0.5伏特)。用电流检测器件测量经电阻多层器件R′的电流或者用电压检测器件测量经过电阻多层器件R′或者与其电连接的其它电阻器的电压降，可以检测电阻态。如上所述，在低于第二阈值电压(在样品器件中约为0.7伏特)的区域中高和低阻态两者都是稳定的，因此“读电压”不会扰乱存储态。如从图6显见的，在样品器件中发现低阻和高阻态之间电阻的相对变化在从100到300的范围中，这样的差异远足以区别高阻和低阻态。
将意识到，高、中间和低电压的实际选择可取决于所考虑的器件的实际第一和第二阈值电压，该第一和第二阈值电压又取决于反铁磁材料和电介质材料(如果使用后者)以及这些材料的厚度的选择。相反地，如果需要根据其它的电路限制而将任意的高、中间或低电压的值设置为预定值，反铁磁材料和电介质材料的材料以及它们的厚度的选择可以基于对特定材料系统和层结构的电阻电压特性和电流电压特性的经验估计而被选择来适应这样的值。实施这样的估计是在本领域普通技术人员的范围之内。
在这里描述的非易失性存储器件或电阻多层器件中使用电介质材料的第四层206/306是有益的，因为对于施加在位线BL′和互连线IL′之间的电压的任何给定值，这样做允许调节施加在反铁磁材料第二层204/304上的电压的额外的自由度。换言之，电介质材料第二层可作用为串联电阻器，其电阻取决于层的厚度，通过调节电介质层和反铁磁层两者的厚度，可以结合总体电路设计如所需地调节那些层上的各个电压降。尽管温度具有公知的效果，但发明者发现双稳电阻态可以通过电流来被影响。
例如上面结合图2和3的示例描述的非易失性存储器可具有快速写时间和快速读时间(例如每个小于100纳秒)的优点。另外，此处公开的非易失性存储器可具有小写电流的优点，与某些PRAM相比其可以减少能耗。
应理解的是，这里描述的非易失性存储器件和电阻多层器件是用于示例而不是限制。例如，此处公开的电阻多层器件201/301可以结合任何合适的允许读和写电阻多层器件201/301的存储态的电路来使用。另外，电阻多层器件201/301可以作为电路元件用于除非易失性存储器之外的器件中(例如在需要双稳电阻元件的任何器件中)，其中晶体管和/或其它类型的电路元件可以连接到电阻多层器件201/301。
此处描述的实施例仅仅是说明性的，不应被理解为在任何方面的限制。本发明的范围通过后附权利要求而不是前面的描述给出，落入权利要求范围内的全部修改和等价物将被包含在权利要求之中。
Claims (18)
1.一种非易失性存储器件，包括：
衬底；以及
布置在该衬底上的多个存储单元，其中每个存储单元包括：
含有第一材料的第一层，该第一材料是导电的，
设置在该第一层上的第二层，该第二层含有第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的，
设置在该第二层上的第三层，该第三层含有第三材料，该第三材料是导电的，以及
设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料，
其中该第二层在该反铁磁态具有与其在该顺磁态的电阻不同的电阻，
其中基于给定存储单元中该第二材料的状态，信息被存储在该给定存储单元中，以及
其中在没有施加电力时该给定存储单元的该第二材料的状态被保持。
2.如权利要求1所述的非易失性存储器件，其中该第二材料选自包括NiO、V2O、FeO和CuO的组。
3.如权利要求1所述的非易失性存储器件，其中该电介质材料选自包括Ta2O5、SiO2、以及TiO2的组。
4.如权利要求1所述的非易失性存储器件，其中每个存储单元在该衬底上占有小于约0.225μm2的面积。
5.一种电阻多层器件，包括：
含有第一材料的第一层，该第一材料是导电的；
设置在该第一层上的第二层，该第二层含有第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的；
设置在该第二层上的第三层，该第三层含有第三材料，该第三材料是导电的；以及
设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料，
其中该第二层在该反铁磁态具有与其在该顺磁态的电阻不同的电阻，以及
其中在没有施加电力时该第二材料的状态被保持。
6.如权利要求5所述的电阻多层器件，其中该第二材料选自包括NiO、V2O、FeO和CuO的组。
7.如权利要求5所述的电阻多层器件，其中该电介质材料选自包括Ta2O5、SiO2、以及TiO2的组。
8.如权利要求5所述的电阻多层器件，其中该电阻多层器件具有横向面积小于约0.10μm2的尺寸。
9.一种电阻多层器件，包括：
含有第一材料的第一层，该第一材料是导电的；
设置在该第一层上的第二层，该第二层含有选自包括NiO、V2O、FeO和CuO的组的第二材料；
设置在该第二层上的第三层，该第三层含有第三材料，该第三材料是导电的；以及
设置在该第一和第三层之间的第四层，其中该第四层含有电介质材料，
其中该第二层的电阻态在第一电阻态和第二电阻态之间是可转换的，该第二电阻态具与该第一电阻态的电阻不同的电阻，以及
其中在没有施加电力时该第二层的电阻态被保持。
10.如权利要求9所述的电阻多层器件，其中该电介质材料选自包括Ta2O5、SiO2、以及TiO2的组。
11.如权利要求9所述的电阻多层器件，其中该电阻多层器件具有横向面积小于约0.10μm2的尺寸。
12.一种非易失性存储器件，包括：
衬底；以及
布置在该衬底上的多个存储单元，其中每个存储单元包括如权利要求9所述的电阻多层器件，
其中基于给定存储单元中该第二材料的电阻态，信息被存储在该非易失性存储器件的该给定存储单元中。
13.一种制造电阻多层器件的方法，包括：
形成含有第一材料的第一层，该第一材料是导电的；
在该第一层上形成第二层，该第二层含有第二材料，其中通过使电流流经该第二材料，该第二材料的状态在反铁磁态和顺磁态之间是可转换的；以及
在该第二层上形成第三层，该第三层包括第三材料，该第三材料是导电的，
其中该第二层在该反铁磁态具有与其在该顺磁态的电阻不同的电阻，以及
其中在没有施加电力时该第二材料的状态被保持。
14.如权利要求13所述的电阻多层器件，其中该第二材料选自包括NiO、V2O、FeO和CuO的组。
15.如权利要求13所述的电阻多层器件，还包括在该第一和第三层之间形成第四层，该第四层含有电介质材料。
16.如权利要求15所述的电阻多层器件，其中该电介质材料选自包括Ta2O5、SiO2、以及TiO2的组。
17.如权利要求13所述的电阻多层器件，还包括以横向面积小于约0.10μm2的尺寸形成该电阻多层器件。
18.如权利要求14所述的电阻多层器件，还包括形成该电阻多层器件作为非易失性存储器的存储单元的一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066164A KR100657897B1 (ko) | 2004-08-21 | 2004-08-21 | 전압 제어층을 포함하는 메모리 소자 |
| KR66164/04 | 2004-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1783336A true CN1783336A (zh) | 2006-06-07 |
Family
ID=36107391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005101165500A Pending CN1783336A (zh) | 2004-08-21 | 2005-08-22 | 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060038221A1 (zh) |
| EP (1) | EP1628341A3 (zh) |
| JP (1) | JP2006060232A (zh) |
| KR (1) | KR100657897B1 (zh) |
| CN (1) | CN1783336A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296205A (zh) * | 2013-07-01 | 2013-09-11 | 天津理工大学 | 一种低功耗阻变存储器及其制备方法 |
| CN114823021A (zh) * | 2022-04-16 | 2022-07-29 | 江西师范大学 | 一种具有反铁磁近邻效应的析氧反应电催化剂 |
Families Citing this family (88)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7688619B2 (en) * | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7531825B2 (en) * | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) * | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7825396B2 (en) * | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
| KR101176543B1 (ko) * | 2006-03-10 | 2012-08-28 | 삼성전자주식회사 | 저항성 메모리소자 |
| KR101239962B1 (ko) | 2006-05-04 | 2013-03-06 | 삼성전자주식회사 | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 |
| US7696506B2 (en) * | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| KR100790882B1 (ko) * | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| US7772581B2 (en) * | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US8067762B2 (en) * | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
| KR101206036B1 (ko) | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
| US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US7718989B2 (en) * | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7619311B2 (en) * | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
| US7884343B2 (en) * | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US7786461B2 (en) * | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US7569844B2 (en) * | 2007-04-17 | 2009-08-04 | Macronix International Co., Ltd. | Memory cell sidewall contacting side electrode |
| US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
| US7729161B2 (en) | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US8178386B2 (en) * | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7642125B2 (en) * | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US7919766B2 (en) * | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7646631B2 (en) * | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| US7879643B2 (en) | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) * | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
| US8084842B2 (en) * | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) * | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) * | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) * | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| US8415651B2 (en) * | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) * | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US20100019215A1 (en) * | 2008-07-22 | 2010-01-28 | Macronix International Co., Ltd. | Mushroom type memory cell having self-aligned bottom electrode and diode access device |
| US7903457B2 (en) * | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US7719913B2 (en) * | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US8907316B2 (en) * | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
| US8664689B2 (en) * | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8089137B2 (en) * | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) * | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8084760B2 (en) * | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| US8173987B2 (en) * | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) * | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US7933139B2 (en) * | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US8350316B2 (en) * | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| US9336879B2 (en) | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9269899B1 (en) * | 2015-02-05 | 2016-02-23 | Micron Technology, Inc. | Electronic device, memory cell, and method of flowing electric current |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| KR20170045871A (ko) * | 2015-10-20 | 2017-04-28 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| TWI599029B (zh) * | 2015-12-23 | 2017-09-11 | 華邦電子股份有限公司 | 記憶體裝置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704467A (en) * | 1970-09-14 | 1972-11-28 | Ncr Co | Reversible record and storage medium |
| US3783155A (en) * | 1971-12-03 | 1974-01-01 | Ncr Co | Sintered cupric oxide masses |
| JPS5217646B2 (zh) * | 1972-07-28 | 1977-05-17 | ||
| DE3424999C2 (de) * | 1984-07-06 | 1994-01-13 | Bauer Spezialtiefbau | Schlitzwandfräse |
| US5296716A (en) * | 1991-01-18 | 1994-03-22 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| JPH08222711A (ja) * | 1995-02-13 | 1996-08-30 | Texas Instr Japan Ltd | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 |
| JP3123448B2 (ja) * | 1996-11-13 | 2001-01-09 | 日本電気株式会社 | 薄膜キャパシタ |
| KR100262908B1 (ko) * | 1997-01-07 | 2000-09-01 | 노영민 | 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자 |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| JPH10268942A (ja) | 1997-03-27 | 1998-10-09 | Nippon Aera Kk | 音速ノズルを用いた流量制御弁 |
| KR20000029860A (ko) * | 1999-02-06 | 2000-05-25 | 가나이 쓰도무 | 반도체장치및그제조방법 |
| US6815744B1 (en) * | 1999-02-17 | 2004-11-09 | International Business Machines Corporation | Microelectronic device for storing information with switchable ohmic resistance |
| JP2004214459A (ja) * | 2003-01-06 | 2004-07-29 | Sony Corp | 不揮発性磁気メモリ装置及びその製造方法 |
| US7323734B2 (en) * | 2003-02-25 | 2008-01-29 | Samsung Electronics Co., Ltd. | Phase changeable memory cells |
| DE10308538C5 (de) * | 2003-02-27 | 2014-11-06 | Bauer Maschinen Gmbh | Verfahren zum Herstellen einer Schlitzwand im Boden, Schlitzwandfräse und Schlitzwandfräsvorrichtung |
| KR100564567B1 (ko) | 2003-06-03 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리의 기입 드라이버 회로 |
| KR100504700B1 (ko) | 2003-06-04 | 2005-08-03 | 삼성전자주식회사 | 고집적 상변환 램 |
| US7259039B2 (en) * | 2003-07-09 | 2007-08-21 | Spansion Llc | Memory device and methods of using and making the device |
-
2004
- 2004-08-21 KR KR1020040066164A patent/KR100657897B1/ko not_active IP Right Cessation
-
2005
- 2005-08-18 EP EP05255101A patent/EP1628341A3/en not_active Withdrawn
- 2005-08-19 US US11/206,856 patent/US20060038221A1/en not_active Abandoned
- 2005-08-22 CN CNA2005101165500A patent/CN1783336A/zh active Pending
- 2005-08-22 JP JP2005239536A patent/JP2006060232A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296205A (zh) * | 2013-07-01 | 2013-09-11 | 天津理工大学 | 一种低功耗阻变存储器及其制备方法 |
| CN114823021A (zh) * | 2022-04-16 | 2022-07-29 | 江西师范大学 | 一种具有反铁磁近邻效应的析氧反应电催化剂 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1628341A3 (en) | 2007-09-19 |
| JP2006060232A (ja) | 2006-03-02 |
| US20060038221A1 (en) | 2006-02-23 |
| KR100657897B1 (ko) | 2006-12-14 |
| EP1628341A2 (en) | 2006-02-22 |
| KR20060017699A (ko) | 2006-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1783336A (zh) | 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法 | |
| Aluguri et al. | Notice of violation of IEEE publication principles: overview of selector devices for 3-D stackable cross point RRAM arrays | |
| US7457147B2 (en) | Two terminal memory array having reference cells | |
| US7932506B2 (en) | Fully self-aligned pore-type memory cell having diode access device | |
| CN100550462C (zh) | 具有l型电极的电阻式随机存取存储器单元 | |
| US10622063B2 (en) | Phase change memory device with reduced read disturb and method of making the same | |
| US7660180B2 (en) | Dielectric antifuse for electro-thermally programmable device | |
| KR101171065B1 (ko) | 기억소자 및 기억장치 | |
| US8222713B2 (en) | Storage element and storage apparatus | |
| US7919766B2 (en) | Method for making self aligning pillar memory cell device | |
| US20170104031A1 (en) | Selector Elements | |
| US20090321706A1 (en) | Resistive Memory Devices with Improved Resistive Changing Elements | |
| US11031435B2 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| CN104969374A (zh) | 具有开关层和中间电极层的电阻开关器件及其形成方法 | |
| Chen et al. | Resistance switching for RRAM applications | |
| US8907314B2 (en) | MoOx-based resistance switching materials | |
| US8284597B2 (en) | Diode memory | |
| US9246092B1 (en) | Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application | |
| US20090146131A1 (en) | Integrated Circuit, and Method for Manufacturing an Integrated Circuit | |
| US7382644B2 (en) | Two terminal memory array having reference cells | |
| KR100902504B1 (ko) | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 | |
| WO2016153515A1 (en) | Resistance memory devices including cation metal doped volatile selectors | |
| US20160141335A1 (en) | Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application | |
| JP5360145B2 (ja) | 記憶素子及び記憶装置 | |
| TWI443820B (zh) | 二極體記憶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20060607 |