CN101663771A - 电子器件和制造电子器件的方法 - Google Patents
电子器件和制造电子器件的方法 Download PDFInfo
- Publication number
- CN101663771A CN101663771A CN200880012672A CN200880012672A CN101663771A CN 101663771 A CN101663771 A CN 101663771A CN 200880012672 A CN200880012672 A CN 200880012672A CN 200880012672 A CN200880012672 A CN 200880012672A CN 101663771 A CN101663771 A CN 101663771A
- Authority
- CN
- China
- Prior art keywords
- electronic device
- phase
- islands
- matrix
- states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000011159 matrix material Substances 0.000 claims abstract description 49
- 230000008859 change Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 17
- 229910005866 GeSe Inorganic materials 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 13
- 229910005900 GeTe Inorganic materials 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 8
- 229910005839 GeS 2 Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000035699 permeability Effects 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims description 3
- 239000012071 phase Substances 0.000 description 111
- 239000012782 phase change material Substances 0.000 description 36
- 238000005325 percolation Methods 0.000 description 19
- 230000009466 transformation Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 238000005204 segregation Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 3
- 239000005864 Sulphur Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 239000011149 active material Substances 0.000 description 2
- 239000005387 chalcogenide glass Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 150000004772 tellurides Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910005829 GeS Inorganic materials 0.000 description 1
- 229910005865 GeSbTeSe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000004771 selenides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 150000004763 sulfides Chemical class 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种电子器件(100)，该电子器件(100)包括：矩阵(102)和嵌入到所述矩阵(102)中的多个岛状物(103)，所述岛状物包括能够在至少两个状态之间转换的材料，所述至少两个状态的特征在于具有不同的电特性，其中，所述多个岛状物(103)在所述矩阵(102)中形成了连续路径(104)。
Description
技术领域
本发明涉及一种电子器件。
而且，本发明涉及一种制造电子器件的方法。
背景技术
在非易失性存储器领域中，使闪存的尺寸缩小已经成为了关键。面对这一挑战的技术是铁电体存储器、磁存储器和相变存储器，相变存储器有望替代闪存，并且其显示了能够替代诸如DRAM之类的其他类型存储器的特性。相变存储器是作为电子领域的一个重要步骤的统一存储器的一个可能的解决方案。OTP(“一次性可编程”)和MTP(“多次可编程”)存储器打开了可能为相变存储器提供很大机会的一个领域。
相变存储器基于使用例如硫属化物的可逆存储切换。这些材料经受快速相变的能力导致了可重写光学介质(CD，DVD)的发展。可基于其结晶机理将硫属化物相变材料分为组成稍微不同的两类。“成核主导”材料GeTe-Sb2Te3连接线(诸如Ge2Sb2Te5)通常被用于奥弗辛斯基电效应统一存储器(OUM)装置。在这种构想中，所述相变材料可以与底部阻抗电极接触从而可逆切换为小体积的相变材料。在光学存储应用(CD-RW/DVD+RW)中已知的“快速生长材料”能够以适当的相位稳定性进行非常快速的切换(例如10ns)。
因此，相变材料可用于存储信息。这些材料的工作原理是相位的改变。在结晶相中，材料结构不同于非晶相中的结构，因此结晶相中的材料的材料特性不同于非晶相中的材料的材料特性。
US2005/0212024A1公开了一种制造存储器装置的方法，以及具有适于利用适当的切换处理而被或多或少地布置为导电状态的活性材料的存储器装置，其中，活性材料被嵌入到电绝缘材料中。
然而，根据US2005/0212024A1的对在结晶相和非晶相之间切换所需的高电流值的要求可能导致出现问题。
发明内容
本发明的一个目的是提供一种具有可转换结构的电子器件，该可转换结构可用合理的电流值加热。
为了实现上述目的，提供一种根据独立权利要求的电子器件和制造电子器件的方法。
根据本发明的示例性实施例，提供一种电子器件，其包括：矩阵和嵌入到所述矩阵中的多个岛状物，并且包括能够在至少两个状态之间转换的材料，所述至少两个状态的特征在于不同的电特性，其中，所述多个岛状物在所述矩阵中形成了连续路径(其还可被表示为渗流路径，该路径可以以复杂的方式弯曲，或者例如，在偏析将导致多个薄层分开的情况中，该路径甚至可以是线性的)，例如，在电子器件的两个端部之间提供连续(电)连接，从而在耦接到电子器件的两个端部的两个电端子之间电流可沿着所述连续路径流动。
根据本发明的另一示例性实施例，提供一种形成电子器件的方法，该方法包括：将多个岛状物(包括能够在至少两个状态之间转换的材料，所述至少两个状态的特征在于不同的电特性)嵌入到矩阵中，并且通过所述矩阵中的多个岛状物形成连续的(或者连接的或相连的或连贯的)路径。
术语“电子器件”尤其可表示任何实现了任意电气、磁和/或电功能的器件、部件或设备。这意味着电、磁和/或电磁信号可在常规使用时被应用于电子装置和/或由电子装置产生。
术语“可转换结构”尤其可表示任何具有可转换特性的物理结构。其例子是相变结构或具有热变特性的结构。相变材料不但可具有两种相位，还可具有多于两种的相位，例如，结晶相、非晶相、元非晶相(meta-amorphous)、元结晶相(meta-crystalline)、具有不同的晶格取向的结晶相，等等。
术语“相变结构”尤其可表示任何具有在热量(由流经相变结构或电耦接/热耦接加热元件的电流的欧姆损耗(焦耳加热或电阻耗散)产生，和/或由对电磁辐射的吸收而产生)影响下改变任何物理参数或材料特性的特性的物理结构。这尤其可表示由非晶相结构和结晶相结构之间的诸如硫属化物之类的材料制成的开关，其可伴随有电阻率的显著改变。然而，诸如从固相到液相的改变之类的任何其它相变可由该术语涵盖，所述相变与物理特性的改变相关联。
术语“存储单元”尤其可表示允许以电子的方式存储信息的物理结构(诸如层序列，例如，整体地集成到诸如硅基片之类的基片中)。存储单元中存储的信息量可以是1位(尤其当相变材料在表示逻辑值“1”或“0”的两种相位之间进行切换时)或者可以多于1位(尤其当相变材料在至少三种相位之间切换时)。存储单元可形成在可表示任何诸如半导体、玻璃、塑料之类的适当材料的基片之上和/或之中。
术语“基片”可被用于一般地限定用于所关注的层或部分之下和/或之上的层的元件。而且，基片可以是其上形成有层的任何其它基底，例如诸如硅晶片或硅芯片之类的半导体晶片。
术语“矩阵”可表示多器件混合物中的一个器件，该器件包围了嵌入到该器件中的多个岛状物和/或由多个岛状物包围。矩阵的体积百分比可以(或者不会)(显著地)大于该电子器件中的多个岛状物的体积百分比。因此，所述矩阵可以是封闭了岛状物材料的大量颗粒的材料。
术语“岛状物”尤其可表示诸如珠状、球状或非对称体积之类的颗粒，其至少部分地由矩阵的材料包围和/或至少部分地包围矩阵的材料。(例如，1nm厚的)薄导电层也可被归入术语“多个岛状物”，由于也存在偏析导致多个薄层分开的可能性。
术语“连续路径”或“渗流路径”尤其可表示电流可沿着其流动的连续的或连贯的结构或路线。因此，沿着该渗流路径，所述多个岛状物可以以机械方式(还可以以电的方式)无中断地连接。换言之，连续路径可到达矩阵-岛状物结构的边界，从而在连续路径的导电状态下电流可在该连续路径的一个端部注入，可沿着该连续路径流动，并且在该连续路径的另一个端部上可存在矩阵-岛状物结构。
根据本发明的示例性实施例，相变材料的多个小岛状物可被嵌入到电绝缘矩阵中以形成具有高电阻率值的导电部分。作为本发明的示例性实施例的电阻的上限，可加入：Rmatrix＞Rcryst.path和/或ρmatrix＞ρcryst.path。在实践中，如果Rmatrix＞Ramorphous.path和/或ρmatrix＞ρamorphous. path，则这是合适的，但是这并非严格限制，并且因此对于第一标准是可选的。对于Rcryst.path＜Rmatrix＜Ramorphous.path的情况，获得了类似于并行加热器线的结构，见WO 2004/057676。因此，当编程功率保持恒定时，可减小在结晶相和非晶相之间切换连续相变材料岛状物所需的编程电流。可选地，通过恒定的编程电流，可减小编程功率。这可允许制造小型的诸如存储单元之类的电子器件，因此提高了存储器阵列中的存储单元的集成密度。这是由于在减小基于相变材料的电子驱动电路器件的尺寸时必要的编程电流/编程功率是一个限制因素。
由于用于将相变线单元从其结晶态(设置状态)转换为非晶态(复位状态)的复位电流的大小对于缩小存储单元的尺寸也是一个限制因素，因此通过将其设计为嵌入到矩阵中的多个相变材料岛状物来提高相变存储元件的电阻，从而允许制造减小了尺寸的电子器件。
根据示例性实施例，提供一种相变存储元件，其包括线单元，线单元包括多个嵌入到绝缘材料矩阵中的相变材料的小岛状物(或包括这样的小岛状物的矩阵)，从而通过岛状物形成渗流路径。
根据示例性实施例，可用基于两种稳定的成分的偏析的自组织过程来制造具有岛状物的矩阵。一种稳定的成分可以是诸如Sb2Te之类的相变材料、和/或掺杂的Sb2Te材料(用于一个较大列表中的适当材料，见WO2004/057684)、GeTe或Sb2Te3或这些成分的任何其它组合，例如：Ge1Sb4Te7、Ge1Sb2Te4和Ge2Sb2Te5。第二种稳定的成分可以是绝缘体，例如GeSe2、GeSe、GeS2或GeS。
本发明的示例性实施例可具有这样的优点，可通过提高线电阻R并将总的编程功率P＝I2R保持为相同大小来减小复位电流I。可获得提高的线电阻而不会使得与诸如(在提高的温度下的)结晶速度、阈值电场、循环擦写性能和数据保持性(这取决于在用户条件下的结晶化速度)之类的相变材料相关的全部其他重要的相变读写存储器特性劣化。线的适当电阻处于1kΩ和10kΩ之间。通过阻抗匹配到驱动晶体管来获得这些值。在65nm节点处，可用电压是1.2伏。当晶体管两端的该电压下降了大约1/3从而能够发出约400微安(μA)的适当电流时，相变线电阻R两端的电压还降低大约0.8伏。必要地，该电压服从R≈0.8/400·10-6＝2kΩ。可实现非常低的电流，对于具有0.3W/K的导热系数的黑色钻石电介质，其在电压为1伏下是100微安。注意，该情况下的晶体管仅需要0.2伏电压来发出100微安(μA)的电流。因此，R将不能超过V/I＝1/100·10-6＝10kΩ。
使用形成线宽w＝50nm、线长L＝100nm并且线高h＝20nm的图形尺寸，1至10kΩ的线电阻R导致ρeff＝R·w·h/L的“有效电阻率ρeff”是1000-10000μΩcm。注意，这些有效电阻率可在选择了不同的线长、线宽和线高时改变。
根据本发明的示例性实施例，可提高设置电阻，从而也提高了降低编程电流的耗散功率密度。根据本发明的示例性实施例可采用一种措施，即，使用沉积的相变材料内的绝缘材料的自组织的措施，该措施可允许获得形成图形的线。在这样形成图形之后，沉积的相变材料中的绝缘材料的单元形成可提高薄膜的电阻。因此，可提供绝缘材料和相变材料的混合/结合以提高耗散功率密度。
提供一种方法，通过该方法，可提高设置状态下的相变线的电阻从而可实质上降低编程电流，同时不会使得相变线的其它特性劣化，这种方法可提高相变RAM存储器的设置电阻。另外，该方法可允许将线电阻调整到由所选择晶体管进行适当的甚至最佳的功率输出所需的值。
接下来，将说明电子器件的进一步的示例性实施例。然而，这些实施例还可应用于制造电子器件的方法。
多个岛状物可形成热变结构，尤其是可在至少两个相位状态之间转换的相变结构。因此，在由流经该相变结构和/或与该相变结构相连接的电极的编程电流的欧姆损耗产生的热量和快速的冷却时间(例如ns级别)的影响下，可开始在两个相位之间进行切换。还可通过电磁辐射来提供热能。
尤其是，可调整相变结构，从而使相变材料的导电率的值在两个相位状态之间不同。在至少两个相位状态的一个相位状态下，相变结构可以是导电的。在另一个相位状态下，导电率可以大于或小于第一状态下的导电率，例如，相变结构可以是超导体，或者可以是半导体，或者可以是绝缘体，或者可以是具有可变导电率的值的导体。在电子器件的正常操作中，电子装置的功能将被影响，将被限定，或者将取决于相变结构中的相变材料的导电率的当前值。这可允许通过使用不同的相位模式下的相变结构的导电率的不同值来制造存储单元、开关、致动器、传感器等。
可调整该相变结构，从而使两个相位状态之一与相变结构的结晶相相关，并且使两个相位状态的另一个与相变结构的非晶相相关。可在硫属化物材料中发现这样的材料特性。可使用硫属化物玻璃，硫属化物玻璃是包含硫族元素(硫、硒或碲)作为基本成分的玻璃。例如，相变材料是GeSbTe、AgInSbTe、InSe、SbSe、SbTe、InSbSe、InSbTe、GeSbSe、GeSbTeSe或AgInSbSeTe。
至少两个不同状态下的岛状物的不同电特性可以是所述多个岛状物的不同值的导电率、不同值的介电常数、不同值的导磁率、不同值的电容、或者不同值的电感。因此，相变可能影响任何能够被采样的电特性，例如，可能改变电介质的介电常数，可能改变电容器的电容值，可以通过施加测试电压来对电特性进行采样。或者，相变可能改变导磁率并且因此改变电感器的电感值，导磁率和电感值也可以以电子方式而被采样。
电子器件可包括电驱动和感测电路，用于驱动和感测处于至少两个状态中的各个不同状态下的多个岛状物的不同电特性。例如，测试电压可被施加到所述多个岛状物，并且沿着所述多个岛状物流过的电流将取决于岛状物材料的相位状态，这是由于导电率在结晶相和非晶相下不同。这样的感测电路还可包括选择晶体管或其它种类的开关，所述晶体管或其他种类的开关有选择地允许或禁止对电子器件阵列中的特定电子器件进行访问。因此，可将各个选择晶体管分配给每一个电子器件。
所述多个岛状物可形成矩阵内的连续的(或不间断的)渗流路径，连续(渗流)路径可能在至少两个状态中的至少一个状态下是导电的。因此，采样电流可沿着渗流路径流动，并且可被感测到或检测到，从而例如在存储单元的环境中，可确定各个存储单元中当前存储的是逻辑状态“1”还是逻辑状态“0”。因此，在不同的导电率值下可对不同的逻辑值进行编码。
多个岛状物可包括由Sb2Te、GeTe和Sb2Te3构成的组的材料。在该情况下，矩阵可包括电绝缘材料，诸如由GeSe2、GeSe、GeS2或GeS构成的组中的一种材料。因此，这些在化学上亲近且因此兼容的材料的组合可有利于获得具有长使用寿命的电子器件。
多个岛状物可具有小于20nm的尺寸，尤其是小于10nm，更尤其是小于5nm。因此，可实现极小的岛状物且因此形成具有高电阻率的渗流路径，而无需沉积和蚀刻方法，这是由于当延伸到20nm及以下时这些方法会遇到问题。相反，自组织处理可被用于使岛状物在矩阵内分布，尤其是被用于将矩阵材料和岛状物材料的多个相位分开。这些岛状物可具有3D结构，该3D结构可类似于珠状或球状，但是也可具有较低级的几何度。连续路径的相邻岛状物的表面积可以与另一个岛状物直接物理接触，从而形成不中断的路径。
所述多个岛状物的分子数(或者浓度、体积百分比、或者重量百分比)可以小于矩阵的分子数(或者浓度、体积百分比、或者重量百分比)，尤其是可以小到小于矩阵的分子数四分之一。通过调整矩阵材料和岛状物材料的相对浓度，可精确地调整导电率和自组织特性。
电子器件可包括第一电极(或者电端子)和第二电极(或者电端子)，其中，渗流路径可将第一电极和第二电极连接或桥接起来。因此，在第一电极和第二电极之间，可施加用于加热岛状物(例如，用于触发相变)的加热电流，并且还可通过电极施加用于检测岛状物的当前状态的采样电流。为了加热，还可使用诸如加热器之类的分立的元件，该分立的元件热耦接到岛状物并且可有效地将热量(例如，焦耳热)传递到岛状物。可选地，电磁辐射可被用于加热岛状物。
电子器件可包括电耦接到相变结构的开关，尤其是场效应晶体管或二极管。在这样的结构中，场效应晶体管可用作允许访问相变结构或者复制这种访问的开关。这样的结构可适合于存储器阵列，所述存储器阵列包括多个存储单元，允许使用这样的选择晶体管来控制每一独立的存储单元。
可将电子装置用作存储装置。在这样的存储装置中，可以在相变材料的当前相位下存储一位或多位信息，具体地取决于相变结构的两个或多个相位状态中的当前相位状态。
电子装置还可被用作存储器阵列，即，(大量)多个前述类型的存储装置的结构。在这样的存储器阵列中，可以以X-Y类矩阵的方式来布置存储单元，并且可通过具有用作开关的晶体管的位线和字线来控制存储单元以进行或防止对期望的独立的存储单元和存储装置进行访问。多个存储单元可以以单片电路的方式集成在普通(例如，硅)基片上。
电子器件还可用作致动器，这是因为相变结构的导电率的改变可导致致动信号的改变。
还可将电子器件用作微电子机械结构(MEMS)。由岛状物的相变改变的电子信号可导致微电子机械结构(MEMS)的可移动器件的特定移动。
对于任一方法步骤，可实现半导体技术中已知的传统过程。形成层或器件的过程可包括诸如CVD(化学气相沉积)、PECVD(等离子体增强化学气相沉积)、ALD(原子层沉积)、或溅射之类的沉积技术。移除层或器件的过程可包括类似于湿法蚀刻、汽相蚀刻等的蚀刻技术、以及类似于光刻、UV光刻、电子束光刻等的形成图案的技术。
本发明的实施例不限于特定材料，因此可使用众多不同的材料。对于导电结构，可使用金属化结构、硅化物结构或多晶硅结构。对于半导体区或器件，可使用结晶硅。对于绝缘部分，可使用硅氧化物或硅氮化物。
该结构可形成在纯结晶硅晶片上或SOI晶片(绝缘体上硅结构)上。
可以实现类似CMOS、BOPOLAR以及BICMOS的任意工艺技术。
本发明的以上限定的方面和其它方面通过以下描述的实施例的例子而变得明显，并且参照这些实施例的例子进行说明。
附图说明
以下将参照实施例的例子来更详细地描述本发明，但本发明不限于此。
图1示出了根据本发明的示例性实施例的电子存储单元装置。
图2示出了在相变薄膜为20nm并且脉冲持续时间为50ns的情况下的复位电流与相变线单元的宽度的关系。
图3示出了根据本发明的示例性实施例的在制造由作为沉积材料的同质材料形成的相变线的过程中获得的结构的剖面图。
图4示出了根据本发明的示例性实施例的在进行退火处理和偏析之后制造图3的相变线的过程中所获得的结构的剖面图。
图5示出了根据本发明示例性实施例的电子器件。
图6示出了根据本发明示例性实施例的电子器件。
具体实施方式
附图中的内容是示意性的。在不同的附图中，相似的或相同的元件以相同的标号表示。
以下将参照图1来说明根据本发明的示例性实施例的存储单元100。
存储单元100包括相变薄膜101，相变薄膜101由单一的(准确地说是一种)电绝缘材料制成的矩阵102和嵌入到矩阵102中的一些相变材料岛状物103构成，相变薄膜101包括单一的(准确地说是一种)相变材料，该相变材料可在具有不同的电特性的结晶相和非晶相之间转换。如可从图1看到，在相变线单元101的中央部分中，多个岛103状物形成了连续(渗流)路径104，该路径允许电流在第一电极105和电耦接到第二电极107的导电空间窄接触元件106之间传导。
然而，底电极107的接触区域106应该足够小以使只连接少量从顶电极105到底电极107的渗流路径104，理想地只连接一个渗流路径104。
岛状物103的导电率，尤其是岛状物103所形成的渗流路径104的导电率，取决于可通过在电极105和107之间施加电流信号进而施加设置脉冲和复位脉冲而改变的渗流路径104的实际相位状态，可在控制单元120(诸如中央处理单元、CPU或微处理器)的控制下来在电极105和107之间施加电流信号。
通过这样的电流脉冲或电流信号，在渗流路径104内产生热量，从而改变渗流路径104的相位状态，并且因此改变相变材料的导电率的值。所施加的电流脉冲可具有某种波形(例如，可具有快速上升的边沿和缓慢下降的边沿，或者可具有向右弯曲的上升边沿和向左弯曲的下降边沿)，并且其特征是可由不同的参数(诸如电流幅度，脉冲持续时间等)表征。通过调整所述脉冲参数，可控制是将相变材料103转换为结晶相还是转换为非晶相。非常高的温度快速冷却会导致非晶相。温度少量升高或缓慢下降可导致结晶相。
通过采取该措施，可将一位存储在存储单元100中，可将该位编码为与逻辑值“1”和“0”相对应的“高”或“低”的电阻值，反之亦然。当在电极105和107之间施加感测电流时，可检测到存储单元100的实际状态。
岛状物103由Sb2Te或掺杂的Sb2Te材料形成，并且具有10nm或更小的数量级的(线性的)尺寸“d”。电绝缘矩阵102由GeSe构成。
以下，参照图2，将基于已经由发明人开发出的本发明的实施例来说明发明人的想法。
图2示出了具有横坐标201的曲线图200，沿着横坐标201以纳米为单位绘出了相变线单元的宽度“w”(见图5)。沿着纵坐标202，以毫安为单位绘出了编程电流。因此，图2示出了复位电流与相变线单元宽度的关系。因此，图2示出了与20nm厚的相变线成比例的复位电流，作为相变线单元宽度的函数。所述线具有四倍于其宽度的长度。第一曲线204示出了测得的数据；而第二曲线205和第三曲线206分别表示环绕有氧化物的线的电热模拟，所述氧化物具有1.4W/mK和0.3W/mK的导热率。
用于将相变线单元从其结晶相状态(设置状态)编程为其非晶相状态(复位状态)的复位电流的幅度对于缩小存储单元的尺寸是一个限制因素。已针对由掺杂的Sb2Te相变材料(见WO 2004/057684)制成的相变RAM线测量和模拟了复位电流，掺杂的Sb2Te相变材料具有大约为210μΩcm的电阻率。相变RAM线具有20nm的厚度和从25nm直到200nm的可变宽度。
因此，图2所示的结果表示，即使对于环绕的具有0.3W/mK的导热率的氧化物，复位电流也将不会变得低于50nm宽的线的复位电流0.43mA。这可限制相变线单元存储器作为闪存替换或多次可编程(MTP)存储器的竞争者的适用性。对于这两种应用，复位电流将小于300μA。
根据本发明的示例性实施例，可通过提高线电阻R并将总的编程功率P＝I2R保持在相同的大小来减小复位电流I。因此，根据关系P＝I2R，复位电流I将随着线电阻R的平方根提高而降低。
难度在于提高相变材料的电阻率而不影响与相变材料有关的所有其它重要的相变RAM特性，例如结晶速度、阈值电场、循环擦写性能和数据保持性。例如，通过掺杂，防掺杂或增大电带隙来降低载流子浓度也可能影响阈值电压。另外，通过将薄膜厚度降低到20nm以下来提高线电阻可能导致对接触电极具有较差的阶梯覆盖的缺点，并且可能导致可靠性和循环擦写性能的下降。
通过本发明的示例性实施例来提供提高电阻率而不危及相变材料的其它特性的优选方案，并且该优选方案基于制造这样的线单元，所述线单元由嵌入到绝缘材料所制成的矩阵中的相变材料所制成的小岛状物构成。这将仅影响线电阻，而使得相变材料的总成分保持完整，并且不需要沉积超薄薄膜(5nm或更薄)。流经导电的相变岛状物的电流的渗流路径可确定所得到的线电阻。也可通过该方案获得其它优点。即，多晶相变颗粒的大小可从大约50nm下降到岛状物的尺寸，所述岛状物的尺寸可能比其薄膜厚度(例如，大约20nm)小很多(例如，10nm或更小)。这可导致在存储器阵列的复位电流中较小的分布。而且，当可将线沿着渗流路径分割为一系列高低电阻部分时，可降低阈值电压。注意，阈值电压随着非晶相标记的大小或长度线性缩放。因此，较小的PC线、渗流路径或颗粒将导致较低的阈值电压。
基于分割为两种稳定的成分(即，第一成分和第二成分)而进行的自组织处理可制造相变材料的导电岛状物的矩阵。一种成分(例如，第一成分)是Sb2Te、GeTe或Sb2Te3相变成分。另一种成分(第一成分)是诸如GeSe2、GeSe、GeS2或GeS之类的绝缘体的选择。选择这些绝缘体的原因是，它们与GeSbTe材料在化学上亲近，但是它们的形成会产生很大的热量，因此原子元素将具有较大的驱动力来形成彼此的联结。
| 材料 | 形成时发出的热量 |
| GeS | -76.1kJ/mol |
| GeS2 | -156.9kJ/mol |
| GeSe | -69kJ/mol |
| GeSe2 | -113kJ/mol |
| GeTe | -48.5kJ/mol |
| GeTe2 | 不存在 |
| Sb2Te3 | -56.5kJ/mol |
| Sb2Se3 | -127.6kJ/mol |
| Sb2S3 | -205kJ/mol |
表1：几种硫化物、硒化物和碲化物形成时发出的热量，来自K.C.Mills Thermodynamic data for Inorganic Sulphides，Selenidesand Tellurides，Butherworth and Co.(Publishers)Ltd.，1974。
GeSe2、GeSe、GeS2或GeS成分的每一个硫或硒原子形成时发出的热量比GeTe、Sb2Te3、Sb2Se3或Sb2S3成分中的每一个硫或硒原子形成时发出的热量大很多。因此，不希望限制到特定理论，当前我们相信成分为(Q)x(Y)1-x(其中，Q＝{GST 225，GST 124，GST 147或“掺杂的”Sb2Te材料(见WO 2004/057684)}并且Y＝{GeS2，GeS，GeSe2，GeSe}以及x＜0.5)的溅射薄膜将偏析为这样的薄膜，该薄膜将具有嵌入到由成分Y构成的绝缘矩阵中的由成分Q构成的岛状物。
这在图3和图4中被示意性地示出。
图3示出了根据本发明的示例性实施例的相变线单元的预制体300。
预制体300示出了“作为沉积的”结构的同质材料中的(Q)x(Y)1-x相变线的剖面图。
在对材料进行退火和偏析之后，获得了图4的相变线单元400(其中相位102和103被分开)，其具有薄膜厚度“h”和宽度“w”。
通过例如在0.1至0.5的范围内调整变量x，线400的电阻可在x＝1时被调为原始相变线的电阻的1至20倍。理想地，线电阻应该在两(2)kΩ和十(10)kΩ之间。例如，这将会使得复位电流从图2中的50nm线宽情况下的大约0.6mA(R＝400Ω)降低到0.2mA(R＝3.6kΩ)。体积具有宽度w、高度h和长度L的在最初光刻时形成图案的相变线的“有效电阻率”因此会从210μΩcm提高到大约2000(＝9*210)μΩcm。那么，相变材料Q的岛状物尺寸的平均直径将会等于或小于薄膜厚度h。可通过使用不同的退火温度和退火持续时间来控制聚集直径大小。
图5示出了具有偏析的(Q)x(Y)1-x材料的相变线500(长度L，宽度w)的俯视图。曲折的线104表示由相变材料Q所构成的岛状物103的渗流路径。
图6示出了具有偏析的(Q)x(Y)1-x材料的相变线600(长度L，宽度w)的俯视图。通过偏析形成的薄层103每一个都表示相变材料Q所构成的渗流路径。
最后，应该注意，上述实施例是说明而非限制本发明，并且本领域技术人员将能够在不脱离由所附权利要求所限定的本发明的范围的情况下设计出很多替代实施例。在权利要求中，括号内的任何标记不应该被理解为限制权利要求。词语“包括”和“包含”等不排除存在作为一个整体的任何权利要求或说明书中所列出的元件或步骤之外的其他元件或步骤的存在。元件的单个标号不排除多个这样的元件的存在，反之亦然。在列举了几个装置的设备权利要求中，这些装置中的几个可通过同一软件或硬件来实现。在互不相同的从属权利要求中引用某些措施不表示这些措施的组合不能被用来获得益处。
Claims (21)
1.一种电子器件(100)，该电子器件(100)包括：
矩阵(102)；
嵌入到所述矩阵(102)中的多个岛状物(103)，所述岛状物包括能够在至少两个状态之间转换的材料，所述至少两个状态的特征在于具有不同的电特性，
其中，所述多个岛状物(103)在所述矩阵(102)中形成了连续路径(104)。
2.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)形成了热变结构，尤其是形成了能够在至少两个相位状态之间转换的相变结构。
3.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)的材料在至少两个状态中的至少一个状态下是导电的。
4.如权利要求1所述的电子器件(100)，其中，所述不同的电特性是由所述多个岛状物(103)的或包括所述多个岛状物(103)的部件的不同的导电率值、不同的介电常数值、不同的导磁率值、不同的电容值和不同的电感值所构成的组中的至少一个。
5.如权利要求1所述的电子器件(100)，包括电驱动和感测电路，其被用于驱动和感测处于所述至少两个状态中的各不同状态下的所述多个岛状物(103)的不同电特性。
6.如权利要求1所述的电子器件(100)，其中，调整所述多个岛状物(103)，从而使所述至少两个状态之一与所述多个岛状物(103)的材料的结晶相相关，并且使所述至少两个状态中的另一个状态与所述多个岛状物(103)的材料的非晶相相关。
7.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)在所述至少两个状态中的至少一个状态下在所述矩阵(102)中形成了连续导电路径(104)。
8.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)包括由Sb2Te、掺杂的Sb2Te、GeTe、Sb2Te3、和GeTe与Sb2Te3的任何线性组合所构成的组中的材料，尤其是GST 124、GST 225和GST 147。
9.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)具有小于20nm的尺寸，尤其是具有小于10nm的尺寸，更具体地讲具有小于5nm的尺寸。
10.如权利要求1所述的电子器件(100)，其中，所述矩阵(102)包括电绝缘材料。
11.如权利要求1所述的电子器件(100)，其中，所述矩阵(102)包括电绝缘材料，所述电绝缘材料具有大于处于结晶相状态下的连续路径(104)的电阻值的电阻值，和/或大于处于结晶相状态下的连续路径(104)的电阻率值的电阻率值。
12.如权利要求1所述的电子器件(100)，其中，所述矩阵(102)包括电绝缘材料，所述电绝缘材料具有大于处于非晶相状态下的连续路径(104)的电阻值的电阻值，和/或大于处于非晶相状态下的连续路径(104)的电阻率值的电阻率值。
13.如权利要求1所述的电子器件(100)，其中，所述矩阵(102)包括由GeSe2、GeSe、GeS2和GeS所构成的组中的材料。
14.如权利要求1所述的电子器件(100)，其中，所述多个岛状物(103)的分子数小于所述矩阵(102)的分子数，尤其是直到小于所述矩阵(102)的分子数的五分之一。
15.如权利要求1所述的电子器件(100)，包括第一电极(105)和第二电极(107)，所述连续路径(104)连接在所述第一电极(105)和所述第二电极(107)之间。
16.如权利要求1所述的电子器件(100)，被用作由存储装置、存储器阵列、增益控制器、致动器、微电子机械结构、控制器和开关所构成的组中的一个。
17.一种形成电子器件(100)的方法，该方法包括
将多个岛状物(103)嵌入到矩阵(102)中，所述岛状物(103)包括能够在至少两个状态之间转换的材料，所述至少两个状态的特征在于具有不同的电特性；
在所述矩阵(102)中形成由所述多个岛状物(103)构成的连续路径(104)。
18.如权利要求17所述的方法，其中，所述连续路径(104)通过自组织处理来形成。
19.如权利要求17所述的方法，其中，通过对所述多个岛状物(103)的材料与所述矩阵(102)的材料的混合物进行热退火来形成所述连续路径(104)。
20.如权利要求19所述的方法，其中，通过将所述混合物热退火到至少250℃的温度来形成所述连续路径(104)。
21.如权利要求19所述的方法，其中，通过将所述混合物热退火持续至少1秒的时间来形成所述连续路径(104)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07106576.7 | 2007-04-20 | ||
| EP07106576 | 2007-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101663771A true CN101663771A (zh) | 2010-03-03 |
Family
ID=39672153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880012672A Pending CN101663771A (zh) | 2007-04-20 | 2008-04-17 | 电子器件和制造电子器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8357920B2 (zh) |
| EP (1) | EP2140509B1 (zh) |
| CN (1) | CN101663771A (zh) |
| WO (1) | WO2008129480A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305844A (zh) * | 2016-04-22 | 2017-10-31 | 英飞凌科技股份有限公司 | 用于处理电子部件的方法和电子部件 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8426242B2 (en) | 2011-02-01 | 2013-04-23 | Macronix International Co., Ltd. | Composite target sputtering for forming doped phase change materials |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| US9153779B2 (en) * | 2013-03-22 | 2015-10-06 | Kabushiki Kaisha Toshiba | Resistance change memory element and resistance change memory |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| US9582190B2 (en) | 2014-05-13 | 2017-02-28 | Nxp B.V. | Time management using time-dependent changes to memory |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| WO2018126184A1 (en) * | 2016-12-29 | 2018-07-05 | The Charles Stark Draper Laboratory, Inc. | Tunable electronic nanocomposites with phase change materials and controlled disorder |
| JP2019149473A (ja) * | 2018-02-27 | 2019-09-05 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040052117A1 (en) | 2002-07-05 | 2004-03-18 | Hai Jiang | Fabrication of ultra-small memory elements |
| DE60312040T2 (de) | 2002-12-19 | 2007-12-13 | Koninklijke Philips Electronics N.V. | Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung |
| AU2003282323A1 (en) | 2002-12-19 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Electric device comprising phase change material |
| KR100543445B1 (ko) | 2003-03-04 | 2006-01-23 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성방법 |
| DE102004014487A1 (de) | 2004-03-24 | 2005-11-17 | Infineon Technologies Ag | Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material |
| DE102004041893B4 (de) | 2004-08-30 | 2006-11-23 | Infineon Technologies Ag | Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht |
| JP2006165553A (ja) | 2004-12-02 | 2006-06-22 | Samsung Electronics Co Ltd | 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法 |
| US7381981B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Phase-change TaN resistor based triple-state/multi-state read only memory |
| US7961507B2 (en) * | 2008-03-11 | 2011-06-14 | Micron Technology, Inc. | Non-volatile memory with resistive access component |
-
2008
- 2008-04-17 US US12/594,739 patent/US8357920B2/en active Active
- 2008-04-17 CN CN200880012672A patent/CN101663771A/zh active Pending
- 2008-04-17 EP EP08763033A patent/EP2140509B1/en active Active
- 2008-04-17 WO PCT/IB2008/051483 patent/WO2008129480A2/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305844A (zh) * | 2016-04-22 | 2017-10-31 | 英飞凌科技股份有限公司 | 用于处理电子部件的方法和电子部件 |
| CN107305844B (zh) * | 2016-04-22 | 2021-01-01 | 英飞凌科技股份有限公司 | 用于处理电子部件的方法和电子部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8357920B2 (en) | 2013-01-22 |
| WO2008129480A3 (en) | 2008-12-18 |
| EP2140509B1 (en) | 2013-02-27 |
| WO2008129480A2 (en) | 2008-10-30 |
| US20100044665A1 (en) | 2010-02-25 |
| EP2140509A2 (en) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101663771A (zh) | 电子器件和制造电子器件的方法 | |
| Lacaita | Phase change memories: State-of-the-art, challenges and perspectives | |
| US7696503B2 (en) | Multi-level memory cell having phase change element and asymmetrical thermal boundary | |
| US7423300B2 (en) | Single-mask phase change memory element | |
| US5933365A (en) | Memory element with energy control mechanism | |
| CN100463209C (zh) | 具有真空夹层的相变存储器元件 | |
| KR100782482B1 (ko) | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 | |
| US7956358B2 (en) | I-shaped phase change memory cell with thermal isolation | |
| US7381611B2 (en) | Multilayered phase change memory | |
| US8129706B2 (en) | Structures and methods of a bistable resistive random access memory | |
| KR101058856B1 (ko) | 기억소자 및 이를 이용한 기억장치 | |
| CN101258598A (zh) | 使用锑-硒金属合金的相变存储装置及其制作方法 | |
| KR100668334B1 (ko) | 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법 | |
| KR102465179B1 (ko) | 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| JP2006165553A (ja) | 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法 | |
| JP2021527341A (ja) | 遷移金属ドープのゲルマニウム−アンチモン−テルル（ｇｓｔ）メモリデバイスコンポーネント及び組成物 | |
| US9343676B2 (en) | Heating phase change material | |
| CN101952986B (zh) | 电子组件及电子组件的制作方法 | |
| KR100857466B1 (ko) | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 | |
| US20100295010A1 (en) | electronic device comprising a convertible structure | |
| Horii et al. | A 0.24 µm PRAM Cell Technology Using N-Doped GeSbTe Films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100303 |