CN101952986B - 电子组件及电子组件的制作方法 - Google Patents
电子组件及电子组件的制作方法 Download PDFInfo
- Publication number
- CN101952986B CN101952986B CN200880114654.XA CN200880114654A CN101952986B CN 101952986 B CN101952986 B CN 101952986B CN 200880114654 A CN200880114654 A CN 200880114654A CN 101952986 B CN101952986 B CN 101952986B
- Authority
- CN
- China
- Prior art keywords
- layer
- double stacked
- convertible structure
- silicon oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 108
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 58
- 230000008859 change Effects 0.000 claims description 54
- 239000011469 building brick Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 42
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 230000035699 permeability Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000003860 storage Methods 0.000 description 15
- 239000012782 phase change material Substances 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229940125717 barbiturate Drugs 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005865 GeSbTeSe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种电子组件(100)，该电子组件(100)包括一第一双层堆叠(102)、一第二双层堆叠(104)和一可在至少两个具有不同电特性的状态之间转换的可转换结构(114)，第一双层堆叠(102)包括一第一氧化硅层(106)和一第一氮化硅层(108)，第二双层堆叠(104)包括一第二氧化硅层(110)和一第二氮化硅层(112)，其中该可转换结构(114)设置在该第一双层堆叠(102)和该第二双层堆叠(104)之间。
Description
技术领域
本发明涉及一种电子组件。此外，本发明涉及一种电子组件的制作方法。
背景技术
在非易失性存储器的领域，快闪存储器微缩至较小尺寸已变成现实。面对此挑战的技术包括铁电存储器、磁存储器和相变化存储器，其中后者有望取代快闪存储器，且其显示出了能允许取代其它类型的存储器(例如动态随机存取存储器DRAM)的特性。相变化存储器是一电子领域重要阶段的通用存储器的可能的解决方案。按时可编程(OTP)和多次可编程(MTP)存储器打开了一领域，为相变化存储器提供了相当大的机会。
相变化存储器基于使用例如硫族材料的可逆存储转换。这些材料可进行快速相变化的的能力已导致可重写光介质(CD、DVD)的发展。硫族相变化材料可分为两种类别，其依据结晶机制而成分稍有不同。例如Ge2Sb2Te5的“成核支配”的材料GeTe-Sb2Te3系线(tie line)一般使用于双向通用存储器(ovonic unified memory，OUM)装置。在此概念中，相变化材料可接触下阻抗电极，以可逆转换至较小体积的相变化材料。光储存应用(CD-RW/DVD+RW)所熟知的“快速生长材料”可在适当的相稳定性下，实现快速转换(例如10ns)。
因此，相变化材料可用来储存信息。这些材料的操作原理是相的变化。结晶相中的材料结构和特性不同于非晶相中的特性。
US 2003/0075778 A1揭示了一种可编程阻抗存储元件。通过导电材料和存储材料的小接触面积，存储材料的有源(active)体积制作的相当小。形成一导电材料区和一存储材料的交错侧壁层，以产生接触的区域。导电材料的区域较佳是导电材料的侧壁层。
相变化存储单元的耐久度可表示为单元能在低阻抗数值(设定(SET)状态)和高阻抗数值(重设(RESET)状态)之间转换的循环次数。然而， 传统相变化存储单元的耐久度太小。
发明内容
本发明的一目的是提供一具有可转换结构的电子组件，其具有够高的耐久度。
为了实现上述定义的目的，提供了根据本发明独立权利要求的电子组件及电子组件的制作方法。
本发明一示范实施例提供一电子组件(例如相变化随机存取存储单元)，该电子组件包括一第一双层堆叠、一第二双层堆叠和可转换结构，该第一双层堆叠包括(或由以下组成)一第一氧化硅层和一第一氮化硅层(彼此之间可直接接触)，该第二双层堆叠包括(或由以下组成)一第二氧化硅层和一第二氮化硅层(彼此之间可直接接触)，且该可转换结构(例如一相变化材料层)可在至少两个具有不同电特性的状态之间转换，其中该可转换结构(特别是垂直地，亦即位于基底上的层形成的层顺序中)至少部分设置在(或位于，或夹设在)该第一双层堆叠和该第二双层堆叠之间(特别是直接位于两者之间)。
根据本发明另一示范实施例提供一形成电子组件的方法，该方法包括形成包括第一氧化硅层和第一氮化硅层的第一双层堆叠，形成包括第二氧化硅层和第二氮化硅层的第二双层堆叠，以及设置一可转换结构于第一双层堆叠和第二双层堆叠之间，该可转换结构可在至少两个具有不同电特性的状态之间转换。
“电子组件”这个名词可特别代表任何可进行电、磁性及/或电子功能的组件、构件或装置。亦即，在一般使用下，电、磁和/或电磁信号可应用于电子设备，或由电子设备产生。
“可转换结构”这个名词可特别代表任何具有可转换特性的物理结构，其范例是一相变化结构或具有热依赖特性的结构。相变化材料可以不仅具有两个相，也可以具有超过两个相，例如结晶、非晶、亚非晶、亚结晶、具有不同晶格或方向的结晶等。
“相变化结构”这个名词可特别表示任何在加热的影响下，具有可改变任何物理参数或材料特性的特征的物理结构，上述加热是由流经相变 化结构或电热耦加热元件的电流由欧姆损失(焦耳热或电阻耗散)和/或电磁辐射的吸收所产生。特别是指例如硫族化合物材料在非晶化结构和结晶化结构间的转换，其可伴随着显著的电阻改变。然而，此名词包括例如从固态至液态与物理特性改变相关的任何其它的相变化。
“存储单元”这个名词特别代表一允许以电的方式储存信息的物理结构(例如层顺序，如整体的整合于一基底(例如硅基底))。储存于存储单元的信息量可以是一位(特别是当相变化材料在代表逻辑数值“1”或“0”的两个相间转换)，或可超过一位(特别是当相变化材料在至少三个相间转换)。存储单元可形成在一基底上或一基底中，其中基底可以为任何适合的材料，例如半导体、玻璃或塑胶等。
“基底”这个名词可用来定义使层位于其上和/或其下，或部分与其有关系的一般的元件。基底也可以是其它基础，以便任何层形成在其上，举例来说，如硅晶圆或硅晶片之类的半导体晶圆。
“双层堆叠”这个名词可特别代表一堆叠或层顺序，包括或仅包括彼此位于上下或彼此侧向邻接设置的两层(即氧化硅层(SiO2)和氮化硅层(Si3N4))。
根据本发明一示范实施例，一例如一层相变化材料的可转换结构例如在其底部被一包括氧化硅和氮化硅的第一双层堆叠覆盖，并且例如在其顶部被一包括氧化硅和氮化硅的第二双层堆叠覆盖，所以这种可转换结构可垂直地和/或水平地被所述双层堆叠包围，特别是以直接接触氧化硅材料的方式包围。通过这种方法，亦即，通过设置所述围住至少部分可转换结构的介电材料的两个双层堆叠，意外地得到以下实验结果：相变化线单元的转换循环次数可增加数百或更多倍。
特别地，根据本发明一示范实施例，所提供的相变化存储装置被设置成包含有一个层堆叠，该层堆叠包括第一双层堆叠、第二双层堆叠和位于第一双层堆叠和第二双层堆叠之间的相变化材料层，其中该第一双层堆叠包括一第一氮化硅层和一第一氧化硅层，该第二双层堆叠包括一第二氮化硅层和一第二氧化硅层。因此，相变化材料层至少部分接触第一氧化硅层和第二氧化硅层。特别地，当每个氮化硅层的厚度为50nm的数量级时，可观察到耐久度增加。另外可能的是，本发明还设置一数量的双层堆叠，每个更包括一氮化硅层和一氧化硅层，使一个或更多的双层堆叠围绕第一和第二双层堆叠而设置，以构成一交替出现氧化硅层和氮化硅层的三明治(sandwich)结构。
由于双层堆叠可由非导电性的介电材料制作，能够在编程或读取此电子组件时，阻止电流穿过双层堆叠。对于一线单元和一OUM单元，氮化硅/氧化硅双层部分实质上完全地或整体地包围一相变化材料。
后续将会描述一示范实施例的电子组件。然而，这些实施例也适用于电子组件的制造方法。
可转换结构可至少部分接触第一氧化硅层和/或第二氧化硅层。换句话说，氧化硅材料和可转换结构之间可直接接触，从而提升耐久度。特别地，可转换层的一底部表面可直接接触第一氧化硅层，且可转换层的一顶部表面可直接接触第二氧化硅层。因此，可转换结构可部分或实质上完全被氧化硅材料围住(特别地，仅电极接触除外)，其结果是对于耐久度特性有适当的影响，特别是在和外部的氮化硅结构结合的情况下。
电子组件还可包括至少一双层堆叠，每个双层堆叠更包括一氧化硅层和一氮化硅层。由第一双层堆叠和第二双层堆叠组成的组的至少一个可设置在可转换结构和至少一另一双层堆叠的至少一个之间。因此，本发明可设置包含三个或更多个双层堆叠的层顺序，其可沿垂直和/或水平方向包围相变化材料。此构造可更进一步增加耐久度。
由第一氧化硅层、第一氮化硅层、第二氧化硅层和第二氮化硅层组成的组的至少一个可由等离子辅助化学气相沉积法(PECVD)形成。特别地，其结果是PECVDSiO2或PECVDSi3N4对双层堆叠之上和之下的相变化材料特别有益。第一氮化硅层和/或第二氮化硅层的厚度可实质上介于10nm和200nm之间，厚度可特别实质上介于20nm和100nm之间。举例来说，其结果是当氮化硅的厚度约为50nm的数量级时，对耐久度的增加尤其有益。特别是氮化硅层、第一氧化硅层和/或第二氧化硅层厚度的结合可具有实质上5nm至100nm间的厚度，特别是可具有实质上10nm至50nm间的厚度。特别地，氧化硅层可具有介于20nm及30nm之间的厚度。一般来说，能够相信，氧化硅层的厚度小于氮化硅层的厚度是有益的。
在一实施例中，第一氧化硅层和第二氧化硅层形成为分开的层。在另一实施例中，第一氧化硅层和第二氧化硅层是整合地形成一共用层(common layer)，共用层不同的部分接触可转换结构的不同的表面部分。然而，在大部分实施例中，第一氮化硅层和第二氮化硅层是形成为分开的层。在大部分实施例中，氧化硅层直接接触可转换结构，氮化硅层直接接触氧化硅层，但是氮化硅层在这些实施例中不是必须要接触可转换结构。
相变化结构能够适用于使得相变化材料在至少两相状态之间具有不同的导电率数值。在这至少两相状态之一中，相变化结构是可导电的。在另一相状态中，导电率可高于或低于第一状态，例如相变化结构可以是超导电的、半导电的或是绝缘的，或者其可以是导电且导电率是可调整的。在电子组件的正常操作中，电子装置的功能是可被影响的，或依靠相变化结构的相变化材料的导电率的当前值而被限定。能够使用不同相变化模式的不同数值的导电率的相变化结构来制造存储单元、开关、激励器、传感器等。
相变化结构能够适用于使得这两个相状态之一与结晶态相关，这两个相状态的另一状态与相变化结构的非晶态相关。这种相变化材料的特性能在硫族材料中找到。本发明能使用硫族玻璃，其中所述玻璃中含有硫族元素(硫、硒或碲)作为实质上的组成。相变化材料的范例为GeSbTe、AgInSbTe、GeInSbTe、InSe、SbSe、SbTe、InSbSe、InSbTe、GeSbSe、GeSbTeSe或AgInSbSeTe。
至少两个不同的状态的不同电特性可以是可转换结构的不同的导电率数值、不同的电容率数值、不同的磁导率数值、不同的电容数值和不同的电感数值。因此，相变化可影响任何可被采样的电特性，例如可改变介电质的电容率数值，该介电质的电容率可改变一电容器的电容值，其可通过施加一测试电压而被采样。或者，相变化可改变磁导率，因此改变电感器的电感，其也可以通过电子方式而被采样。
电子组件可包括一适用于驱动感测可转换结构在至少两状态的不同状态的不同的电特性的电子驱动和感测电路。举例来说，一测试电压可施加于可转换结构，且由于导电率在结晶态和非晶态是不同的，沿可转 换结构的电流将按照可转换结构的相状态而决定。此感测电路还可包括选择晶体管(selection transistor)或其它种类的开关，其选择地使能或禁用一电子组件阵列的特定电子组件的存取。因此，相对应的选择晶体管可被指配给每个电子组件。
可转换结构在至少两个状态之一可以是导电的。因此，一采样电流可沿可转换结构流动且可被感测或侦测，据此，在一存储单元的情况中，可决定逻辑状态“1”或逻辑状态“0”当前是否储存在对应的存储单元中。因此，不同的逻辑数值可以以不同的导电率来编码。
电子组件可包括一第一电极(或电端子)和一第二电极(或电端子)，其中可转换结构可连接或桥接第一电极和第二电极。因此，可在第一和第二电极之间施加一用以加热可转换结构(例如触发一相变化)的加热电流，且可经由一电极施加用以侦测可转换结构的当前状态的一采样电流。为了加热，本发明也可使用一热耦接至可转换结构的分离元件，例如加热器，其可有效率地将热(例如焦尔热)传递至可转换结构。另外，电磁辐射也可用来加热可转换结构。
第一电极、可转换结构和第二电极的排列(例如水平)可实质上垂直对准第一双层堆叠、可转换结构和第二双层堆叠的排列(例如垂直)。因此，在一表面尺寸实质上大于厚度的层顺序中，电极和相变化材料间的接触区域能显著地小于双层堆叠和相变化材料间的接触区域，因此确保耐久度的增加。另外，第一电极、可转换结构和第二电极的排列可与第一双层堆叠、可转换结构和第二双层堆叠的排列(例如垂直)对准或实质上平行。
电子组件可包括一开关，特别是一场效应晶体管或一二极管，电性耦接至相变化结构。在此构造中，场效应晶体管可用作存取相变化结构的开关，或阻止此存取。此构造适用于包括多个存储单元的存储器阵列，允许使用这种选择晶体管来控制每个独立的存储单元。
电子装置可适用于一存储器装置。在此存储器装置中，一个或多个位的信息可储存在相变化材料当前的相中，特别依赖于相变化结构的两个或多个相状态的当前状态。
电子装置也可适用于一存储阵列，也就是前述型态的多个(或很多个) 存储装置的构造。在此存储阵列中，存储单元可以以类X-Y矩阵(X-Ymatrix-like)方式排列，且可经由位线和字线控制，使用晶体管作为存取或阻止存取特定的存储单元和存储装置的开关。这些存储单元可整体地整合到一共用(common)(例如硅)基底上。
由于相变化结构的导电率的改变会导致激励(actuation)信号的调整，电子组件也可用作一激励器(actuator)。
电子装置也可适用于一微机电结构(MEMS)。一可转换结构的相变化调整的电信号可引起微机电结构(MEMS)的可移动组件的特定移动。
本发明可使用任何半导体技术中已知的传统方法实行本发明的任何方法步骤。形成层或组件可包括沉积技术，例如化学气相沉积法(CVD)、等离子辅助化学气相沉积法(PECVD)、原子层沉积法(ALD)或溅镀法。移除层或组件的技术可包括类似湿蚀刻或气态蚀刻等的蚀刻技术和类似光学光刻、紫外光光刻、电子束光刻等的图案化技术。
本发明的实施例不限于特定的材料，因此，本发明可使用许多不同的材料。本发明的导电结构可使用金属化结构、硅化结构、多晶硅结构或相变化结构。本发明半导体区域或组件可使用结晶硅。本发明的绝缘部分可使用氧化硅、氮化硅或碳化硅。
本发明的结构可形成在纯结晶硅晶圆或绝缘层上有硅的(Silicon OnInsulator)晶圆上。
本发明可进行如互补式金属-氧化层-半导体(CMOS)、双极性(BIPOLAR)、双载子互补式金属氧化物半导体(BICMOS)之类的任何处理技术。
本发明上述定义的方面和其它方面将会在以下实施例的范例中详细地说明，并将参考实施例的范例来进行解释。
附图说明
在此根据实施例的范例更详细地描述本发明，但不用以限定本发明。
图1揭示根据本发明一示范实施例的电子组件。
图2显示一50-100nm相变化随机存取存储器(PCRAM)的扫描电子显微镜的顶视图。
图3显示一揭示相变化存储单元的耐久度测量的图表。
图4显示一组8个线单元的耐久度数值。
图5显示沿着图2中的线A-B的相变化随机存取存储器的传统层堆叠的剖面图。
图6显示一揭示根据本发明一示范实施例的相变化存储单元的耐久度测量的图表。
图7显示一揭示根据本发明一示范实施例的一组8个线单元的耐久度数值的图表。
图8显示根据本发明一示范实施例的沿着图2中的线A-B的相变化随机存取存储器的层堆叠的剖面图。
图9显示根据本发明一示范实施例的电子组件的一概要和一详细剖面图。
图10揭示根据本发明一示范实施例的电子组件的层堆叠的剖面图。
图11显示根据本发明一示范实施例的电子组件的一概要和一详细剖面图。
图12揭示根据本发明一示范实施例的电子组件的层顺序的剖面图。
图13显示根据本发明一示范实施例的电子组件的一概要和一详细剖面图。
图14显示根据本发明一示范实施例的电子组件的一概要和一详细剖面图。
具体实施方式
在图中的揭示是概要的。在不同的图中，类似或相同的元件使用相同的参考标记。
以下将参照图1解释根据本发明一示范实施例的电子组件100。
电子组件100是按照在硅基底122上的层顺序而形成。
设置一包括一第一氧化硅层106和一第一氮化硅层108的第一双层堆叠102。设置一包括一第二氧化硅层110和一第二氮化硅层112的第二双层堆叠104。图中显示一可在至少两种具有不同导电特性的状态中转换的相变化材料结构114，且其设置在两个双层堆叠102、104之间。
第一氮化硅层108形成在硅基底122上。水平对准的第一电极118、第一氧化硅层106和第二电极120设置在第一氮化硅层108上。相变化材料结构114形成在上述水平结构排列上，以便接触电极118、120和氧化硅层106。第二氧化硅层110形成在相变化材料结构114上，且第二氮化硅层112形成在第二氧化硅层110上。
因此，相变化材料114实质上完全嵌入由层106和110形成的氧化硅材料中，且层106和110分隔出小块接触区域，以便电性接触电极118、120。氮化硅材料108、112分别接触氧化硅层106、110。介电层106、108、110和112由等离子辅助化学气相沉积法(PECVD)形成。
除此之外，设置一电子驱动和感测电路116，其适用于驱动和感测相变化材料结构114在至少两状态(例如结晶态和非晶态)之一的不同状态下的不同导电率。特别地，电子驱动和感测电路116包括一开关晶体管128、一电压源124和一侦测电流的安培计126。当开关晶体管122的栅极通过施加一对应的栅极电压而变得具有导电性时，电压源124所产生的电压可施加于电极118、120之间。依据相变化材料结构114的当前阻抗或导电率，安培计126所量得的电流具有较高或较低的数值，这样能允许对相变化材料的当前状态进行采样，从而读取储存的信息。为了在相变化材料结构114中编程信息，一较大的电流可经由电压源124施加到相变化材料结构114，以将后者设定到SET或RESET状态。
以下的叙述将提供形成本发明的示范实施例所依据的一些背景信息。
相变化随机存取存储器可成为非易失性快闪存储器的技术竞争对手，以至于可取代非易失性快闪存储器。相变化随机存取存储器相比于快闪存储器技术在编程速度、可量测性(scalability)、单元尺寸和光刻掩模的数目方面具有许多优点。最终，相变化随机存取存储器可在较低成本下相比于非易失性快闪存储器有较佳的表现。特别地，相变化随机存取存储器使用两种概念，即OUM概念和横向线单元(lateral line cell)概念。
图2显示一50nm宽100nm长的线单元的图像200。
图2是一50至100nm设计的相变化随机存取存储器线单元的扫描电 子显微镜的顶视图像200，其中图2中的线A-B的层堆叠的剖面图显示于图5，其将会在以后描述。
如图3和图4所示，具有标准层堆叠的单个线单元测量显示，大部分的线单元没有达到105循环。
图3显示一图表300，其横座标301为循环的次数，纵座标302为以欧姆为单位的阻抗。图3揭示了使用标准层堆叠的50nm宽100nm长的线单元的耐久度测量。图3显示了作为循环次数的函数的循环，在3×105循环之后，相变化随机存取存储器线单元保持在低电阻设定状态，且无法再编程为高电阻的重设状态。
图4显示一图表400，其横座标401为一组不同的线单元，纵座标402为每个线单元可达到的循环次数。因此，图4的每个长条代表一线单元。
因此，图4揭示传统线单元耐久度限制的问题，显示一组8个线单元(宽度50nm，长度100nm)的测量得到的耐久度。在此8个线单元的组中，两个单元的耐久度小于必须的105循环，此8个线单元的组的最小耐久度只有1.1×104循环。图3显示8个单元的一个的耐久度，得到8个线单元的平均耐久度为3×105循环。
图5显示一传统的电子组件500，包括一硅基底502，一形成在硅基底502上的第一氧化硅层504，一形成在第一氧化硅层504上的第二氧化硅层506，一形成在第二氧化硅层506上的相变化材料层508，一形成在相变化材料层508上的无机含氢硅酸盐类层(HSQ)510，一形成在无机含氢硅酸盐类层510上的第三氧化硅层512，和一形成在第三氧化硅层512上的氮化硅层514。
图5显示一50-100nm的相变化随机存取存储器线单元的标准的层堆叠500。图中的线是使用相变化层508顶部的HSQ层510作为蚀刻的硬掩模层，以电子束光刻来图案化。在特殊的制造过程中，可忽略HSQ层510。
后续会描述本发明上述图2至图5的相变化材料存储单元受限的耐久度问题的示范性实施例的解决方案。
可实验观察到的是，通过改变相变化随机存取存储器线单元的层堆 叠，线单元的耐久度可得到数百倍或更多的改善。
图6显示一揭示根据本发明一示范实施例的耐久度特性的图表600。
图表600的横座标601绘制了脉冲的数目，纵座标602为以欧姆为单位的阻抗。
图7显示一图表700，其横座标701为一组线单元，且包括纵座标702，沿着所述纵座标702绘制了对应单元的循环次数。
图6显示使用氧化硅/氮化硅双层堆叠的50nm宽100nm长的线单元的耐久度测量。图6显示作为循环次数的函数的循环。在2.5×108循环之后，相变化随机存取存储器线单元保持在低电阻设定状态，且无法再编程为高电阻的重设状态。图7揭示一组8个线单元(尺寸为50-100nm)的耐久度数值。图7的每个长条代表一线单元，且纵座标702表示每个线单元可循环的循环次数。
因此，图6和图7显示根据本发明示范实施例的一组8个线单元的耐久度，该线单元是宽度为50nm长度为100nm具有氧化硅/氮化硅双层堆叠的相变化材料存储单元。
图7中具有氧化硅/氮化硅双层堆叠的8个线单元的平均耐久度是7.9×107循环。该数目相比于图4中具有传统堆叠的一组8个线单元的平均耐久度3×105循环，大约是其数百倍。更重要的是，这组8个线单元的最小耐久度是1.5×107循环，约大于快闪技术规定的最小需求1×105循环的上百倍。比较最小耐久度数值1.5×107循环和一般层堆叠的一组8个线的最小耐久度1.1×104循环，本实施例更是有上千倍的改进。
图8显示根据本发明一示范实施例的电子组件的层顺序800。
特别地，图8显示一50-100nm的相变化随机存取存储器线单元的氧化硅/氮化硅双层堆叠的剖面图。此堆叠显示出对应于图2的线A-B的剖面。
相比于图1所示的层顺序，层顺序800还包括一个对硅基底122进行热氧化工艺制作的额外的氧化硅层802，且包括介于相变化材料层114和第一氧化硅层110之间的50nm的HSQ层804(在实际实现时可忽略)。另外，本发明在层顺序800的顶部设置一厚等离子辅助化学气相沉积法(PECVD)氧化硅层806。
图5的传统堆叠和图8的氧化硅/氮化硅双层堆叠800间的主要差异是插入两个氮化硅层108、112，每个氮化硅层的厚度大体上为50nm。
现今尚无法了解为何氧化硅/氮化硅双层堆叠800能提供良好的耐久度。除了一定要找到特定的理论，现在认为，该理由可以是起因于机械和化学，或两者的结合。然而，对于上述两种机制，循环中的温度曲线(profile)可能是一重要参数。因此，可相信的是，热穿透长度对两个机制而言是一重要的长度尺度。这指的是，在离线中心部位所测量到的远离约两倍热穿透长度的距离，周围介电材料的影响不再重要。对于氧化硅和氮化硅，与施加的50ns的可编程脉冲相关联的热穿透长度(Lheat)约为100nm。热穿透长度可由下式定义：
Lheat＝(D×Δtpulse)1/2
其中，D＝κ/C是该介电材料的热扩散常数，κ是该介电材料的热导率[W/mk]，C[J/m3]是该介电材料的热容量，Δtpulse[s]是电脉冲的宽度。
图9显示根据本发明另一示范实施例的存储单元900的剖面图。
除了上述的组件，图9还包括一顶部氮化硅层902。层802是一层间介电层ILD。氮化钽制作的第一电极118经由一第一金属化结构904和一钨插塞906接触一开关晶体管128。第二电极120经由一第二金属化结构908和经由一第三金属化结构910提供接触。
因此，图9显示一相变化随机存取存储器线单元，其相变化材料114上和下分别具有单一的氧化硅/氮化硅双层堆叠102、104。
为了得到适当的耐久度，必须考虑图9的以下限制：
tbottom nitride+tbottom oxide+tPCM+ttop nitride+ttop oxide＞4Lheat
tbottom oxide和ttop oxide＜tbottom nitride和ttop nitride
实际上，这会导致5nm至100nm厚度的氧化硅，以及10nm至200nm厚度的氮化硅。实际上，氧化硅层和氮化硅层的最小厚度会受限于制造过程。然而，使用诸如原子层沉积工艺(ALD)，则可获得非常小的层 厚度。
请参照图10，在以下叙述中将会解释根据本发明另一示范实施例的具有多个氧化硅/氮化硅双层堆叠102、104、1002的相变化存储单元1000。
额外的双层堆叠是以标号1002表示，且其每一个是由氧化硅层1006和氮化硅层1008形成。为了制作图10的实施例，必须考虑以下限制：
N×(tbottom nitride+tbottom oxide)+N×(ttop oxide+ttop nitride)+tPCM＞4Lheat
tbottom oxide和ttop oxide＜tbottom nitride和ttop nitride
乘数N(在图10中，N＝6)对于非常薄的氧化硅层106、110、1006和非常薄的氮化硅层108、112、1008(例如当toxide和tnitride大约1nm时)可以变得非常大。实际上，氧化硅层和氮化硅层最小的厚度会受限于制作过程。然而，使用原子层沉积工艺，可获得非常小的厚度。
请参照图11，在以下的叙述中，将解释根据本发明一示范实施例的具有单一的氧化硅/氮化硅双层堆叠的OUM单元1100。
图11显示一经由第一插塞906连接到相变化材料114的开关晶体管128。第二插塞1104用以提供与上层金属化结构120接触。对于图11的实施例，必须考虑以下限制：
tbottom nitride+tbottom oxide+tPCM+ttop oxide+ttop nitride＞4Lheat
tbottom oxide和ttop oxide＜tbottom nitride和ttop nitride
图12显示根据本发明一示范实施例的具有多个氧化硅/氮化硅双层堆叠的OUM单元1200。
对于图12的实施例，必须考虑以下限制：
N×(tnitride+toxide)＞4Lheat
toxide＜tnitride
乘数N(在图12中，N＝14)对于非常薄的氧化硅层和非常薄的氮化硅 层(例如当toxide和tnitride约1nm)可以变得非常大。
图13显示根据本发明另一示范实施例的相变化材料存储单元1300。
图13显示一具有单一的氧化硅/氮化硅双层堆叠的OUM沟槽单元。可替换地，通过如图13中的类似机构，实施如图12中所示的多个氧化硅/氮化硅双层堆叠，能够制作根据本发明另一实施例的OUM沟槽单元。
图14显示根据本发明另一实施例的层顺序1400，其与具有单一的氧化硅/氮化硅双层堆叠的垂直相变化随机存取存储器单元相关。可替换地，通过如图14中的类似机构，实施如图12中所示的多个氧化硅/氮化硅双层堆叠，能够制作根据本发明另一实施例的垂直相变化随机存取存储器单元。
最后，需注意的是，本发明上述揭示的实施例是用来解释本发明，并非限定本发明，且本领域技术人员在不脱离本发明附加权利要求限定的范围，可设计出许多另外的实施例。在权利要求中，放置于括号中的符号不可推断为限定权利要求。“包括”或“至少包括”或类似的用语并不排除任何权利要求或说明书整体所列之外的元件或步骤的存在。一元件的单一范例不排除此元件的多个范例，且反之亦然。在列举多个手段的装置权利要求中，一些上述手段可以包括一个或相同的软件或硬件的对象。彼此不同的从属权利要求的特定尺寸并不表示上述尺寸的结合不能用来获得益处。
Claims (10)
1.一种电子组件(100)，该电子组件(100)包括：
一第一双层堆叠(102)，包括一第一氧化硅层(106)和一第一氮化硅层(108)；
一第二双层堆叠(104)，包括一第二氧化硅层(110)和一第二氮化硅层(112)；
一可转换结构(114)，可在至少两个具有不同电特性的状态之间转换；
其中该可转换结构(114)至少部分设置于该第一双层堆叠(102)和该第二双层堆叠(104)之间，其中上述可转换结构(114)包括一顶部表面和一底部表面以及相对的第一侧边和一第二侧边，上述可转换结构(114)的顶部表面、第一侧边和第二侧边完全嵌入由第一氧化硅层(106)和第二氧化硅层(110)形成的氧化硅材料中。
2.如权利要求1所述的电子组件(100)，其中该可转换结构(114)至少部分接触该第一氧化硅层(106)或该第二氧化硅层(110)。
3.如权利要求1所述的电子组件(100)，包括至少一另一双层堆叠(1002)，每个另一双层堆叠包括一另一氧化硅层(1006)和一另一氮化硅层(1008)，其中由该第一双层堆叠(102)和该第二双层堆叠(104)组成的组中的至少一个设置于该可转换结构(114)和至少该另一双层堆叠(1002)之间，且并非该第一双层堆栈(102)和该第二双层堆栈(104)两者均设置于该可转换结构(114)和至少该另一双层堆栈(1002)之间。
4.如权利要求1所述的电子组件(100)，其中由该第一氮化硅层(108)和该第二氮化硅层(112)组成的组中的至少一个具有介于10nm和200nm之间的厚度。
5.如权利要求1所述的电子组件(100)，其中该可转换结构(114)形成一可在至少两个相状态间转换的相变化结构。
6.如权利要求1所述的电子组件(100)，其中该不同的电特性是由该可转换结构(114)的导电率的不同数值、电容率的不同数值、磁导率的不同数值、电容的不同数值和电感的不同数值组成的组中的至少一个。
7.如权利要求1所述的电子组件(100)，包括一电子驱动和感测电路(116)，适用于驱动该可转换结构(114)和感测该可转换结构(114)在不同的该至少两个状态之一的不同电特性。
8.如权利要求1所述的电子组件(100)，包括一第一电极(118)和一第二电极(120)，该可转换结构(114)连接在该第一电极(118)和该第二电极(120)之间。
9.如权利要求8所述的电子组件(100)，其中该第一电极(118)、该可转换结构(114)和该第二电极(120)的排列垂直地对准该第一双层堆叠(102)、该可转换结构(114)和该第二双层堆叠(104)的排列。
10.一种电子组件(100)的制造方法，该方法包括：
形成一第一双层堆叠(102)，包括一第一氧化硅层(106)和一第一氮化硅层(108)；
形成一第二双层堆叠(104)，包括一第二氧化硅层(110)和一第二氮化硅层(112)；
设置一可转换结构(114)，该可转换结构可在至少两个具有不同电特性的状态之间转换，该可转换结构至少部分设置在该第一双层堆叠(102)和该第二双层堆叠(104)之间，其中上述可转换结构(114)包括一顶部表面和一底部表面以及相对的第一侧边和一第二侧边，上述可转换结构(114)的顶部表面、第一侧边和第二侧边完全嵌入由第一氧化硅层(106)和第二氧化硅层(110)形成的氧化硅材料中。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07115899.2 | 2007-09-07 | ||
| EP07115899 | 2007-09-07 | ||
| PCT/IB2008/053498 WO2009031086A1 (en) | 2007-09-07 | 2008-08-29 | An electronic component, and a method of manufacturing an electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101952986A CN101952986A (zh) | 2011-01-19 |
| CN101952986B true CN101952986B (zh) | 2014-03-12 |
Family
ID=40225558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880114654.XA Active CN101952986B (zh) | 2007-09-07 | 2008-08-29 | 电子组件及电子组件的制作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8344349B2 (zh) |
| JP (1) | JP5354807B2 (zh) |
| KR (1) | KR101161178B1 (zh) |
| CN (1) | CN101952986B (zh) |
| WO (1) | WO2009031086A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
| US9582190B2 (en) | 2014-05-13 | 2017-02-28 | Nxp B.V. | Time management using time-dependent changes to memory |
| US10269682B2 (en) * | 2015-10-09 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices |
| CN111903057B (zh) | 2018-02-27 | 2024-05-24 | D-波系统公司 | 用于将超导传输线耦合到谐振器阵列的系统和方法 |
| US11251261B2 (en) * | 2019-05-17 | 2022-02-15 | Micron Technology, Inc. | Forming a barrier material on an electrode |
| US11422958B2 (en) | 2019-05-22 | 2022-08-23 | D-Wave Systems Inc. | Systems and methods for efficient input and output to quantum processors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702883A (zh) * | 2004-05-27 | 2005-11-30 | 三星电子株式会社 | 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337266B1 (en) * | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US20030075778A1 (en) * | 1997-10-01 | 2003-04-24 | Patrick Klersy | Programmable resistance memory element and method for making same |
| US6642102B2 (en) * | 2001-06-30 | 2003-11-04 | Intel Corporation | Barrier material encapsulation of programmable material |
| KR100476893B1 (ko) * | 2002-05-10 | 2005-03-17 | 삼성전자주식회사 | 상변환 기억 셀들 및 그 제조방법들 |
| DE102005025209B4 (de) * | 2004-05-27 | 2011-01-13 | Samsung Electronics Co., Ltd., Suwon | Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements |
| US7482616B2 (en) * | 2004-05-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
| EP1717861B1 (en) * | 2005-04-27 | 2010-08-25 | STMicroelectronics Srl | Vertical MOSFET transistor operating as a selector in nonvolatile memory devices |
| US7615770B2 (en) * | 2005-10-27 | 2009-11-10 | Infineon Technologies Ag | Integrated circuit having an insulated memory |
| DE102005053294B4 (de) * | 2005-11-08 | 2008-03-27 | Qimonda Ag | Schaltungsanordnung zur zeitlichen Verzögerung von Lesedaten, Halbleiterspeicherschaltung und Verfahren |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| KR100713809B1 (ko) * | 2006-02-21 | 2007-05-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| JP2008130804A (ja) * | 2006-11-21 | 2008-06-05 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
-
2008
- 2008-08-29 WO PCT/IB2008/053498 patent/WO2009031086A1/en active Application Filing
- 2008-08-29 US US12/676,393 patent/US8344349B2/en active Active
- 2008-08-29 KR KR1020107007492A patent/KR101161178B1/ko active IP Right Grant
- 2008-08-29 CN CN200880114654.XA patent/CN101952986B/zh active Active
- 2008-08-29 JP JP2010523614A patent/JP5354807B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702883A (zh) * | 2004-05-27 | 2005-11-30 | 三星电子株式会社 | 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101161178B1 (ko) | 2012-07-02 |
| WO2009031086A1 (en) | 2009-03-12 |
| JP2010538486A (ja) | 2010-12-09 |
| US20110031462A1 (en) | 2011-02-10 |
| CN101952986A (zh) | 2011-01-19 |
| US8344349B2 (en) | 2013-01-01 |
| KR20100107438A (ko) | 2010-10-05 |
| JP5354807B2 (ja) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330138B2 (en) | Electronic device comprising a convertible structure, and a method of manufacturing an electronic device | |
| CN100593865C (zh) | 对一主动侧壁相变存储单元改善热绝缘的结构及方法 | |
| CN100481555C (zh) | 工字型相变存储单元、制造方法及包含该单元的阵列 | |
| CN100524880C (zh) | 具有热隔离结构的ⅰ型相变化存储单元 | |
| CN102934229B (zh) | 电阻可变存储器单元结构及方法 | |
| KR101019989B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US8357920B2 (en) | Electronic component, and a method of manufacturing an electronic component | |
| KR101534500B1 (ko) | 멀티비트 스토리지를 위한 위상 변경 메모리 소자 | |
| US20060124916A1 (en) | Self-aligned small contact phase-change memory method and device | |
| CN101952986B (zh) | 电子组件及电子组件的制作方法 | |
| US7449360B2 (en) | Phase change memory devices and fabrication methods thereof | |
| CN101258598A (zh) | 使用锑-硒金属合金的相变存储装置及其制作方法 | |
| US11031435B2 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| KR20110035768A (ko) | 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로 | |
| CN101252169A (zh) | 相变存储器件及其制造方法 | |
| CN110943102A (zh) | 一种高密度的相变存储器三维集成电路结构 | |
| JP5127920B2 (ja) | 電子装置及び電子装置の製造方法 | |
| CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
| US8368044B2 (en) | Electronic device comprising a convertible structure | |
| CN110867463A (zh) | 可变电阻存储器件 | |
| KR101171874B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| CN101689604B (zh) | 电子装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |