JP7068110B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP7068110B2 JP7068110B2 JP2018167218A JP2018167218A JP7068110B2 JP 7068110 B2 JP7068110 B2 JP 7068110B2 JP 2018167218 A JP2018167218 A JP 2018167218A JP 2018167218 A JP2018167218 A JP 2018167218A JP 7068110 B2 JP7068110 B2 JP 7068110B2
- Authority
- JP
- Japan
- Prior art keywords
- selector
- memory cell
- storage device
- active
- selector material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Description
第1実施形態に係る半導体記憶装置について説明する。第1実施形態に係る半導体記憶装置は、例えば、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)によって磁気抵抗効果(Magnetoresistive effect)を有する素子(MTJ素子、又はmagnetoresistive effect elementとも言う。)を抵抗変化素子として用いた、垂直磁化方式による磁気記憶装置である。
まず、第1実施形態に係る磁気記憶装置の構成について説明する。
図1は、第1実施形態に係る磁気記憶装置の構成を示すブロック図である。図1に示すように、磁気記憶装置1は、メモリセルアレイ10、ロウ選択回路11、カラム選択回路12、デコード回路13、書込み回路14、読出し回路15、電圧生成回路16、入出力回路17、及び制御回路18を備えている。
次に、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成について図2を用いて説明する。図2は、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図2では、ワード線WLが2つの小文字のアルファベット(“u”及び“d”)と、インデックス(“<>”)と、を含む添え字によって分類されて示されている。
次に、第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について図5を用いて説明する。図5は、第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図である。図5では、例えば、図5に示された磁気抵抗効果素子MTJ(すなわち、素子25又は30)をZ方向に垂直な平面(例えば、XZ平面)に沿って切った断面の一例が示される。
次に、第1実施形態に係る磁気記憶装置のメモリセルアレイの製造方法について説明する。
続いて、図8に示すように、XY平面にわたって、複数のセレクタ材22及び絶縁体23の上面上にメモリ材52が設けられる。メモリ材52は、例えば、図5において説明した磁気抵抗効果素子MTJとして機能し得る各種材料の積層構造を有する。
第1実施形態によれば、半導体記憶装置1は、磁気抵抗効果素子MTJとして機能する素子25と、セレクタSELとして機能する素子24と、が直列に接続されたクロスポイント構造のメモリセルMCを有する。セレクタ材22及び絶縁体23は、セレクタ材22及び絶縁体23に含まれる元素をスパッタリングすること、及び酸素ガス又は窒素ガスを導入することにより形成される。これにより、複数のセレクタ材22がXY平面にわたってランダムに配置され、かつZ方向に沿って柱状に形成される。そして、当該複数のセレクタ材22の各々の側面上は、絶縁体23により覆われる。このため、複数のセレクタ材22は、1つ1つが2端子間スイッチ素子としての機能を有しつつ、絶縁体23を介した電流のリークが抑制される。すなわち、少なくとも1つのセレクタ材22が素子25と接続されれば、互いに接続されたセレクタ材22及び素子25の組をメモリセルMCとして機能させることができる。なお、セレクタ材22の断面積は、素子25の断面積よりも小さく形成され得る。このため、1つのセレクタ材22に複数の素子25が共通接続されないようにすることができる。一方、セレクタ材22は、XY平面内において、素子25よりも稠密に配置される。このため、1つの素子25には、1又は複数のセレクタ材22が互いに異なる経路を介して電気的に接続されると共に、隣り合う2つのメモリセルMC間には、いずれのメモリセルMCの素子25にも物理的に接続されないセレクタ材22eが存在する構造が形成される。
なお、第1実施形態は、上述の例に限らず、種々の変形が適用可能である。例えば、上述の第1実施形態では、複数のセレクタ材22が導電体21及び絶縁体51の上面上において柱状に形成される場合について説明したが、これに限られない。例えば、複数のセレクタ材22は、絶縁体23内で相分離して成長しやすくするため、核(シード)となる材料の上面上に形成されてもよい。以下の説明では、第1実施形態と同等の構成及び製造方法についてはその説明を省略し、第1実施形態と異なる構成及び製造方法について主に説明する。
第1実施形態では、セレクタ材22がスパッタリングによって形成される場合について説明したが、これに限られない。例えば、セレクタ材22は、自己組織化(Self‐assembling)可能な材料を含むマスクによって形成されたパターンを使用することにより、リソグラフィ加工してもよい。以下の説明では、第1実施形態と同等の構成及び製造方法についてはその説明を省略し、第1実施形態と異なる構成及び製造方法について主に説明する。
まず、第2実施形態に係る磁気記憶装置のメモリセルアレイの構成について説明する。
次に、第2実施形態に係る磁気記憶装置のメモリセルアレイの製造方法について説明する。
第2実施形態によれば、複数のセレクタ材22Aは、自己組織化によって形成されたフォトマスクのパターンにしたがってエッチングされる。これにより、スパッタリングの際に絶縁体23から相分離しにくい材料がセレクタ材22Aとして選択された場合においても、第1実施形態と同等の効果を奏することができる。
なお、上述の第1実施形態及び第2実施形態に限らず、種々の変形が適用可能である。以下では、上述の第1実施形態及び第2実施形態のいずれにも適用可能ないくつかの変形例について説明する。
また、上述の第1実施形態及び第2実施形態で述べた磁気抵抗効果素子MTJは、垂直磁化MTJである場合について説明したが、これに限らず、膜面と平行に磁気異方性を有する面内磁化MTJ素子であってもよい。
Claims (17)
- 各々がセレクタ素子と前記セレクタ素子に接続された抵抗変化素子とを含み、互いに隣り合う第1メモリセル及び第2メモリセルと、
前記第1メモリセルの前記セレクタ素子と、前記第2メモリセルの前記セレクタ素子との間に設けられた非活性セレクタ材と、
前記非活性セレクタ材の上面及び下面のうちの少なくとも1つと、前記非活性セレクタ材の側面上と、前記第1メモリセルの前記セレクタ素子の側面上と、前記第2メモリセルの前記セレクタ素子の側面上と、を覆う絶縁体と、
を備え、
前記第1メモリセルの前記セレクタ素子、及び前記第2メモリセルの前記セレクタ素子の各々は、前記絶縁体を介して前記非活性セレクタ材と物理的に離れて形成された少なくとも1つの活性セレクタ材を含む、
半導体記憶装置。 - 前記活性セレクタ材は、前記抵抗変化素子よりも、前記セレクタ素子と前記抵抗変化素子との接続面に沿う断面積が小さい、
請求項1記載の半導体記憶装置。 - 前記活性セレクタ材の下面上に設けられたシード材を更に含む、
請求項1記載の半導体記憶装置。 - 前記活性セレクタ材は、2端子間スイッチ素子を含む、
請求項1記載の半導体記憶装置。 - 前記活性セレクタ材は、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、チタン(Ti)、ヒ素(As)、インジウム(In)、及びビスマス(Bi)から選択される少なくとも2つの元素を含む、
請求項4記載の半導体記憶装置。 - 前記活性セレクタ材は、チタン(Ti)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、モリブデン(Mo)、ハフニウム(Hf)、及びタングステン(W)から選択された少なくとも1つの元素の酸化物を含む、
請求項4記載の半導体記憶装置。 - 前記抵抗変化素子は、第1強磁性体と、第2強磁性体と、前記第1強磁性体及び前記第2強磁性体の間に設けられた非磁性体と、を含む磁気抵抗効果素子を含む、
請求項1記載の半導体記憶装置。 - 前記活性セレクタ材は、前記第1強磁性体に接する、
請求項7記載の半導体記憶装置。 - 各々が柱状の第1活性セレクタ材及び第2活性セレクタ材を含むセレクタ素子と、
前記第1活性セレクタ材及び前記第2活性セレクタ材の各々と接続された第1端を有する抵抗変化素子と、
を含む第1メモリセルと、
前記第1活性セレクタ材の側面上及び前記第2活性セレクタ材の側面上を覆う絶縁体と、
前記セレクタ素子及び前記抵抗変化素子を含み、前記第1メモリセルに隣り合う第2メモリセルと、
前記第1メモリセルの前記セレクタ素子と、前記第2メモリセルの前記セレクタ素子と、の間に設けられた柱状の非活性セレクタ材と、
を備え、
前記絶縁体は、前記非活性セレクタ材の上面上及び下面上のうちの少なくとも1つと、側面上と、を覆う、
半導体記憶装置。 - 前記第1活性セレクタ材及び前記第2活性セレクタ材は、前記抵抗変化素子よりも、前記セレクタ素子と前記抵抗変化素子との接続面に沿う断面積が小さい、
請求項9記載の半導体記憶装置。 - 前記第1活性セレクタ材の下面上に設けられた第1シード材と、
前記第2活性セレクタ材の下面上に設けられた第2シード材と、
を更に含む、
請求項9記載の半導体記憶装置。 - 前記第1活性セレクタ材及び前記第2活性セレクタ材の各々は、2端子間スイッチ素子を含む、
請求項9記載の半導体記憶装置。 - 前記第1活性セレクタ材及び前記第2活性セレクタ材は、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、チタン(Ti)、ヒ素(As)、インジウム(In)、及びビスマス(Bi)から選択される少なくとも2つの元素を含む、
請求項12記載の半導体記憶装置。 - 前記第1活性セレクタ材及び前記第2活性セレクタ材は、チタン(Ti)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、モリブデン(Mo)、ハフニウム(Hf)、及びタングステン(W)から選択された少なくとも1つの元素の酸化物を含む、
請求項12記載の半導体記憶装置。 - 前記抵抗変化素子は、磁気抵抗効果素子を含む、
請求項9記載の半導体記憶装置。 - 前記第1活性セレクタ材及び前記第2活性セレクタ材は、互いに異なる導電経路を介して前記抵抗変化素子の前記第1端に共通接続された、請求項15記載の半導体記憶装置。
- 前記抵抗変化素子は、前記抵抗変化素子の前記第1端に設けられた第1強磁性体と、第2強磁性体と、前記第1強磁性体及び前記第2強磁性体の間に設けられた非磁性体と、を含み、
前記第1活性セレクタ材は、前記抵抗変化素子の前記第1端の第1部分において前記第1強磁性体に接し、
前記第2活性セレクタ材は、前記抵抗変化素子の前記第1端の前記第1部分と異なる第2部分において前記第1強磁性体に接する、
請求項15記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167218A JP7068110B2 (ja) | 2018-09-06 | 2018-09-06 | 半導体記憶装置 |
US16/352,680 US10707269B2 (en) | 2018-09-06 | 2019-03-13 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167218A JP7068110B2 (ja) | 2018-09-06 | 2018-09-06 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043131A JP2020043131A (ja) | 2020-03-19 |
JP7068110B2 true JP7068110B2 (ja) | 2022-05-16 |
Family
ID=69719692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018167218A Active JP7068110B2 (ja) | 2018-09-06 | 2018-09-06 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10707269B2 (ja) |
JP (1) | JP7068110B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155440A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置 |
JP2021002559A (ja) | 2019-06-20 | 2021-01-07 | キオクシア株式会社 | 積層体及び磁気デバイス |
US11482669B2 (en) * | 2019-09-10 | 2022-10-25 | Globalfoundries Singapore Pte. Ltd. | Memory device and a method for forming the memory device |
JP2022050059A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 磁気記憶装置及びメモリシステム |
JP2022049883A (ja) | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 磁気記憶装置 |
JP2022049880A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 磁気記憶装置及びその製造方法 |
JP2022049876A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 磁気記憶装置及び磁気記憶装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016047254A1 (ja) | 2014-09-22 | 2016-03-31 | ソニー株式会社 | メモリセルユニットアレイ |
WO2016158430A1 (ja) | 2015-03-31 | 2016-10-06 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置 |
WO2018066320A1 (ja) | 2016-10-04 | 2018-04-12 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置ならびにメモリシステム |
WO2018134699A1 (en) | 2017-01-17 | 2018-07-26 | International Business Machines Corporation | Integration of confined phase change memory with threshold switching material |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693450B2 (ja) | 2005-03-22 | 2011-06-01 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US8183652B2 (en) * | 2007-02-12 | 2012-05-22 | Avalanche Technology, Inc. | Non-volatile magnetic memory with low switching current and high thermal stability |
US8374025B1 (en) * | 2007-02-12 | 2013-02-12 | Avalanche Technology, Inc. | Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer |
JP5439147B2 (ja) | 2009-12-04 | 2014-03-12 | 株式会社東芝 | 抵抗変化メモリ |
JP5161911B2 (ja) | 2010-03-25 | 2013-03-13 | 株式会社東芝 | 抵抗変化メモリ |
-
2018
- 2018-09-06 JP JP2018167218A patent/JP7068110B2/ja active Active
-
2019
- 2019-03-13 US US16/352,680 patent/US10707269B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016047254A1 (ja) | 2014-09-22 | 2016-03-31 | ソニー株式会社 | メモリセルユニットアレイ |
WO2016158430A1 (ja) | 2015-03-31 | 2016-10-06 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置 |
WO2018066320A1 (ja) | 2016-10-04 | 2018-04-12 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置ならびにメモリシステム |
WO2018134699A1 (en) | 2017-01-17 | 2018-07-26 | International Business Machines Corporation | Integration of confined phase change memory with threshold switching material |
Also Published As
Publication number | Publication date |
---|---|
US20200083285A1 (en) | 2020-03-12 |
JP2020043131A (ja) | 2020-03-19 |
US10707269B2 (en) | 2020-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7068110B2 (ja) | 半導体記憶装置 | |
US11462680B2 (en) | Magnetic storage device | |
US10937947B2 (en) | Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element | |
US20200075072A1 (en) | Magnetic storage device | |
JP2018152432A (ja) | 磁気記憶装置 | |
JP7204549B2 (ja) | 磁気装置 | |
CN111724839B (zh) | 磁存储装置 | |
TWI791141B (zh) | 磁性裝置 | |
TWI698865B (zh) | 磁性記憶裝置 | |
TWI683309B (zh) | 磁性記憶裝置 | |
US10867650B2 (en) | Magnetic storage device | |
TWI804225B (zh) | 磁性記憶裝置及磁性記憶裝置之製造方法 | |
US11659773B2 (en) | Magnetic memory device and manufacturing method of magnetic memory device | |
JP2022049880A (ja) | 磁気記憶装置及びその製造方法 | |
JP2022142276A (ja) | 磁気記憶装置、及び磁気記憶装置の製造方法 | |
JP2022049876A (ja) | 磁気記憶装置及び磁気記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7068110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |