TWI804225B - 磁性記憶裝置及磁性記憶裝置之製造方法 - Google Patents

磁性記憶裝置及磁性記憶裝置之製造方法 Download PDF

Info

Publication number
TWI804225B
TWI804225B TW111108075A TW111108075A TWI804225B TW I804225 B TWI804225 B TW I804225B TW 111108075 A TW111108075 A TW 111108075A TW 111108075 A TW111108075 A TW 111108075A TW I804225 B TWI804225 B TW I804225B
Authority
TW
Taiwan
Prior art keywords
laminate
conductor
layer
height
memory device
Prior art date
Application number
TW111108075A
Other languages
English (en)
Other versions
TW202244927A (zh
Inventor
吉野健一
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021042396A external-priority patent/JP2022142276A/ja
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202244927A publication Critical patent/TW202244927A/zh
Application granted granted Critical
Publication of TWI804225B publication Critical patent/TWI804225B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明之實施形態提供一種可抑制磁阻效應元件劣化、且以高縱橫比配置磁阻效應元件之磁性記憶裝置及磁性記憶裝置之製造方法。 一實施形態之磁性記憶裝置具備:第1導電體及第2導電體,其等沿著第1方向延伸;第3導電體及第4導電體,其等在第1導電體及第2導電體之上方沿著第2方向延伸;及第1積層體、第2積層體、及第3積層體,其等分別設置於第1導電體與第3導電體之間、第1導電體與第4導電體之間、及第2導電體與第3導電體之間。 第1積層體、第2積層體、及第3積層體各者之剖面形狀為圓形,自第1積層體與第3積層體之間之第1部分之上表面至第1面之高度、及自第2積層體與第3積層體之間之第2部分之上表面至第1面之高度為第1高度之90%以上110%以下之高度,第1高度為第1部分之上表面之高度、及第2部分之上表面之高度之平均高度。

Description

磁性記憶裝置及磁性記憶裝置之製造方法
實施形態係關於一種磁性記憶裝置及磁性記憶裝置之製造方法。
業已知悉利用磁阻效應元件作為記憶元件之磁性記憶裝置(MRAM:Magnetoresistive Random Access Memory,磁性隨機存取記憶體)。
本發明所欲解決之問題在於提供一種可抑制磁阻效應元件之劣化、且以高縱橫比配置磁阻效應元件之磁性記憶裝置及磁性記憶裝置之製造方法。
實施形態之磁性記憶裝置具備:第1導電體及第2導電體,其等沿著第1方向延伸,且沿著第2方向相互排列;第3導電體及第4導電體,其等在上述第1導電體、及上述第2導電體之上方,沿著上述第2方向延伸,且沿著上述第1方向相互排列;第1積層體,其設置於上述第1導電體與上述第3導電體之間,且包含第1磁阻效應元件;第2積層體,其設置於上述第1導電體與上述第4導電體之間,且包含第2磁阻效應元件;第3積層體,其設置於上述第2導電體與上述第3導電體之間,且包含第3磁阻效應元件;及絕緣體,其於上述第1積層體、上述第2積層體、及上述第3積層體之下方,設置於上述第1導電體與上述第2導電體之間。
自與上述第1方向及上述第2方向交叉之第3方向觀察,上述第1積層體之剖面形狀為圓形,自上述第3方向觀察,上述第2積層體之剖面形狀為圓形,自上述第3方向觀察,上述第3積層體之剖面形狀為圓形;上述第1積層體之上表面、上述第2積層體之上表面、及上述第3積層體之上表面,位於包含上述第1方向及上述第2方向之第1面內;自上述絕緣體中之上述第1積層體與上述第3積層體之間之第1部分之上表面至上述第1面之高度、及自上述絕緣體中之上述第2積層體與上述第3積層體之間之第2部分之上表面至上述第1面之高度,各自為第1高度之百分之90以上、百分之110以下之範圍之高度;上述第1高度為上述第1部分之上表面之高度、及上述第2部分之上表面之高度之平均高度。
以下,參照圖式,針對實施形態進行說明。此外,於以下之說明中,針對具有同一功能及構成之構成要素,賦予共通之參考符號。又,於區別具有共通之參考符號之複數個構成要素之情形下,對該共通之參考符號賦予尾標而進行區別。此外,於針對複數個構成要素,無須特別區別之情形下,對該複數個構成要素僅賦予共通之參考符號,不賦予尾標。此處,尾標不限定於下標或上標,例如,包含添加於參考符號之末尾之小寫字母、及意指排列之索引等。
1.實施形態 針對實施形態之磁性記憶裝置進行說明。實施形態之磁性記憶裝置例如包含由垂直磁化方式實現之磁性記憶裝置,其利用藉由磁性穿隧接面(MTJ:Magnetic Tunnel Junction)而具有磁阻效應(Magnetoresistance Effect)之元件(亦稱為磁阻效應元件、或Magnetoresistance Effect Element)來作為可變電阻元件。以後,將具有上述之磁阻效應元件之元件稱作磁阻效應元件MTJ而進行說明。
1.1 構成 首先,針對實施形態之磁性記憶裝置之構成進行說明。
1.1.1 磁性記憶裝置之構成 圖1係顯示實施形態之磁性記憶裝置之構成之方塊圖。如圖1所示,磁性記憶裝置1具備:記憶胞陣列10、列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、輸入輸出電路17、及控制電路18。
記憶胞陣列10具備各自與列(row)、及行(column)之組建立對應關係之複數個記憶胞MC。具體而言,位於同一列之記憶胞MC連接於同一字元線WL,位於同一行之記憶胞MC連接於同一位元線BL。
列選擇電路11經由字元線WL與記憶胞陣列10連接。對列選擇電路11,供給來自解碼電路13之位址ADD之解碼結果(列位址)。列選擇電路11將與基於位址ADD之解碼結果之列對應之字元線WL設定為選擇狀態。以下,設定為選擇狀態之字元線WL稱為選擇字元線WL。又,選擇字元線WL以外之字元線WL稱為非選擇字元線WL。
行選擇電路12經由位元線BL與記憶胞陣列10連接。對行選擇電路12,供給來自解碼電路13之位址ADD之解碼結果(行位址)。行選擇電路12將與基於位址ADD之解碼結果之行對應之位元線BL設定為選擇狀態。以下,設定為選擇狀態之位元線BL稱為選擇位元線BL。又,選擇位元線BL以外之位元線BL稱為非選擇位元線BL。
解碼電路13將來自輸入輸出電路17之位址ADD解碼。解碼電路13將位址ADD之解碼結果供給至列選擇電路11、及行選擇電路12。位址ADD包含所選擇之行位址、及列位址。
寫入電路14進行資料向記憶胞MC之寫入。寫入電路14例如包含寫入驅動器(未圖示)。
讀出電路15進行資料自記憶胞MC之讀出。讀出電路15例如包含感測放大器(未圖示)。
電壓產生電路16利用自磁性記憶裝置1之外部(未圖示)提供之電源電壓,產生用於記憶胞陣列10之各種動作之電壓。例如,電壓產生電路16產生於寫入動作時所需之各種電壓,並輸出至寫入電路14。又,例如,電壓產生電路16產生於讀出動作時所需之各種電壓,並輸出至讀出電路15。
輸入輸出電路17將來自磁性記憶裝置1之外部之位址ADD傳送至解碼電路13。輸入輸出電路17將來自磁性記憶裝置1之外部之指令CMD傳送至控制電路18。輸入輸出電路17於磁性記憶裝置1之外部與控制電路18之間收發各種控制信號CNT。輸入輸出電路17將來自磁性記憶裝置1之外部之資料DAT傳送至寫入電路14,並將自讀出電路15傳送之資料DAT輸出至磁性記憶裝置1之外部。
控制電路18基於控制信號CNT及指令CMD,控制磁性記憶裝置1內之列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、及輸入輸出電路17之動作。
1.1.2 記憶胞陣列之構成 其次,針對實施形態之磁性記憶裝置之記憶胞陣列之構成,利用圖2進行說明。圖2係顯示實施形態之磁性記憶裝置之記憶胞陣列之構成之電路圖。於圖2中,字元線WL係藉由包含索引「<>」之尾標進行分類而顯示。
如圖2所示,記憶胞MC於記憶胞陣列10內矩陣狀配置,跟複數條位元線BL(BL<0>、BL<1>、…、BL<N>)中之1條、與複數條字元線WL(WL<0>、WL<1>、…、WL<M>)中之1條之組建立對應關係(M及N為2以上之自然數)。亦即,記憶胞MC<i、j>(0≦i≦M、0≦j≦N)連接於字元線WL<i>與位元線BL<j>之間。
記憶胞MC<i、j>包含串聯連接之開關元件SEL<i、j>及磁阻效應元件MTJ<i、j>。
開關元件SEL具有作為於資料向對應之磁阻效應元件MTJ之寫入及讀出時,控制電流向磁阻效應元件MTJ之供給之開關之功能。更具體而言,例如,某一記憶胞MC內之開關元件SEL於施加於該記憶胞MC之電壓未達臨限值電壓Vth時,作為電阻值較大之絕緣體,截斷電流(成為關斷狀態),於為臨限值電壓Vth以上時,作為電阻值較小之導電體,流通電流(成為導通狀態)。亦即,開關元件SEL具有可不受限於流通之電流之方向,相應於施加於記憶胞MC之電壓之大小,切換將電流流通或截斷之功能。
開關元件SEL可為例如2端子型開關元件。開關元件SEL可為例如2端子型開關元件。於施加於2端子間之電壓未達臨限值時,該開關元件為″高電阻″狀態、例如電性非導通狀態。於施加於2端子間之電壓為臨限值以上時,開關元件變化為″低電阻″狀態、例如電性導通狀態。開關元件可無論電壓為哪一極性,均具有該功能。
磁阻效應元件MTJ藉由受開關元件SEL控制之電流,而可將電阻狀態切換為低電阻狀態與高電阻狀態。磁阻效應元件MTJ作為可藉由該電阻狀態之變化寫入資料、且可將被寫入之資料非揮發地保存、讀出之記憶元件,發揮功能。
其次,針對記憶胞陣列10中之記憶胞MC之形狀、及記憶胞MC對於位元線BL及字元線WL之配置,利用圖3進行說明。圖3係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之俯視圖之一例。於圖3中,顯示設置於記憶胞陣列10中之3條字元線WL<m-1>、WL<m>、及WL<m+1>、與3條位元線BL<n-1>、BL<n>、及BL<n+1>之間之複數個記憶胞MC(1≦m≦M-1、1≦n≦N-1)。此外,為便於說明,而於圖3中省略層間絕緣膜而顯示。
如圖3所示,記憶胞陣列10設置於半導體基板20之上方。於以下之說明中,將與半導體基板20之表面平行之面設為XY平面,將垂直於XY平面之軸設為Z軸。將沿著Z軸接近半導體基板20之方向設為「下方」,將遠離之方向設為「上方」。於XY平面內,將相互正交之2個軸之組之一個設為X軸及Y軸。
複數個記憶胞MC設置於字元線WL與位元線BL之間。於圖3之例中,示出在記憶胞MC之下方設置字元線WL,於記憶胞MC之上方設置位元線BL之情形,但不限定於此,字元線WL與位元線BL之上下關係可相反。
複數個記憶胞MC各者沿著XY剖面具有圓形(記憶胞MC之外徑不受限於XY剖面內之方向均大致相同)。
複數條字元線WL沿著X軸延伸,且各者沿著Y軸排列。複數條位元線BL沿著Y軸排列,且各者沿著X軸排列。2條字元線WL之間之距離、與2條位元線BL之間之距離例如可實質上設定為相等。於1條位元線BL與1條字元線WL相交之部分,設置1個記憶胞MC。亦即,與同一位元線BL或同一字元線WL相接且相鄰之2個記憶胞MC(例如,記憶胞MC<m,n>及MC<m,n-1>、或記憶胞MC<m,n>及MC<m-1,n>)間之距離之長度d1短於在對角線上排列之2個記憶胞MC(例如,記憶胞MC<m+1,n>及MC<m,n+1>)間之距離之長度d2。
其次,針對記憶胞陣列10之剖面構造,利用圖4、圖5及圖6進行說明。圖4、圖5、及圖6顯示用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之剖視圖之一例。圖4、圖5、及圖6分別係沿著圖3之IV-IV線、V-V線、及VI-VI線之剖視圖。
如圖4、圖5、及圖6所示,記憶胞陣列10設置於半導體基板20之上方。
於半導體基板20之上表面上,例如設置複數個導電體21。複數個導電體21各自沿著X軸延伸,且沿著Y軸排列。複數個導電體21各者具有導電性,作為字元線WL發揮功能。於相鄰之2個導電體21之間之部分,設置絕緣體41。藉此,複數個導電體21各者相互絕緣。此外,於圖4、圖5、及圖6中,針對複數個導電體21設置於半導體基板20上之情形進行了說明,但不限定於此。例如,複數個導電體21可與半導體基板20相離地設置,而與半導體基板20不相接。
於1個導電體21之上表面上,設置各自作為磁阻效應元件MTJ發揮功能之複數個元件22。元件22沿著Z軸具有高度L1,且具有自下方向上方沿著XY平面之剖面積變小之錐形形狀。設置於1個導電體21之上表面上之複數個元件22例如沿著X軸排列設置。亦即,於1個導電體21之上表面,沿著X軸排列之複數個元件22共通地連接。此外,針對元件22之構成之細節於後文描述。
絕緣體41中之沿著圖4所示之剖面相鄰之2個元件22之間之部分41A之上表面位於較元件22之下表面低高度L2a之下方。部分41A之上表面之高度無論與元件22相隔之距離為何,均幾乎不變化。
又,絕緣體41中之沿著圖5所示之剖面相鄰之2個元件22之間之部分41B之上表面位於較元件22之下表面低高度L2b之下方。部分41B之上表面之高度與部分41A之上表面同樣地無論與元件22相隔之距離為何,均幾乎不變化。
又,導電體21中之沿著圖6所示之剖面相鄰之2個元件22之間之部分21A之上表面位於較元件22之下表面低高度L2c之下方。部分21A之上表面之高度與部分41A及41B之上表面同樣地,無論與元件22相隔之距離為何,均幾乎不變化。
於複數個元件22各者之上表面上,設置作為開關元件SEL發揮功能之元件23。元件23與元件22同樣地,具有自下方向上方沿著XY平面之剖面積變小之錐形形狀。複數個元件23各者之上表面連接於複數個導電體24之任一者。
複數個導電體24各自沿著Y軸延伸,且沿著X軸排列。複數個導電體24各者具有導電性,作為位元線BL發揮功能。於1個導電體24,共通地連接沿著Y軸排列之複數個元件23。此外,於圖4、圖5、及圖6中,針對複數個元件23各者設置於元件22上、及導電體24上之情形進行了說明,但不限定於此。例如,複數個元件23各者可經由導電性之接觸插塞(未圖示)與元件22、及導電體24連接。
於如以上之記憶胞陣列10之構成中,高度L2a、高度L2b、及高度L2c可視為相同程度。亦即,絕緣體41之部分41A之上表面、部分41B之上表面、及導電體21之部分21A可視為位於相同之高度。具體而言,例如,高度(L1+L2a)相對於預設之參考高度Lref之比為0.9以上1.1以下(0.9≦(L1+L2a)/Lref≦1.1)。又,高度(L1+L2b)相對於上述參考高度Lref之比為0.9以上1.1以下(0.9≦(L1+L2b)/Lref≦1.1)。又,高度(L1+L2c)相對於上述參考高度Lref之比為0.9以上1.1以下(0.9≦(L1+L2c)/Lref≦1.1)。參考高度Lref可為例如高度(L1+L2a)、(L1+L2b)、及(L1+L2c)之平均高度(L1+(L2a+L2b+L2c)/3)。然而,不限定於此,參考高度Lref可為例如自部分41A、41B、及部分21A選擇而分別逐次包含至少1個部分41A、41B、及部分21A的4個以上之部分各者之上表面與元件22之上表面之間之高度之平均高度。
此外,於以下之說明中,元件22之高度相對於沿著X軸或Y軸之方向排列之2個元件22之間之距離之比,亦稱為縱橫比AR。於圖3~圖6之例中,在將在沿著X軸或Y軸之方向排列之2個元件間之距離之長度視為長度d1時,記憶胞陣列10之縱橫比AR例如由AR=L1/d1定義。縱橫比AR較理想為設定為1以上,更理想為設定為1.5左右或1.5以上。而且,長度d1較理想為設定為例如50奈米(nm)以下。
1.1.3 磁阻效應元件 其次,針對實施形態之磁性裝置之磁阻效應元件之構成,利用圖7進行說明。圖7係顯示實施形態之磁性裝置之磁阻效應元件之構成之剖視圖。於圖7(A)中顯示沿著XY平面切割磁阻效應元件MTJ內之穿隧障壁層TB之剖面之一例。於圖7(B)中,例如,顯示沿著垂直於Z軸之平面(例如,XZ平面)切割圖4、圖5、及圖6所示之磁阻效應元件MTJ之剖面之一例。
首先,參照圖7(A),針對磁阻效應元件MTJ之沿著XY平面之剖面形狀進行說明。
如圖7(A)所示,磁阻效應元件MTJ自上方觀察,例如設置為外徑為長度d3之圓形(磁阻效應元件MTJ之外徑不受限於XY平面內之方向均大致相同)。此外,於圖7(A)中,作為一例,針對穿隧障壁層TB中之沿著XY平面之剖面之形狀進行了說明,但針對磁阻效應元件MTJ內之其他層之形狀亦然,其概觀除了由沿著Z軸之錐形形狀所致之尺寸之不同以外,與圖7(A)之情形同等。
長度d3較理想為設定為例如20奈米(nm)以下,且較理想為同時滿足對於該長度d3之要求(例如,d3≦20奈米)、與對於上述之長度d1之要求(例如,d1≦50奈米)。
其次,參照圖7(B),針對磁阻效應元件MTJ之沿著Z軸之剖面形狀進行說明。
磁阻效應元件MTJ例如包含:作為頂層TOP(Top layer)發揮功能之非磁性體31、作為覆蓋層CAP(Capping layer)發揮功能之非磁性體32、作為記憶層SL(Storage layer)發揮功能之鐵磁體33、作為穿隧障壁層TB(Tunnel barrier layer)發揮功能之非磁性體34、作為參考層RL(Reference layer)發揮功能之鐵磁體35、作為間隔層SP(Spacer layer)發揮功能之非磁性體36、作為移位消除層SCL(Shift cancelling layer)發揮功能之鐵磁體37、及作為基底層UL(Under layer)發揮功能之非磁性體38。
磁阻效應元件MTJ例如自字元線WL側向位元線BL側(朝Z軸方向),依照非磁性體38、鐵磁體37、非磁性體36、鐵磁體35、非磁性體34、鐵磁體33、非磁性體32、及非磁性體31之順序,積層複數個膜。磁阻效應元件MTJ例如作為構成磁阻效應元件MTJ之磁性體之磁化方向相對於膜面朝向垂直方向之垂直磁化型MTJ元件發揮功能。此外,磁阻效應元件MTJ可於上述之各層31~38中不同之2個層之間,包含未圖示之進一步之層。
非磁性體31為非磁性之導電體。非磁性體31具有作為提高磁阻效應元件MTJ之上端與位元線BL或字元線WL之電性連接性之上部電極(top electrode)之功能。非磁性體31例如包含選自鎢(W)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、及氮化鈦(TiN)之至少1種元素或化合物。
非磁性體32為非磁性體之層。非磁性體32具有抑制鐵磁體33之阻尼係數上升、且降低寫入電流之功能。非磁性體32例如包含選自以下至少1種組成物、氮化物或氧化物:包含氧及鎂,或實質上由氧化鎂(MgO)構成;包含氮及鎂,或實質上由氮化鎂(MgN)構成;包含氮及鋯,或實質上由氮化鋯(ZrN)構成;包含氮及鈮,或實質上由氮化鈮(NbN)構成;包含氮及矽,或實質上由氮化矽(SiN)構成;包含氮及鋁,或實質上由氮化鋁(AlN)構成;包含氮及鉿,或實質上由氮化鉿(HfN)構成;包含氮及鉭,或實質上由氮化鉭(TaN)構成;包含氮及鎢,或實質上由氮化鎢(WN)構成;包含氮及鉻,或實質上由氮化鉻(CrN)構成;包含氮及鉬,或實質上由氮化鉬(MoN)構成;包含氮及鈦,或實質上由氮化鈦(TiN)構成;包含氮及釩,或實質上為氮化釩(VN)。又,非磁性體32可為該等組成物、氮化物或氧化物之混合物。亦即,非磁性體32不限於由2種元素構成之二元化合物,亦可包含由3種元素構成之三元化合物,例如可包含氮、鈦及鋁、或實質上包含氮化鈦鋁(AlTiN)等。
鐵磁體33具有鐵磁性。鐵磁體33之易磁化軸向為垂直於膜面之方向。藉此,鐵磁體33具有沿著Z軸向位元線BL側、字元線WL側之任一方向之磁化方向。鐵磁體33包含鐵(Fe)、鈷(Co)、及鎳(Ni)中至少任一種,鐵磁體33進一步包含硼(B)。更具體而言,例如,鐵磁體33可由鐵鈷硼(FeCoB)實質上構成,具有體心立方晶格構造。或,可由硼化鐵(FeB)實質上構成,具有體心立方格子構造。
非磁性體34為非磁性之絕緣體。非磁性體34例如包含氧及鎂而由氧化鎂(MgO)實質上構成,可進一步包含硼(B)。非磁性體34具有膜面配向於(001)面之NaCl結晶構造,非磁性體34於鐵磁體33之結晶化處理中,作為成為用於使結晶質之膜自與鐵磁體33之界面生長之晶核之片材發揮功能。非磁性體34設置於鐵磁體33與鐵磁體35之間,與該等2個鐵磁體一起形成磁性穿隧接面。
鐵磁體35具有鐵磁性。鐵磁體35之易磁化軸向為垂直於膜面之方向。藉此,鐵磁體35具有沿著Z軸向位元線BL側、字元線WL側之任一方向之磁化方向。鐵磁體35例如包含鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少任一種。又,鐵磁體35可進一步包含硼(B)。更具體而言,例如,鐵磁體35可包含鐵鈷硼(FeCoB)或硼化鐵(FeB),具有體心立方格子構造。鐵磁體35之磁化方向被固定,於圖7之例中,沿著Z軸向位元線BL側之方向。此外,「磁化方向被固定」意指磁化方向不會因可使鐵磁體33之磁化方向反轉之大小之電流而變化。
此外,雖然於圖7中省略圖示,但鐵磁體35可為包含複數個層之積層體。具體而言,例如,構成鐵磁體35之積層體可為具有上述之包含鐵鈷硼(FeCoB)或硼化鐵(FeB)之層來作為與非磁性體34之界面層,且於該界面層與非磁性體36之間介隔著非磁性之導電體進一步積層鐵磁體之構造。構成鐵磁體35之積層體內之非磁性之導電體例如可包含選自鉭(Ta)、鉿(Hf)、鎢(W)、鋯(Zr)、鉬(Mo)、鈮(Nb)、及鈦(Ti)之至少一種金屬。構成鐵磁體35之積層體內之進一步之鐵磁體例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)之至少一種多層膜。
非磁性體36為非磁性之導電體。非磁性體36例如包含選自釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、及鉻(Cr)之至少一種元素。
鐵磁體37具有鐵磁性。鐵磁體37之易磁化軸向為垂直於膜面之方向。鐵磁體37具有沿著Z軸向位元線BL側、字元線WL側之任一方向之磁化方向。鐵磁體37之磁化方向與鐵磁體35同樣地被固定,於圖7之例中向字元線WL側之方向。鐵磁體37例如包含選自鈷鉑(CoPt)、鈷鎳(CoNi)、及鈷鈀(CoPd)之至少一種合金。鐵磁體37可與鐵磁體35同樣地為包含複數個層之積層體。該情形下,鐵磁體37例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)之至少1種多層膜。
鐵磁體35及37藉由非磁性體36而反鐵磁性地耦合。亦即,鐵磁體35及37以具有相互反平行之磁化方向之方式耦合。於圖7之例中,鐵磁體35及37之磁化方向對向。將如此之鐵磁體35、非磁性體36、及鐵磁體37之耦合構造稱為SAF(Synthetic Anti-Ferromagnetic,合成反鐵磁體)構造。藉此,鐵磁體37可將鐵磁體35之漏磁場對鐵磁體33之磁化方向造成之影響抵消。為此,抑制因鐵磁體35之漏磁場等,於鐵磁體33之磁化之易反轉性產生非對稱性(亦即,鐵磁體33之磁化之方向之反轉時之易反轉性於自一者朝另一者反轉之情形、及自另一者向一者反轉之情形下不同)。
非磁性體38為非磁性之導電體。非磁性體38具有提高與位元線BL或字元線WL之電性連接性之電極之功能。又,非磁性體38例如包含高熔點金屬。高融點金屬例如為熔點高於鐵(Fe)及鈷(Co)之材料。高熔點金屬例如包含選自鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、釕(Ru)、及鉑(Pt)之至少一種元素。
於實施形態中,採用於如此之磁阻效應元件MTJ中流通寫入電流,藉由該寫入電流而旋轉矩作用於記憶層SL及參考層RL,而控制記憶層SL之磁化方向及參考層RL之磁化方向之自旋注入寫入方式。磁阻效應元件MTJ可根據記憶層SL及參考層RL之磁化方向之相對關係平行或反平行,而採取低電阻狀態及高電阻狀態之任一狀態。
若於磁阻效應元件MTJ中,於圖7之箭頭A1之方向、亦即自記憶層SL向參考層RL之方向,流通某一大小之寫入電流Ic0,則記憶層SL及參考層RL之磁化方向之相對關係成為平行。於該平行狀態之情形下,磁阻效應元件MTJ之電阻值變低,磁阻效應元件MTJ設定為低電阻狀態。低電阻狀態被稱為「P(Parallel,平行)狀態」,被規定為例如資料″0″之狀態。
又,若於磁阻效應元件MTJ中,於圖7之箭頭A2之方向、亦即自參考層RL向記憶層SL之方向(沿著Z方向與箭頭A1為相反方向),流通較寫入電流Ic0為大之寫入電流Ic1,則記憶層SL及參考層RL之磁化方向之相對關係成為反平行。於該反平行狀態之情形下,磁阻效應元件MTJ之電阻值變高,磁阻效應元件MTJ設定為高電阻狀態。該高電阻狀態被稱為「AP(Anti-Parallel,反平行)狀態」,被規定為例如資料″1″之狀態。
此外,於以下之說明中,依照上述之資料之規定方法進行說明,但資料″1″及資料″0″之規定方法不限定於上述之例。例如,可將P狀態規定為資料″1″,將AP狀態規定為資料″0″。
1.2 記憶胞陣列之製造方法 其次,針對實施形態之磁性記憶裝置之記憶胞陣列之製造方法,進行說明。於以下之說明中,針對構成磁阻效應元件MTJ及開關元件SEL之積層構造之細節,省略說明。
圖8至圖11、圖13、及圖16至圖20係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。其中,圖8、圖11、圖13、圖16、圖19、及圖20顯示與圖4對應之剖面。圖9及圖17分別顯示與圖8及圖16相同之步驟之狀態。圖9及圖17顯示與圖5對應之剖面。圖10顯示與圖8及圖9相同之步驟之狀態,圖18顯示與圖16及圖17相同之步驟之狀態。圖10及圖18顯示與圖6對應之剖面。又,圖12係自上方觀察記憶胞陣列10之俯視圖。圖12顯示與圖11相同之步驟之狀態。圖14及圖15顯示與圖13相同之步驟之狀態。又,圖14係示意性顯示藉由利用離子束之蝕刻而形成磁阻效應元件MTJ及開關元件SEL之步驟者。又,圖15係用於說明利用離子束之蝕刻時之離子束之射出之強度之圖。
如圖8至圖10所示,於作為晶圓WF之半導體基板20之上表面上,設置複數個導電體21。具體而言,當首先於半導體基板20之上表面上設置有導電體層後,藉由光微影術等,形成除了與字元線WL對應之區域以外之部分開口之遮罩。而後,藉由利用所形成之遮罩之各向異性蝕刻,將導電體層分斷,形成複數個導電體21,且形成到達半導體基板20之孔。本步驟之各向異性蝕刻例如為RIE(Reactive Ion Etching,反應性離子蝕刻)。之後,於所形成之孔內設置絕緣體41。
其次,如圖11及圖12所示,於導電體21及絕緣體41之上表面上,依序形成磁阻效應元件層42、選擇器層43、及遮罩44。
具體而言,首先,於導電體21及絕緣體41之上表面上,設置磁阻效應元件層42。磁阻效應元件層42為圖7中所說明之磁阻效應元件MTJ中包含之各層依照該積層順序成膜為平板之積層體。
繼而,於磁阻效應元件層42之上表面上,設置選擇器層43。選擇器層43為用於作為開關元件SEL發揮功能之至少1個層構造依照該積層順序成膜為平板狀之積層體。
繼而,於選擇器層43之上表面上,藉由光微影術等,形成磁阻效應元件層42及選擇器層43中之除與磁阻效應元件MTJ及開關元件SEL對應之區域以外之部分開口之遮罩44。遮罩44例如包含氮化鈦(TiN),於後述之離子束蝕刻中保護作為磁阻效應元件MTJ及開關元件SEL發揮功能之部分。遮罩44例如於選擇器層43之上表面上,設置為矩陣狀排列之複數個圓柱形狀之構造體,該複數個圓柱形狀之構造體各者保護與1個記憶胞MC對應之區域。該圓柱之直徑之大小例如大於圖7所示之穿隧障壁層TB之長度d3。
其次,如圖13及圖14所示,藉由離子束蝕刻,對磁阻效應元件層42及選擇器層43予以蝕刻。藉此,去除磁阻效應元件層42及選擇器層43中之未由遮罩44保護之部分,位於該部分之下方之導電體21及絕緣體41露出。
於離子束蝕刻時,已結束至圖12之步驟之晶圓WF於未圖示之離子束產生裝置內,設置於未圖示之載台上。該載台將晶圓WF支持為可繞Z軸旋轉。而且,如圖13所示,離子束產生裝置對於載台ST上之晶圓WF,以特定之入射角α射出離子束。此處,入射角α被定義為晶圓WF表面與離子束所成之角。入射角α為大於0度、未達90度之角度(0度<α<90度)。載台使晶圓WF繞Z軸以特定之角速度旋轉。如圖14所示,藉由相應於晶圓WF之旋轉,軸A繞Z軸旋轉,而方位角θ發生變化。此處,方位角θ被定義為晶圓WF表面內之特定之軸A(例如X軸或Y軸)、與離子束向晶圓WF表面之投影所成之角。於圖14中,作為晶圓WF表面內之特定之軸A,設定遮罩44以最短距離排列之方向(亦即,複數個導電體21各者延伸之方向、或複數個導電體21排列之方向)。
於離子束蝕刻時,離子束產生裝置如圖15所示般相應於方位角θ使離子束之射出之強度連續變化。於圖15所示之例中顯示方位角θ自0度至360度變化之情形之離子束之射出之強度之例。離子束產生裝置將例如離子束之射出之強度於方位角θ為0度時設為最大強度,每當方位角θ變化45度時週期性地變化為最小強度、最大強度、最小強度、最大強度、・・・。亦即,於方位角θ為0度、90度、180度、及270度時,離子束之射出之強度為最大強度。又,於方位角θ為45度、135度、225度、及315度時,離子束之射出之強度為最小強度。換言之,離子束產生裝置以例如晶圓WF之旋轉之頻率之4倍之頻率使離子束之射出之強度連續變化。
藉由如以上之離子束蝕刻,最終,對遮罩44、以及未由遮罩44保護之部分(選擇器層43及磁阻效應元件層42中之預定被去除之部分)予以蝕刻。根據上述之離子束蝕刻,蝕刻對象區域內之蝕刻速率不依賴於蝕刻對象區域均為同等。
補充而言,離子束產生裝置以未達90度(例如45度左右)之入射角α射出離子束。因而,離子束由遮罩44遮蔽之區域依存於方位角θ而變化。亦即,即便離子束之射出之強度為一定,但某一蝕刻對象區域之蝕刻速率因受到依存於方位角θ之陰影之影響,而依存於方位角θ而變化。
於本實施形態中,如參照圖15所說明般,離子束產生裝置被控制為使離子束之射出之強度相應於方位角θ而連續變化。離子束產生裝置以在例如陰影之影響變大之方位角θ時,提高離子束之射出之強度之方式進行控制,抑制蝕刻速率之降低。又,離子束產生裝置以在例如陰影之影響變小之方位角θ時,減小離子束之射出之強度之方式進行控制,抑制蝕刻速率直之上升。藉此,離子束產生裝置將陰影之影響抵消,可將蝕刻對象區域之蝕刻深度均一。
此外,於圖15中,顯示了在如圖3所示般將複數個記憶胞MC配置於正方形之網目之交點之配置中,使離子束產生裝置使離子束之射出之強度以晶圓WF之旋轉之頻率之4倍之頻率變化之例,但不限定於此。離子束產生裝置只要使離子束之射出之強度以如蝕刻對象區域內之蝕刻速率為同等之頻率變化即可。依存於方位角θ之陰影之影響根據例如複數個記憶胞MC之配置而不同。因此,離子束產生裝置可使離子束之射出之強度相應於複數個記憶胞MC之配置以晶圓WF之旋轉之頻率之4倍以外之頻率變化。
此外,於射出離子束時,載台相應於晶圓WF之旋轉之角速度或離子束之強度等以任意之次數使晶圓WF旋轉,直至將磁阻效應元件層42分斷為複數個元件22為止。
藉由上述之離子束蝕刻,自磁阻效應元件層42及選擇器層43,形成各自包含元件22及23之複數個積層體。
此外,為了將磁阻效應元件層42確實地分斷為複數個元件22,而藉由上述之離子束蝕刻,對磁阻效應元件層42之下方之導電體21及絕緣體41之一部分予以蝕刻。如圖16所示,於遮罩44被蝕刻去高度L3而成為遮罩44A之期間,選擇器層43、磁阻效應元件層42、及絕緣體41之部分41A合計被蝕刻去高度(L1+L2a)。如圖17所示,於遮罩44被蝕刻去高度L3而成為遮罩44A之期間,選擇器層43、磁阻效應元件層42、及絕緣體41之部分41B合計被蝕刻去高度(L1+L2b)。如圖18所示,於遮罩44被蝕刻去高度L3而成為遮罩44A之期間,選擇器層43、磁阻效應元件層42、及導電體21之部分21A合計被蝕刻去高度(L1+L2c)。
根據上述之離子束蝕刻,可將高度(L1+L2a)、高度(L1+L2b)、及高度(L1+L2c)設為相同程度。具體而言,可將高度(L1+L2a)相對於上述之參考高度Lref之比設為0.9以上1.1以下(0.9≦(L1+L2a)/Lref≦1.1)。又,可將高度(L1+L2b)相對於參考高度Lref之比設為0.9以上1.1以下(0.9≦(L1+L2b)/Lref≦1.1)。又,可將高度(L1+L2c)相對於參考高度Lref之比設為0.9以上1.1以下(0.9≦(L1+L2c)/Lref≦1.1)。
此外,雖未圖示,但藉由使上述之離子束之強度相應於方位角θ而連續之變化之離子束蝕刻,遮罩44A、及遮罩44A之下方之元件22及23自上方觀察為大致圓形(於XY平面內,被大致各向同性地蝕刻)。
其次,如圖19所示,於去除遮罩44A後,磁阻效應元件層42及選擇器層43由離子束蝕刻而成之空間由絕緣體45埋入。
其次,如圖20所示,於元件23及絕緣體45之上表面上,設置沿著X軸排列之複數個導電體24。具體而言,當首先於元件23及絕緣體45之上表面上設置有導電體層後,藉由光微影術等,形成除了與位元線BL對應之區域以外之部分開口之遮罩。而後,藉由利用所形成之遮罩之各向異性蝕刻,將導電體層分斷,形成複數個導電體21,且形成到達絕緣體45之孔。本步驟之各向異性蝕刻例如為RIE。之後,於所形成之孔內設置未圖示之絕緣體。
根據以上步驟,相當於記憶胞陣列10之構成形成於晶圓WF上。最終,晶圓WF被切割成晶片單位,形成磁性記憶裝置1。
1.3.本實施形態之效果 根據實施形態,於離子束蝕刻之步驟時,離子束產生裝置使晶圓WF繞Z軸旋轉。藉此,晶圓WF與離子束所成之方位角θ連續變化。亦即,離子束產生裝置使離子束不依存於方位角θ地對於晶圓WF各向同性地射出。藉此,離子束產生裝置與使將離子束對於晶圓WF射出時之方位角θ離散化變化之情形不同,磁阻效應元件MTJ之剖面形狀形成為圓形。藉此,與具有例如矩形狀之XY剖面之磁阻效應元件MTJ比較,XY剖面之形狀相對於中心軸更對稱。因而,可抑制XY剖面中之特定之部位(例如,矩形狀之角附近等)中之電場集中之產生等,抑制磁阻效應元件MTJ之劣化。
又,於離子束蝕刻之步驟時,離子束產生裝置使離子束之射出之強度相應於方位角θ而連續變化。如上述般,陰影之影響依存於方位角θ而變化。於如圖3所示般將複數個記憶胞MC配置於正方形之網目之交點之配置中,在方位角θ為0度、90度、180度、及270度時,陰影之影響變大。又,於方位角θ為45度、135度、225度、及315度時,陰影之影響變下。離子束產生裝置使離子束之射出之強度以晶圓之旋轉之頻率之4倍之頻率連續變化。藉此,於離子束蝕刻時,可緩和基於磁阻效應元件層42之蝕刻對象區域與遮罩44之幾何學關係之陰影之影響。因而,於離子束蝕刻之步驟時,可不依賴於蝕刻對象區域內之部位,將導電體21及絕緣體41被蝕刻之深度設為同等。
補充而言,蝕刻速率依存於遮罩44之配置與離子束之入射方向(亦即,方位角)之位置關係而變化。具體而言,於離子束自沿著X軸之方向射出之情形下,蝕刻對象區域中配置為矩陣狀之複數個遮罩44中之沿著X軸排列之2個遮罩44之間之區域之蝕刻速率,較於對角線上排列之2個遮罩44之間之區域、及沿著Y軸排列之2個遮罩44之間之區域更為降低。同樣地,於離子束自沿著Y軸之方向射出之情形下,蝕刻對象區域中之配置為矩陣狀之複數個遮罩44中之沿著Y軸排列之2個遮罩44之間之區域之蝕刻速率,較於對角線上排列之2個遮罩44之間之區域、及沿著X軸排列之2個遮罩44之間之區域更為降低。另一方面,於離子束向晶圓WF之投影與X軸及Y軸之任一者均交叉之情形下,沿著X軸或Y軸排列之2個遮罩44之間之蝕刻對象區域之蝕刻速率較上述2例提高。由此可知,於在離子束蝕刻時,使晶圓WF旋轉,且不依存於方位角θ將離子束之射出之強度設為一定之情形下,沿著X軸及Y軸排列之2個遮罩44之間之區域與於對角線上排列之2個遮罩44之間之區域相比,藉由陰影之影響,而蝕刻速率降低。
根據實施形態,離子束對於晶圓WF之射出之強度設定為於沿著X軸或Y軸排列之2個遮罩44之間之區域之蝕刻速率降低之方位角θ(=0度、90度、180度、及270度)時,具有最大強度。藉此,可抑制沿著X軸及Y軸排列之2個遮罩44之間之蝕刻對象區域中之蝕刻速率之降低。因而,與離子束之強度不依存於方位角θ之情形相比,可將蝕刻對象區域內之蝕刻速率之不均平滑化。因此,即便於磁阻效應元件MTJ之縱橫比AR超過1~1.5之稠密之配置中,亦可製造滿足長度d1為50奈米(nm)以下、且長度d3為20奈米(nm)以下之記憶胞陣列10。
2.變化例等 此外,不限定於上述之實施形態,可應用各種變化。
於上述之實施形態中,針對磁阻效應元件層42形成於選擇器層43之下方之情形進行了說明,但不限定於此。例如,磁阻效應元件層可形成於選擇器層之上方。該情形下,可藉由離子束蝕刻,對選擇器層及磁阻效應元件層予以蝕刻,亦可藉由離子束蝕刻,僅對磁阻效應元件層予以蝕刻。
圖21、圖22、及圖23顯示用於說明變化例之磁性記憶裝置之記憶胞陣列之構成之剖視圖之一例。圖20、圖22、及圖23分別對應於實施形態之圖4、圖5、及圖6,顯示磁阻效應元件層42設置於選擇器層43之上方之情形之記憶胞陣列10A。
如圖21、圖22、及圖23所示,記憶胞陣列10A設置於半導體基板20之上方。
於半導體基板20之上表面上,例如設置複數個導電體21。複數個導電體21各自具有導電性,作為字元線WL發揮功能。
於1個導電體21之上表面上,設置各自作為開關元件SEL發揮功能之複數個元件23。元件23具有沿著XY平面之剖面積自下方朝上方變小之錐形形狀。設置於1個導電體21之上表面上之複數個元件23例如沿著X軸排列設置。亦即,於1個導電體21之上表面,沿著X軸排列之複數個元件23共通地連接。於相鄰之2個元件23之間之部分,設置絕緣體46。藉此,複數個元件23各者相互絕緣。
絕緣體46中、沿著圖21所示之剖面相鄰之2個元件22之間之部分46A之上表面,位於與元件22之下表面相距高度L2a′之更為下方。部分46A之上表面之高度無論與元件22相隔之距離為何,均幾乎不變化。
又,絕緣體46中、沿著圖22所示之剖面相鄰之2個元件23之間之部分46B之上表面,位於與元件23之下表面相距高度L2b′之更為下方。部分46B之上表面之高度與部分46A之上表面同樣地,無論與元件23相隔之距離為何,均幾乎不變化。
又,絕緣體46中、沿著圖23所示之剖面相鄰之2個元件23之間之部分46C之上表面,位於與元件23之下表面相距高度L2c′之更為下方。部分46C之上表面之高度與部分46A及46B各者之上表面同樣地,無論與元件23相隔之距離為何,均幾乎不變化。
於複數個元件23各者之上表面上,設置作為磁阻效應元件MTJ發揮功能之元件22。元件22沿著Z軸具有高度L1,與元件23同樣地,具有沿著XY平面之剖面積自下方朝上方變小之錐形形狀。複數個元件22各者之上表面連接於複數個導電體24之任一者。
複數個導電體24具有導電性,作為位元線BL發揮功能。對1個導電體24共通地連接沿著Y軸排列之複數個元件22。
於如以上之記憶胞陣列10A之構成中,高度L2a′、高度L2b′及高度L2c′可視為相同程度。亦即,絕緣體46之部分46A之上表面、部分46B之上表面及部分46C之上表面可視為位於相同之高度。具體而言,例如,高度(L1+L2a′)相對於預設之參考高度Lref′之比為0.9以上1.1以下(0.9≦(L1+L2a′)/Lref′≦1.1)。又,高度(L1+L2b′)相對於上述參考高度Lref′之比為0.9以上1.1以下(0.9≦(L1+L2b′)/Lref′≦1.1)。又,高度(L1+L2c′)相對於上述參考高度Lref′之比為0.9以上1.1以下(0.9≦(L1+L2c′)/Lref′≦1.1)。參考高度Lref′可為例如高度(L1+L2a′)、(L1+L2b′)、及(L1+L2c′)之平均高度(L1+(L2a′+L2b′+L2c′)/3)。然而,不限於此,參考高度Lref′可為自部分46A、46B及部分46C選擇、且各自包含至少各1個部分46A、46B及部分46C的4個以上之部分各者之上表面與元件22之上表面之間的高度之平均高度。
藉由如以上般構成,而可縮短遮罩44與元件22之間之距離。因而,於離子束蝕刻時,可降低陰影之影響。
又,於上述之實施形態中,針對磁阻效應元件層42與選擇器層43同時被離子束蝕刻之情形進行了說明,但不限定於此。例如,可於選擇器層43藉由RIE等先被蝕刻後,僅對磁阻效應元件層42予以離子束蝕刻。
又,於上述之實施形態中,針對記憶層SL設置於參考層RL之上方之頂部游離型磁阻效應元件MTJ進行了說明,但不限定於此。例如,磁阻效應元件MTJ可為記憶層SL設置於參考層RL之下方之底部游離型。
又,於上述之實施形態中,針對所有記憶胞MC設置於同一層內之記憶胞陣列10行了說明,但不限定於此。例如,記憶胞陣列10可具有:設置於位元線BL之下方之字元線WLd、及設置於位元線BL之上方之字元線WLu,且具有:設置於字元線WLd與位元線BL之間之複數個記憶胞MCd、及設置於字元線WLu與位元線BL之間之複數個記憶胞MCu。亦即,沿著Z軸積層之記憶胞MC之積層數不限定於2個,可設計為任意之積層數。
說明了本發明之若干個實施形態,但該等實施形態係作為例子而提出者,並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施,於不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化,包含於發明之範圍及要旨內,且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案之參考] 本發明申請案享有以日本專利申請案2021-042396號(申請日:2021年3月16日)及美國專利申請案17/472414(申請日:2021年9月10日)為基礎申請案之優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1:磁性記憶裝置 10:記憶胞陣列 11:列選擇電路 12:行選擇電路 13:解碼電路 14:寫入電路 15:讀出電路 16:電壓產生電路 17:輸入輸出電路 18:控制電路 20:半導體基板 21,24:導電體 21A:導電體之部分 22,23:元件 31,32,34,36,38:非磁性體/層 33,35,37:鐵磁體/層 41,45,46:絕緣體 41A,41B,46A,46B,46C:絕緣體之部分 42:磁阻效應元件層 43:選擇器層 44,44A:遮罩 A:箭頭 A1,A2:箭頭 ADD:位址 BL,BL<0>~BL<N>,BL<n-1>,BL<n>,BL<n+1>:位元線 CAP:覆蓋層 CMD:指令 CNT:控制信號 DAT:資料 d1,d2,d3:長度 IV-IV,V-V,VI-VI:線 L1,L2a,L2a′,L2b,L2b′,L2c,L2c′,L3:高度 MC,MC<0,0>~MC<0,N>,MC<1,0>~MC<1,N>,MC<M,0>~MC<M,N>,MC<m-1,n-1>,MC<m-1,n>,MC<m-1,n+1>,MC<m,n-1>,MC<m,n>,MC<m,n+1>,MC<m+1,n-1>,MC<m+1,n>,MC<m+1,n+1>:記憶胞 MTJ,MTJ<0,0>:磁阻效應元件 RL:參考層 SCL:移位消除層 SEL,SEL<0,0>:開關元件 SL:記憶層 SP:間隔層 TB:穿隧障壁層 TOP:頂層 UL:基底層 WF:線 WL,WL<0>~WL<M>,WL<m>,WL<m+1>,WL<m-1>:字元線 X,Y,Z:軸 α:入射角 θ:方位角
圖1係用於說明實施形態之磁性記憶裝置之構成之方塊圖。 圖2係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之電路圖。 圖3係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之俯視圖。 圖4係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之剖視圖。 圖5係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之剖視圖。 圖6係用於說明實施形態之磁性記憶裝置之記憶胞陣列之構成之剖視圖。 圖7係用於說明實施形態之磁性記憶裝置之磁阻效應元件之構成之剖視圖。 圖8係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖9係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖10係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖11係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖12係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之俯視圖。 圖13係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖14係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之示意圖。 圖15係顯示用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之離子束之射出之強度之圖。 圖16係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖17係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖18係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖19係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖20係用於說明實施形態之磁性記憶裝置之記憶胞陣列之製造方法之剖視圖。 圖21係用於說明變化例之磁性記憶裝置之記憶胞陣列之構成之剖視圖。 圖22係用於說明變化例之磁性記憶裝置之記憶胞陣列之構成之剖視圖。 圖23係用於說明變化例之磁性記憶裝置之記憶胞陣列之構成之剖視圖。
θ:方位角

Claims (16)

  1. 一種磁性記憶裝置,其具備: 第1導電體及第2導電體,其等沿著第1方向延伸,且沿著與前述第1方向交叉之第2方向相互設置間隔地排列; 第3導電體及第4導電體,其等在前述第1導電體、及前述第2導電體之上方,沿著前述第2方向延伸,且沿著前述第1方向相互設置間隔地排列; 第1積層體,其設置於前述第1導電體與前述第3導電體之間,且包含第1磁阻效應元件; 第2積層體,其設置於前述第1導電體與前述第4導電體之間,且包含第2磁阻效應元件; 第3積層體,其設置於前述第2導電體與前述第3導電體之間,且包含第3磁阻效應元件;及 絕緣體,其在前述第1積層體、前述第2積層體、及前述第3積層體之下方,設置於前述第1導電體與前述第2導電體之間;且 自與前述第1方向及前述第2方向交叉之第3方向觀察,前述第1積層體之剖面形狀為圓形; 自前述第3方向觀察,前述第2積層體之剖面形狀為圓形; 自前述第3方向觀察,前述第3積層體之剖面形狀為圓形; 前述第1積層體之上表面、前述第2積層體之上表面、及前述第3積層體之上表面,位於包含前述第1方向及前述第2方向之第1面內; 自前述絕緣體中之前述第1積層體與前述第3積層體之間之第1部分之上表面至前述第1面之高度、及自前述絕緣體中之前述第2積層體與前述第3積層體之間之第2部分之上表面至前述第1面之高度,各自為第1高度之百分之90以上、百分之110以下之範圍之高度; 前述第1高度為前述第1部分之上表面之高度、及前述第2部分之上表面之高度之平均高度。
  2. 如請求項1之磁性記憶裝置,其中前述第1導電體於前述第1積層體與前述第2積層體之間包含第3部分;且 自前述第3部分之上表面至前述第1面之高度為前述第1高度之百分之90以上、百分之110以下之範圍之高度。
  3. 如請求項1之磁性記憶裝置,其中前述絕緣體包含第3部分,該第3部分於前述第1導電體之上方,設置於前述第1積層體與前述第2積層體之間;且 自前述第3部分之上表面至前述第1面之高度為前述第1高度之百分之90以上、百分之110以下之範圍之高度。
  4. 如請求項1之磁性記憶裝置,其中前述第1積層體與前述第2積層體之間之距離為50奈米(nm)以下。
  5. 如請求項4之磁性記憶裝置,其中前述第1磁阻效應元件包含:第1鐵磁性層、第2鐵磁性層、及前述第1鐵磁性層與前述第2鐵磁性層之間之非磁性層;且 前述非磁性層中之前述圓形之外徑之長度為20奈米(nm)以下。
  6. 如請求項5之磁性記憶裝置,其中前述非磁性層包含鎂(Mg)及氧(O)。
  7. 如請求項6之磁性記憶裝置,其中前述第1鐵磁性層及前述第2鐵磁性層包含選自鐵(Fe)、鈷(Co)、及鎳(Ni)之至少一種元素。
  8. 如請求項7之磁性記憶裝置,其中前述第1鐵磁性層 相應於自前述第1鐵磁性層流向前述第2鐵磁性層之第1電流而成為第1電阻值,且 相應於自前述第2鐵磁性層流向前述第1鐵磁性層之第2電流而成為第2電阻值。
  9. 如請求項8之磁性記憶裝置,其中前述第1電阻值小於前述第2電阻值。
  10. 如請求項1之磁性記憶裝置,其中前述第1積層體進一步包含串聯連接於前述第1磁阻效應元件之開關元件。
  11. 一種磁性記憶裝置之製造方法,其包含: 將包含第1層、及前述第1層之上表面上之第2層的積層體,形成於基板之上方;及 於將各自具有圓柱形狀之複數個遮罩形成於前述積層體之上表面上後,對前述積層體進行蝕刻;且 前述第1層包含:各自沿著第1方向延伸且相互沿著第2方向排列之第1導電膜及第2導電膜、及前述第1導電膜與前述第2導電膜之間之絕緣膜; 前述第2層包含磁阻效應元件層; 前述蝕刻包含: 藉由自特定之第4方向射出之離子束,對前述磁阻效應元件層進行蝕刻;及 於射出前述離子束之期間,一面使前述基板以第1頻率旋轉,一面使前述離子束之射出之強度以第2頻率連續變化。
  12. 如請求項11之製造方法,其中前述第2頻率係基於前述第1頻率、及前述複數個遮罩之配置而決定。
  13. 如請求項11之製造方法,其中將前述第2頻率決定為前述第1頻率以上之頻率。
  14. 如請求項11之製造方法,其中藉由前述離子束對前述積層體之蝕刻深度,不受限於沿著前述基板表面之與前述複數個遮罩相隔之距離。
  15. 如請求項11之製造方法,其中藉由前述離子束進行蝕刻,係進行至將前述磁阻效應元件層分離為與前述複數個遮罩對應之複數個磁阻效應元件為止。
  16. 如請求項15之製造方法,其中前述複數個磁阻效應元件各自包含:第1鐵磁性層、第2鐵磁性層、及前述第1鐵磁性層與前述第2鐵磁性層之間之非磁性層。
TW111108075A 2021-03-16 2022-03-04 磁性記憶裝置及磁性記憶裝置之製造方法 TWI804225B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021042396A JP2022142276A (ja) 2021-03-16 2021-03-16 磁気記憶装置、及び磁気記憶装置の製造方法
JP2021-042396 2021-03-16
US17/472,414 US20220302373A1 (en) 2021-03-16 2021-09-10 Magnetic memory device and manufacturing method of magnetic memory device
US17/472,414 2021-09-10

Publications (2)

Publication Number Publication Date
TW202244927A TW202244927A (zh) 2022-11-16
TWI804225B true TWI804225B (zh) 2023-06-01

Family

ID=83245868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108075A TWI804225B (zh) 2021-03-16 2022-03-04 磁性記憶裝置及磁性記憶裝置之製造方法

Country Status (2)

Country Link
CN (1) CN115084355A (zh)
TW (1) TWI804225B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1524672A2 (en) * 2003-09-30 2005-04-20 TDK Corporation Magnetic memory device and method of manufacturing magnetic memory device
US20160118578A1 (en) * 2014-10-24 2016-04-28 Jong Chul Park Magnetic memory device and method of manufacturing the same
US10062837B2 (en) * 2015-11-25 2018-08-28 Samsung Electronics Co., Ltd. Method of forming magnetic patterns, and method of manufacturing magnetic memory devices
TWI695524B (zh) * 2018-09-06 2020-06-01 日商東芝記憶體股份有限公司 磁性記憶裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1524672A2 (en) * 2003-09-30 2005-04-20 TDK Corporation Magnetic memory device and method of manufacturing magnetic memory device
US20160118578A1 (en) * 2014-10-24 2016-04-28 Jong Chul Park Magnetic memory device and method of manufacturing the same
US10062837B2 (en) * 2015-11-25 2018-08-28 Samsung Electronics Co., Ltd. Method of forming magnetic patterns, and method of manufacturing magnetic memory devices
TWI695524B (zh) * 2018-09-06 2020-06-01 日商東芝記憶體股份有限公司 磁性記憶裝置及其製造方法

Also Published As

Publication number Publication date
TW202244927A (zh) 2022-11-16
CN115084355A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US10515678B2 (en) Magnetic memory devices
US10032981B2 (en) Magnetic memory device and method of fabricating the same
US10707269B2 (en) Semiconductor storage device
CN110197682B (zh) 存储单元、存储器以及数据写入方法
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
JP2018152432A (ja) 磁気記憶装置
JP2020155488A (ja) 磁気記憶装置
TWI804225B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
CN116709785A (zh) 存储器件以及存储器件的制造方法
US20230082665A1 (en) Magnetic memory device
JP5951401B2 (ja) 磁気記録素子及び磁気メモリ
JP2015038998A (ja) 磁気記録素子及び磁気メモリ
TWI775290B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US20040041218A1 (en) Magnetic shielding for reducing magnetic interference
JP2023042247A (ja) メモリデバイス
US20220302373A1 (en) Magnetic memory device and manufacturing method of magnetic memory device
KR102466880B1 (ko) 자기 메모리 장치
US20240292631A1 (en) Semiconductor storage device and manufacturing method therefor
US12069959B2 (en) Magnetic memory device and manufacturing method of magnetic memory device
US20220085103A1 (en) Magnetic memory device and method for manufacturing the same
JP2024112657A (ja) 磁気記憶装置
JP2023140671A (ja) 磁気記憶装置
TW202335324A (zh) 磁性記憶裝置