CN107210302B - 选择性元件、存储器胞元和存储装置 - Google Patents

选择性元件、存储器胞元和存储装置 Download PDF

Info

Publication number
CN107210302B
CN107210302B CN201680008329.XA CN201680008329A CN107210302B CN 107210302 B CN107210302 B CN 107210302B CN 201680008329 A CN201680008329 A CN 201680008329A CN 107210302 B CN107210302 B CN 107210302B
Authority
CN
China
Prior art keywords
electrode
selective
layer
switching
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680008329.XA
Other languages
English (en)
Other versions
CN107210302A (zh
Inventor
大场和博
五十岚实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107210302A publication Critical patent/CN107210302A/zh
Application granted granted Critical
Publication of CN107210302B publication Critical patent/CN107210302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种选择性装置包含第一电极、第二电极、开关装置和非线性电阻性装置。第二电极被设置成面向第一电极。开关装置设置在第一电极与第二电极之间。非线性电阻性装置含有硼(B)、硅(Si)和碳(C)中的一种或更多种。非线性电阻性装置串联耦接到开关装置。

Description

选择性元件、存储器胞元和存储装置
技术领域
本公开涉及在电极之间具有开关装置的选择性装置，以及包含此选择性装置的存储器胞元和存储单元。
背景技术
近年来，已要求实现用于数据存储的大容量非易失性存储器，所述大容量非易失性存储器由电阻改变型存储器代表，例如，电阻性随机存取存储器(ReRAM)和相变随机存取存储器(PRAM)。然而，使用当前可用的存取晶体管的电阻改变型存储器可具有较大的每单位胞元的占据面积。因此，例如，即使在相比例如NAND型等闪速存储器，此存储器使用相同设计规则而进一步小型化时，也难以实现大量的存储容量。相比之下，存储器装置设置在交叉的配线之间的交叉点(交点)处的所谓的交点阵列结构的使用减小每单位胞元的占据面积，从而能够实现大量的存储容量。
交点型存储器胞元除存储器装置之外还设有用于胞元选择的选择性装置。选择性装置的实例可包含使用金属氧化物制成的选择性装置(例如，参见非专利文献1和2)。然而，此选择性装置在开关阈值电压的量值方面不充分，并且趋向于在施加高压的状况下遭受介电击穿。另一实例可以是电阻在某一电压下切换以使电流急剧增大(跳回)的选择性装置(例如，参见非专利文献3和4)。在此选择性装置中，通过跨过开关阈值电压来设定选择性/非选择性电压值能够允许选择性电流值大于由例如金属氧化物等非线性电阻性材料制成的选择性装置的选择性电流值。然而，需要上述选择性装置的开关阈值电压大于相互结合使用的存储器装置的写入阈值电压；但开关阈值电压从没被认为足够大。此外，在此选择性装置与具有较大写入阈值电压的存储器装置组合的状况下，要求选择性装置确保选择性(接通)状态与半选择性(切断)状态的足够大的选择比(接通/切断比)；但此选择比也从没被认为足够大。
除上述选择性装置之外，另一实例可以是使用硫族化物材料的选择性装置，即，双向阈值开关(OTS)(例如，参见专利文献1和2)。双向阈值开关能够实现相对较大的接通/切断比，这是因为此开关确保较小的切断状态下的漏电流，并且具有在接通状态下增大电流的能力，并且开关特性在某阈值电压下切换以急剧增大电流。
引用文献列表
专利文献
【专利文献1】第2006-86526号日本未审查专利申请公开
【专利文献2】第2010-157316号日本未审查专利申请公开
非专利文献
【非专利文献1】Jiun-Jia Huang等人，2011IEEE IEDM11-733-736
【非专利文献2】Wootae Lee等人，2012IEEE VLSI Technology Symposium，第37到38页
【非专利文献3】Myungwoo Son等人，IEEE Electron Device Letters，第32卷，第11期，2011年11月
【非专利文献4】Seonghyun Kim等人，2012VLSI，第155到156页
发明内容
然而，在此OTS装置用作交点型存储器胞元的选择性装置以递送具有例如10MA/cm2的较大电流密度的电流并且进一步在此较大电流密度下重复执行操作的状况下，存在如下问题：开关阈值电压可降低，或开关阈值电压的改变可在多个所设置的OTS装置之间增大。
因此，希望提供能够提高可靠性的选择性装置、存储器胞元和存储单元。
根据本技术的实施例的选择性装置包含：第一电极和第二电极，其中第二电极被设置成面向第一电极；开关装置，设置在第一电极与第二电极之间；以及非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，并串联耦接到开关装置。
根据本技术的实施例的存储器胞元包含存储器装置和上述选择性装置。
根据本技术的实施例的存储单元包含多个存储器装置和多个上述选择性装置。
在根据本技术的相应实施例的选择性装置、存储器胞元和存储单元中，含有硼(B)、硅(Si)和碳(C)中的一种或更多种的非线性电阻性装置以及开关装置的使用能够控制将施加到开关装置的电流。
根据本技术的相应实施例的选择性装置、存储器胞元和存储单元，含有硼(B)、硅(Si)和碳(C)中的一种或更多种的非线性电阻性装置与开关装置一起使用。这会控制将施加到开关装置的电流，因此可能够提供实现高可靠性以及提高的耐受电流性能的选择性装置、存储器胞元和存储单元。应注意，上文所述的效果未必是限制性的，并且可提供本公开所述的效果中的任一个。
附图说明
图1是根据本公开的实施例的选择性装置的配置的实例的横截面图。
图2是图示非线性电阻性装置的电流-电压特性的特性图。
图3是图示线性电阻性装置的电流-电压特性的特性图。
图4A是图示使用非线性电阻性装置的选择性装置的电流-电压特性的特性图。
图4B是图示使用线性电阻性装置的选择性装置的电流-电压特性的特性图。
图5是根据本公开的实施例的选择性装置的配置的另一实例的横截面图。
图6A是根据本公开的实施例的选择性装置的配置的又一实例的横截面图。
图6B是根据本公开的实施例的选择性装置的配置的又一实例的横截面图。
图7是包含图1所图示的选择性装置的存储器胞元阵列的实例的透视图。
图8A是图7所图示的存储器胞元的配置的实例的横截面图。
图8B是图7所图示的存储器胞元的配置的另一实例的横截面图。
图8C是图7所图示的存储器胞元的配置的又一实例的横截面图。
图8D是图7所图示的存储器胞元的配置的又一实例的横截面图。
图8E是图7所图示的存储器胞元的配置的又一实例的横截面图。
图8F是图7所图示的存储器胞元的配置的又一实例的横截面图。
图9是包含图1所图示的选择性装置的存储器胞元阵列的另一实例的透视图。
图10是根据本公开的修改实例1的选择性装置的配置的横截面图。
图11是包含图10所图示的选择性装置的存储器胞元的横截面图。
图12是图示用于图10所图示的选择性装置的非线性电阻性装置的电流-电压特性的特性图。
图13是图示典型开关装置的电流-电压特性的特性图。
图14是图示典型存储器装置的置位电阻的倒数与电流之间的关系的特性图。
图15是根据本公开的修改实例2的选择性装置的配置的横截面图。
图16是包含图15所图示的选择性装置的存储器胞元的横截面图。
图17是图示用于图16所图示的选择性装置的非线性电阻性装置的电流-电压特性的特性图。
图18是实验实例1-1中的每一电流密度的电流-电压特性图。
图19是实验实例1-2中的每一电流密度的电流-电压特性图。
图20是实验实例1-3中的每一电流密度的电流-电压特性图。
图21A是实验实例2-1中的电流-电压特性图。
图21B是实验实例2-2中的电流-电压特性图。
具体实施方式
下文中，将按照如下次序参照附图来描述本公开的一些实施例。
1.实施例(包含开关装置和非线性电阻性装置的选择性装置)
1-1.选择性装置
1-2.存储单元
2.修改实例(恒定电流二极管用作非线性电阻性装置的实例)
2-1.修改实例1
2-2.修改实例2
3.工作实例
【1.实施例】
(1-1.选择性装置)
图1图示根据本公开的实施例的选择性装置(选择性装置10A)的横截面配置。选择性装置10A用于选择性地操作多个存储器装置(图7中的存储器装置20)中的任一个，其中所述存储器装置设置在例如具有如图7所图示的所谓的交点阵列结构的存储器胞元阵列(存储器胞元阵列1A)中。在本实施例中，选择性装置10A(图7中的选择性装置10)是以一种方式配置，以使得开关装置10X以及具有图2所图示的电流-电压特性的非线性电阻性装置10Y串联耦接。具体来说，选择性装置10A具有一种配置，其中，在被设置成面向彼此的下电极11(第一电极)与上电极12(第二电极)之间，配置非线性电阻性装置10Y的非线性电阻性层15以及配置开关装置10X的开关层14以此次序从下电极11堆叠，而中间电极13介于非线性电阻性层15与开关层14之间。也就是说，开关装置10X和非线性电阻性装置10Y彼此共享中间电极13，并且开关装置10X由中间电极13、开关层14和上电极12配置而成，而非线性电阻性装置10Y由下电极11、非线性电阻性层15和中间电极13配置而成。
下电极11含有用于半导体工艺的布线材料，例如，钨(W)、氮化钨(WN)、氮化钛(TiN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)和硅化物。在下电极11由具有产生场离子传导的可能性的材料(例如，Cu)或任何其它等同材料制成的状况下，由Cu或任何其它等同材料制成的下电极11的表面可用较不可能产生离子传导或热扩散的材料(例如，W、WN、氮化钛(TiN)和TaN)涂布。
对于上电极12来说，如同下电极11的状况，可使用已知半导体布线材料。然而，即使在遭受后退火工艺之后也不与开关层14反应的稳定材料可以是优选的。
开关装置10X通过电压的施加而执行OTS操作，其中开关层14通过将所施加的电压提高到某阈值电压或更高而进入低电阻状态，并且通过将所施加的电压降低到阈值电压或更低或通过移除所施加的电压而进入高电阻状态。此阈值被称为开关阈值电压。
开关层14的材料可优选具有较小的切断状态下的漏电流和较大选择比。此外，可优选的是，使用使干式蚀刻能够在容易的微制造方面用于制造工艺中的材料。因此，作为开关层14的材料，可优选的是，使用属于元素周期表的第16族的元素，具体来说，硫族化物材料，其中硫族化物材料不仅包含例如硫(S)、硒(Se)和碲(Te)等硫族元素，而且包含硼(B)、硅(Si)和碳(C)中的一种或更多种。在上述硫族元素中，可特别优选使用Te。此外，氮(N)的添加会减小切断状态下的漏电流。开关层14的膜厚度不特定受限制；然而，例如范围为3nm到40nm的膜厚度可以是优选的，以减小开关层14的厚度并将非选择性(切断)状态下的漏电流减到最小。
作为除上述元素之外的添加元素，开关层14可包含例如铝(Al)、镁(Mg)、硼(B)、钇(Y)和稀土元素等金属元素。应注意，除非本公开的效果受到损害，否则开关层14可包含除那些元素之外的元素中的任一种。
具有如图2所图示的非线性电流-电压特性的非线性电阻性装置10Y用于在下文所述的存储器胞元阵列中保护开关装置10X(具体来说，开关层14)免受将在写入或擦除操作期间施加的驱动电流。优选地，非线性电阻性装置10Y可具有适度的非线性。具体来说，例如，非线性电阻性装置10Y可理想上具有电流在电流-电压特性的I-V曲线中每1V电压增大0.5到2个量级的非线性。这是因为，开关装置10X被迫适当地操作。在非线性小于例如0.5个量级/1V的状况下，切断状态下的电阻的增大减小接通状态下流动的电流，这使得难以完全取得本公开的效果。相比之下，在非线性过大(例如，超过2个量级/1V)的状况下，难以保护开关装置10X免受开关操作期间产生的过电流，这使得难以防止开关装置10X的劣化。应注意，本实施例的非线性电阻性装置10Y的每1V电压的电流增大量不限于0.5到2个量级的范围内，并且只要取得本公开的效果，便可超出上述范围。
非线性电阻性层15的材料可优选含有至少B、Si和C中的一种或更多种，并且具体来说，B4C的使用能够增大非线性电阻性层15的介电强度电压。应注意，非线性电阻性层15的构成材料可未必需要采用具有均匀组成比的所谓的化合物组成，并且只要含有B、Si和C中的任一种，便可被允许采用任何组成。例如，除B-C合金之外，还可使用B-Si-C合金、B-Si合金和Si-C合金中的任一种。此外，除上述元素之外，可添加氧(O)或N。O或N的添加能够提高非线性电阻性层15的电阻或绝缘性能。然而，O和N的过大添加量使非线性电阻性层15的非线性降级，并且因此，非线性电阻性层15中所含有的O和N的组成(原子百分比)可优选是50％或更低。具体来说，可优选的是，非线性电阻性装置10Y(非线性电阻性层15)具有1MV/cm2或更高的介电耐受电压，并且在2V或更低的所施加的电压下输出具有10MA/cm2或更高的电流密度的电流。在这些特性的范围内，例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)等非化学计量化合物可用于非线性电阻性层15的材料。非线性电阻性层15的膜厚度不特定受限制；然而，例如范围为1nm到20nm的膜厚度可以是优选的，以在开关装置的切断状态下抑制低电平下的流动电流并在接通状态下递送较大电流。
应注意，B、C和Si也是用于开关层14的元素，并且因此那些元素也是优选的，这是因为类似蚀刻条件适用于将在微制造或任何其它工艺期间执行的蚀刻。
中间电极13设置在开关层14与非线性电阻性层15之间。作为中间电极13的材料，可优选的是，使用具有导电性并且例如较不可能由于电场的施加而导致氧化还原反应(例如，离子溶解或沉淀)以及到各自含有硫族化物材料的开关层14和非线性电阻性层15中的离子迁移的非活性材料。例如，可优选的是，使用高熔点金属(例如，具有1,800℃或更高的熔点)或其化合物，这会抑制开关装置10X的劣化。材料的具体实例可包含氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钛钨(TiW)和氮化钛钨(TiWN)；然而，可优选的是，最主要需要使用W。可优选的是，将W不仅用于中间电极13，还用于与开关层14接触的电极(在此状况下，上电极12)。这是因为，开关层14中所含有的硫族元素(例如，Te)可能在与含有Al、Cu或任何其它材料作为主要成分的用于典型半导体电路的电极材料接触时经受反应或合金化，并且此反应的发生使开关装置10X的特性显著降级。此外，即使在使用高熔点金属的状况下，例如，Ti也可能与硫族化物材料反应。因此，至少，开关层14可优选被结构化成与由上述高熔点金属或较不可能与Te反应的化合物制成的电极接触。
本实施例的选择性装置10A可通过施加等于或高于开关阈值电压而进入低电阻状态，而可通过将所施加的电压降低到低于开关阈值电压而返回到高电阻状态。换句话说，选择性装置10A不产生与将经由下电极11和上电极12从未图示的电力供应电路(脉冲施加构件)施加的电压脉冲或电流脉冲相关联的开关层14的相(非晶相和晶相)的改变。此外，选择性装置10A不执行例如存储器操作等操作，从而确保即使在所施加的电压的移除之后，也仍保留将通过所施加的电压所激活的离子迁移而形成的导电路径。
如上所述，大容量存储器(存储器胞元阵列)可通过采用存储器胞元设置在其中的交点阵列类型来实现，其中存储器装置和开关装置堆叠在交叉的布线之间的交点附近，如图7所图示。交点型的此存储器胞元阵列允许使用电阻改变型存储器装置(例如，下文所述的存储器装置20)作为存储器装置。电阻改变型存储器装置含有各种材料，并且具有较大写入阈值电压的存储器装置通常具有较高记录保持可靠性。此外，存储器装置的写入阈值电压在装置之间具有改变。这需要考虑大型存储器胞元阵列中的写入阈值电压的额外裕度。例如，即使当存储器装置具有1V的写入阈值电压时，开关装置也可优选具有超过1V的开关阈值电压。例如，在存储器胞元阵列的写入阈值电压的改变为+/-0.3V的状况下，开关装置的开关阈值电压可理想上为1.3V或更高。因此，为了通过高写入阈值电压(例如，1.5V或更高)和高保持可靠性驱动存储器装置，而不导致故障写入操作，对于开关装置来说，更高的开关阈值电压是必要的。
开关装置的实例可包含由金属氧化物制成的双向二极管，例如，金属-绝缘体-金属(MIM)双向二极管。然而，此双向二极管在许多状况下在选择比(接通/切断比)的量值方面不充分，其中选择比被定义为存储器装置被驱动的接通状态下与切断状态下的电阻或电流值的比。例如，使用例如NbOx和VOx等材料的某些类型的MIM二极管在给定阈值电压下开关；然而，MIM二极管具有较大的切断状态下的漏电流，并且不具有足够大的选择比。此外，在开关装置和存储器装置串联耦接的状况下，选择比进一步减小，不同于交点存储器胞元，这使得难以操作包含多个存储器装置的存储器胞元阵列。这是因为，切断状态下的漏电流较大，并且选择比较小。
相比之下，使用硫族化物材料的OTS装置具有较小的切断状态下的漏电流、在接通状态下增大电流的能力以及如上所述的上述开关特性，因此能够即使在OTS装置串联耦接到存储器装置的状况下，也实现相对大的选择比。因此，OTS装置有望成为用于例如交点存储器胞元等高容量存储器的选择性装置。
然而，在此OTS装置用于交点型存储器胞元的状况下，当施加具有例如10MA/cm2的较大电流密度的电流并且进一步通过此较大电流密度重复执行操作时，存在如下问题：开关阈值电压可降低，或多个所设置的OTS装置之间的开关阈值电压的改变可增大。这是因为产生了所谓的负电阻，其中OTS装置的电阻在开关操作期间急剧降低(表观电阻降低到几乎为0或负值)。当试图在由OTS装置配置的交点存储器胞元中实现高电流密度时，在OTS装置的开关操作期间产生了负电阻，因此导致过电流的瞬时流动。这使OTS装置(具体来说，由硫族化物材料制成的硫族化物层)劣化，因此导致开关阈值电压的降低以及开关阈值电压的改变的增大。
作为用于解决此问题的方法，考虑组合具有电流控制能力的装置与OTS装置。图3图示线性电阻性装置的电流-电压特性。图4A图示具有如图2所图示的非线性电流-电压特性的非线性电阻性装置和开关装置串联耦接时的电流-电压特性，并且图4B图示具有如图2所图示的线性电流-电压特性的装置(线性电阻性装置)和开关装置串联耦接时的电流-电压特性。如从图4A所了解，非线性电阻性装置串联耦接到开关装置的所形成的选择性装置展现开关特性，而无关于非线性电阻性装置的电阻，因此允许维持电压改变。应注意，维持电压被也称为保持电压，并且表示电压如图4A所示在电压在开关操作期间降低之后再次提高的转折点的电压。相比之下，如从图4B所了解，在线性电阻性装置和开关装置组合的状况下，当具有较大电阻的线性电阻性装置用于提高开关装置的介电耐受电压性能时，接通电流也受到限制，因此导致开关特性的损失。如从上文所了解，开关装置和非线性电阻性装置的组合使用提高维持电压，而不对接通电流具有显著影响，因此能够控制开关阈值电压。换句话说，可以抑制开关装置的重复特性的劣化或所施加的电流和电压所导致的降级。此外，不同于线性电阻性装置，非线性电阻性装置能够确保接通电流，因此使得能够实现驱动电流密度。这允许即使在小型化存储器胞元中也能够获得在存储器装置的重写时必需的驱动电流。
因此，非线性电阻性装置被认为作为将与开关装置组合的电流控制装置来说是优选的。此处，典型非线性电阻性装置的实例可包含使用例如TiO2等材料的非线性电阻性装置。然而，此非线性电阻性装置在例如比电阻和介电耐受电压性能等特性方面不令人满意；在如上所述施加具有例如10MA/cm2的较大电流密度的电流的状况下，TiO2材料被损坏，这使得难以作为电流控制装置取得令人满意的效果。作为替代，可通过增大非线性电阻性装置的膜厚度来获得效果。然而，在此状况下，增大的膜厚度干扰存储器胞元的小型化。
相比之下，在本实施例的选择性装置10A中，作为将串联耦接到开关装置10X的电流控制装置，使用含有硼(B)、硅(Si)和碳(C)中的一种或更多种的非线性电阻性装置10Y。具体来说，在被设置成面向彼此的下电极11与上电极12之间，含有B、Si和C中的一种或更多种的开关层14和非线性电阻性层15堆叠，而中间电极13介于开关层14与非线性电阻性层15之间。这能够控制将施加到开关装置10X的电流。
因此，在本实施例的选择性装置10A中，含有硼(B)、硅(Si)和碳(C)中的一种或更多种的非线性电阻性装置10Y串联耦接到开关装置10X。这能够控制将施加到开关装置10X的电流，并保护配置开关装置10X的开关层14，因此允许提高耐受电流性能。
应注意，在本实施例的选择性装置10中，开关装置10X和非线性电阻性装置10Y仅需要串联耦接，并且具体来说，堆叠在下电极11与上电极12之间的开关层14和非线性电阻性层15(其中中间电极13介于开关层14与非线性电阻性层15之间)的堆叠次序并不重要。例如，如同图5所图示的选择性装置10B，层可按一种方式堆叠，以使得开关层14放置在下电极侧上，并且非线性电阻性层15放置在上电极侧上，而中间电极13介于开关层14与非线性电阻性层15之间。或者，在通过改变例如非线性电阻性层15的组成和膜厚度等性质来调整非线性电阻性层15的电阻的方式中，例如可采用如下结构：开关层14和非线性电阻性层15直接堆叠，而不使用中间电极13，如同图6A和图6B分别图示的选择性装置10C和10D。
均省去中间电极13的选择性装置10C和10D倾向于即使在开关层14和非线性电阻性层15的膜厚度与均使用中间电极13的选择性装置10A和10B的膜厚度相同时，也具有相对高的切断状态下的电阻。这是因为，非线性电阻性装置10Y的区域与均使用中间电极13的选择性装置10A和10B的装置自身的大小相等，而形成在开关层14上的丝状物的大小被认为是均省去中间电极13的选择性装置10C和10D的实体装置大小。因此，均省去中间电极13的选择性装置10C和10D中的每一个的非线性电阻性层15的电阻或非线性可优选通过如下方式来调整：以一种方式改变膜厚度以使得比开关层14的切断状态下的漏电流大一到四个量级的电流可流动。具体来说，取决于选择性装置10C和10D的大小，相比均使用中间电极13的选择性装置10A和10B，非线性电阻性层15的膜厚度的范围可优选是例如五分之一到二分之一，或更小。此外，在通过改变非线性电阻性层15的组成比来调整电阻的状况下，电阻的范围也可以是五分之一到二分之一，或更小。
(1-2.存储单元)
可以例如通过以柱方式或矩阵设置下文所述的多个存储器装置20来配置存储单元(存储器)。在此状况下，本公开的本实施例的选择性装置10是以一种方式配置，以使得如上所述的开关装置10X和非线性电阻性装置10Y串联耦接，并且选择性装置10还串联耦接到存储器装置20以配置存储器胞元2。存储器胞元2经由例如位线(BL)和字线(WL)等布线而耦接到感测放大器、地址解码器、写入/擦除/读取电路或任何其它相关联的电路。
图7图示所谓的交点阵列类型的存储单元(存储器胞元阵列1A)的实例，其中存储器胞元2设置在交叉的布线之间的交叉点(交点)处。在存储器胞元阵列1A中，存储器胞元2中的每一个以一种方式设有将耦接到其下电极11侧的布线(例如，位线BL，即，行线)以及将耦接到其上电极12侧的布线(例如，字线WL，即，纵线)，以使得那些布线彼此交叉，并且例如存储器胞元2中的每一个设置在那些布线的交叉点附近。以此方式，交点阵列结构的使用能够减小单位胞元的占据面积，因此允许实现大量的存储容量。此外，通过采用多个层(所述层各自具有包含位线、存储器胞元2和字线的单位结构)在Z轴方向上堆叠的三维立体结构，可以实现较高密度和较高容量的存储器。应注意，也可采用位线或字线由上存储器胞元和下存储器胞元共享的结构。或者，未图示的层间绝缘膜也可设置在包含位线、存储器胞元2和字线的单位结构的堆叠层之间。
配置存储器胞元2的存储器装置20按照次序具有例如下电极11、存储层21和上电极12。存储层21例如由堆叠结构(其中，电阻改变层23和离子源层22从下电极11侧堆叠)或电阻改变层23的单层结构配置而成。应注意，中间电极24在此状况下设置在开关层14与存储层21之间，并且中间电极24充当选择性装置10的上电极与存储器装置20的下电极两者。具体来说，例如，如图8A所图示，存储器胞元2具有一种配置(存储器胞元2A)，其中电阻改变层23、离子源层22、中间电极24、非线性电阻性层15、中间电极13和开关层14以此次序堆叠在下电极11与上电极12之间。
存储层21可以是所谓的电阻改变型存储器装置(存储器装置)，所述电阻改变型存储器装置例如具有一种配置，其中离子源层22和电阻改变层23如上所述而堆叠。具体来说，例如，也可使用由过渡金属氧化物制成的电阻改变型存储器、相变存储器(PCM)或磁阻改变型存储器(MRAM)。
离子源层22含有可移动元素，其中所述可移动元素通过电场的施加而在电阻改变层23内形成传导路径。可移动元素的实例可包含过渡金属元素(元素周期表的第四族到第六族)和硫族元素；离子源层22被配置成含有那些相应元素中的一种、两种或更多种。此外，离子源层22可优选含有氧(O)、氮(N)以及除上述元素之外的元素，例如，Al、Cu、锆(Zr)和铪(Hf)。除上述元素之外，离子源层22还可含有例如锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(pt)和Si等元素。
电阻改变层23含有例如金属元素或非金属元素的氧化物或氮化物，并且其电阻在跨越下电极11和上电极12施加预定电压的状况下改变。具体来说，当跨越下电极11和上电极12施加电压时，离子源层22中所含有的过渡金属元素迁移到电阻改变层23中，以形成传导路径，因此使电阻改变层23进入低电阻状态。或者，例如氧缺陷和氮缺陷等结构缺陷在电阻改变层23内发生，以形成传导路径，因此使电阻改变层23进入低电阻状态。此外，通过施加相反取向的电压，传导路径截断，或导电性改变，因此使电阻改变层23进入高电阻状态。
应注意，电阻改变层23中所含有的所有金属元素和非金属元素可未必需要保持在氧化物的状态中，并且也可保持在部分氧化的状态中。此外，对于电阻改变层23的初始电阻来说，可优选实现范围例如从约数兆欧到数百千兆欧的装置电阻。对于电阻改变层23的膜厚度来说，膜厚度的范围可优选是例如1nm到10nm，但是最佳值可取决于离子源层22的装置大小或电阻而改变。
中间电极24设置在选择性装置10与存储器装置20之间。充分的是，使用例如较不可能由于电场的施加而导致氧化还原反应(例如，离子溶解或沉淀)以及到各自含有硫族化物材料的开关层14和非线性电阻性层15中的离子迁移的非活性材料；也可使用与上述中间电极13的材料类似的材料。应注意，在使中间电极24与非线性电阻性层15接触的状况下，材料可未必需要是W或任何其它高熔点金属；中间电极24的不同材料可分别用于与开关层14接触的一侧上以及与非线性电阻性层15接触的一侧上。因此，作为用于中间电极24的材料，也可使用典型布线材料的已知材料，例如，Cu、Al和TiN。
应注意，具有交点阵列结构的存储器胞元阵列1A中的存储器胞元2的堆叠结构不限于选择性装置10A和存储器装置20如图8A所图示而堆叠的存储器胞元2A；也可以使用例如如图8B到图8F所图示的堆叠结构中的任一种。图8B所图示的存储器胞元2B具有一种配置，其中图5所图示的选择性装置10B和存储器装置20堆叠，而中间电极24介于选择性装置10B与存储器装置20之间，并且图8C所图示的存储器胞元2C具有选择性装置10B和存储器装置20的颠倒的堆叠次序。图8D所图示的存储器胞元2D将存储器装置20设置在均配置选择性装置10的开关装置10X与非线性电阻性装置10Y之间。或者，可视情况省去中间电极13和24，并且图8E所图示的存储器胞元2E省去图8D所图示的存储器胞元2D中介入在存储器装置20与非线性电阻性层15之间的中间电极24。此外，在开关装置10X、非线性电阻性装置10Y和存储器装置20直接堆叠的状况下，如同图8F所图示的存储器胞元2F，开关装置10X和存储器装置20可优选堆叠，而非线性电阻性装置10Y介于开关装置10X与存储器装置20之间。通过将非线性电阻性层15设置在两者之间，可以减少配置存储器装置20的离子源层22中的移动离子到配置开关装置10X的开关层14中的扩散，并且防止作为开关装置的适当操作(即，OTS操作)的损失。
存储器装置20是电阻改变型存储器装置，其中当经由下电极11和上电极12从未图示的电力供应电路(脉冲供应构件)施加电压脉冲或电流脉冲时，存储层21的电特性(电阻)改变，因此允许执行信息的写入、擦除和进一步读取。
具体来说，在存储器装置20中，当“正向”(例如，第一电极侧上的负电位以及第二电极侧上的正电位)电压或电流脉冲施加在初始状态(高电阻状态)下的装置时，离子源层中所含有的金属元素(例如，过渡金属元素)离子化以扩散到存储层(例如，电阻改变层)中，或氧离子迁移，这导致氧缺陷在电阻改变层中产生。这导致存储层中的低氧化状态下的低电阻部分(传导路径)的形成，从而导致电阻改变层(记录状态)的电阻的减小。当“负向”(例如，第一电极侧上的正电位以及第二电极侧上的负电位)电压脉冲施加到此低电阻状态下的装置时，电阻改变层中的金属离子迁移到离子源层中，或氧离子从离子源层迁移以减少传导路径部分中的氧缺陷。这导致含有金属元素的传导路径消失，因此使电阻改变层进入高电阻状态(初始状态或擦除状态)。应注意，在存储层21由电阻改变层23的单层配置的状况下，当施加正向电压(或电流脉冲)时，缺陷由于电场到电阻改变层23的施加而产生，并且当在负向上施加电压脉冲时，缺陷通过电阻改变层中的氧离子或氮离子的迁移而复原。
应注意，交点阵列类型的存储器胞元阵列的结构不限于图7所图示的存储器胞元阵列1A。例如，如同图9所图示的存储器胞元2B，可采用一种结构，其中WL在Y轴方向上延伸，而BL在Z轴方向上延伸，并且存储器胞元2设置在WL和BL面向彼此的交叉点处。此外，WL和BL可未必需要在单个方向上延伸，并且可使用一种结构，其中WL的一部分在X轴方向或Z轴方向上延伸。或者，WL可被设置为从X轴方向到Y轴方向而连续转折的。
应注意，在所谓的PCM和MRAM的配置也应用到存储层21的状况下，本实施例中的存储单元具有类似于上述配置的配置。
【2.修改实例】
(2-1.修改实例1)
图10图示作为根据本公开的上述实施例的修改实例的选择性装置30的横截面配置。选择性装置30与上述实施例的不同之处在于：恒定电流二极管用作将串联耦接到开关装置10X的非线性电阻性装置30Y。图11图示使用根据本修改实例的选择性装置30的存储器胞元的横截面配置。图11示意性地图示具体配置，其中，例如结场效应晶体管用作作为非线性电阻性装置30Y的恒定电流二极管。此外，与上述实施例中的部件相同的任何部件用相同附图标记表示，并且相关描述被省略。
非线性电阻性装置30Y是如上所述的恒定电流二极管，并且具体来说，是所谓的结场效应晶体管，所述结场效应晶体管具有一种配置，其中栅极和漏极或源极被集成。恒定电流二极管的电流-电压特性展现如图12所图示的非线性电阻改变。耗尽层区域(因为几乎不存在多数载流子并且仅存在少数载流子而进入高电阻状态的区域)存在于恒定电流二极管(结场效应晶体管)的p型区域与n型区域之间，并且此区域限制流经n型沟道区域的电流。对于此耗尽型结场效应晶体管来说，其沟道区域即使在栅极-源极电压变为零时，也不被耗尽层区域阻挡。因此，结场效应晶体管的I-V区域展现如图12所图示的改变。换句话说，当漏极-源极电压仍较小时，耗尽层区域的大小不改变，因此导致与电压成比例的电流的流动。此电压范围被称为线性区域，其中所述线性区域不展现恒定电流作用。当漏极-源极电压变大时，沟道区域被耗尽层区域阻挡，因此仅导致恒定电流的流动。此电压范围被称为饱和区域，其中所述饱和区域展现恒定电流特性。当漏极-源极电压变得更大时，耗尽层区域的绝缘被破坏，以开始少数载流子的增长，从而导致较大电流的迅速流动。此较大电流开始流动时的电压是晶体管的介电击穿电压，并且恒定电流作用迷失于此电压范围之外。
非线性电阻性装置30Y具有作为非线性电阻性层35的n型沟道区域351以及p型栅极区域352，其中在n型沟道区域351中，属于元素周期表的第15族的元素(例如，N)作为供体元素与Si或SiC半导体掺杂，并且在p型栅极区域352中，属于元素周期表的第13族的元素(例如，B)作为受体元素而与n型衬底的表面掺杂。p型栅极区域352具有小于将在垂直方向上形成在交点存储器胞元阵列的BL和WL的交叉点处的接触孔结构的内径的横截面区域。应注意，在上电极12与n型沟道区域351之间的结并且在上电极12与中间电极24之间的结处，设置了n型沟道区域(虽然图11未图示)，其中例如N等供体元素被重掺杂。
下文中，描述结场效应晶体管的电流控制效果。在本修改实例中，上电极12充当漏极或源极，而中间电极24充当源极或漏极，并且耗尽层在栅极电位变得与漏极或源极等电位的状态下形成在n型沟道区域351与p型栅极区域352之间。当在漏极与源极之间流动的置位电流Icomp试图超过限制值Ilimit时，耗尽层的区域变大以缩窄电流流动沟道，从而导致电阻的增大。当置位电流Icomp不超过限制值Ilimit时，电阻降低到原始值，因此导致执行恒定电流操作。
上述实施例中所述的选择性装置10以及本修改实例中的选择性装置30串联耦接到存储器装置20，以因此允许选择以列方式或矩阵设置在存储器胞元阵列中的多个存储器装置中的任一个。换句话说，认为选择性装置10和选择性装置30用于在存储器装置20的写入/读取操作期间抑制潜电流的产生。
图13图示具有例如20nm的膜厚度的BCTeN层的二极管的电流-电压特性，其中所述二极管用作典型选择性装置。此选择性装置是一种双向肖特基势垒二极管，并且BCTeN层的两端耦接到由例如TiN和W等材料制成的惰性金属电极。选择性装置具有两种状态，包含几乎不施加电流的切断状态以及使得能够施加较大电流的接通状态。为了在接通状态与切断状态之间进行切换，必须跨越BCTeN层的两端施加等于开关阈值电压Vb的电压。如图13中所见，通常在含有硫族元素的状况下观察到电流-电压特性的差分电阻在切断状态与接通状态之间的状态转变期间变负的现象(负差分电阻)。在一些状况下，可在即使在不含有硫族元素的状况下也具有许多陷阱能级的绝缘材料中观察到此现象。此处，假设将施加到交点存储器胞元阵列的全电压是Vin，那么选择性装置的负载线由连接由Vin和存储器装置的电阻RA确定的最大电流Vin/RA的直线表示。流经存储器装置的置位电流Icomp处于此负载线上，并且当选择性装置的保持电压是Vh并且选择性装置的接通电阻是Ron时，由以下表达式表示。然而，接通电阻Ron具有电流相依性，并且因此不可以精确地确定置位电流Icomp。
(表达式1)
Icomp＝(V-Vh)/Ron
图14是图示典型非易失性存储器装置的置位电阻的倒数1/RA与置位电流Icomp之间的关系的特性图，其中所述关系能够以非易失性方式存储设置在一对电极之间的电阻性层的电阻。此非易失性存储器装置是一种具有4nm的膜厚度的离子传导存储器，其中所述离子传导存储器具有作为电阻性层的Al2O3层。由例如TiN等材料制成的惰性金属电极耦接到电阻性层的一个端表面，并且由例如Cu、Zr、Al和Te等材料制成的活性电极耦接到另一端表面。此活性电极对应于上述实施例中所述的离子源层。置位电阻的倒数1/RA(即，置位电导)具有与置位电流Icomp成比例的性质，并且可以仅通过置位电流的严格施加来精确地确定置位电阻。然而，在选择性装置和存储器装置组合的状况下，选择性装置的接通电阻Ron或保持电压Vh改变，这使得难以确定独特置位电流，因此导致置位电阻自身的改变。当置位电阻改变时，选择性装置的负载线的一端(最大电流Vin/RA)也波动，因此导致置位电流Icomp的改变进一步增大。
相比之下，非线性电阻性装置能够将流经交点存储器胞元阵列的置位电流Icomp限制为恒定值。此外，因为非线性电阻性装置不具有降低复位电流或潜电流的功能性，所以不发生与如上所述的典型选择性装置的功能重叠。
因此，在交点存储器胞元阵列中，通过将非线性电阻性装置串联耦接到如上所述的典型选择性装置的新选择性装置用作配置存储器胞元的选择性装置，可以使最大电流(即，以恒定值流经存储器胞元的置位电流)稳定化。一旦置位电流一直保持在恒定值，存储器装置的电阻便也设定为恒定值。
如上所述，将恒定电流二极管用作非线性电阻性装置30Y也能够取得与上述实施例的效果类似的效果，并且进一步地，允许进行存储器胞元3的可控性的改进的效果也得以实现。
此外，例如，可以减小外部噪声的影响。一旦存储器装置的电阻设定为恒定值，便可以改进对应于高电阻状态(0)和低电阻状态(1)的二元状态的电阻分离特性，并且增大交点存储器胞元阵列的阵列大小，并实现较高容量和较低成本的存储器(存储单元)。
(2-2.修改实例2)
图15图示作为根据本公开的上述实施例的修改实例的选择性装置40的横截面配置。如同上述修改实例1，选择性装置40将结场效应晶体管用作非线性电阻性装置40Y；然而，本修改实例与上述修改实例的不同之处在于，与BL和WL中的每一者上的电位不同的电位施加到栅极(栅极453)。图16图示使用根据本修改实例的选择性装置40的存储器胞元的横截面配置。图16示意性地图示用作非线性电阻性装置40Y的结场效应晶体管的具体配置。应注意，与上述实施例中的部件相同的任何部件用相同附图标记表示，并且相关描述被省略。
非线性电阻性装置40Y是如上所述的结场效应晶体管，并且与上述修改实例1的不同之处在于，栅极453独立于充当漏极和源极的上电极12而设置。图17图示非线性电阻性装置40Y的电流-电压特性。在本修改实例的存储器胞元4中，通过控制将施加到栅极453的电压(例如，Vg1、Vg2、Vg3、……)，可以实现对应限制值(例如，Ilimit1、Ilimit2、Ilimit3、……)。这是因为，可以控制形成在n型沟道区域451与p型栅极区域452之间的耗尽层区域的大小。通过以此方式控制将施加到栅极453的电压，可以使以对应值流经存储器胞元的最大电流(置位电流Icomp)稳定化。这提高设置在高电阻状态与低电阻状态之间的多个中间电阻状态的可控性，因此实现存储器胞元4的多值记录。
因此，在本修改实例的选择性装置40以及设有选择性装置40的存储器胞元4中，除上述修改实例1的效果之外，还改进了多值记录所要求并且设置在高电阻状态与低电阻状态之间的多个中间电阻状态的电阻分离特性，因此取得了实现更高容量和更低成本的效果。
【3.工作实例】
下文中，描述本公开的具体工作实例。
(实验1)
首先，在使用反溅射处理而清洁由TiN制成的下电极11之后，具有20nm的膜厚度的BCTeN膜作为开关层14而形成在TiN上，并且此后具有1nm的膜厚度的W膜作为中间电极13而形成。接着，具有10nm的膜厚度的B4C膜作为非线性电阻性层15而形成在W膜上，并且此后具有30nm的膜厚度的W膜进一步作为上电极12而形成。随后，为了实现
Figure BDA0001367800930000171
的装置大小，使用光刻和干式蚀刻等已知技术来执行微制造，以产生选择性装置10A(实验实例1-1)。此外，作为对比实例而制造不具备非线性电阻性层15的选择性装置(仅具备开关装置10X；实验实例1-2)以及具有作为非线性电阻性装置10Y(非线性电阻性层15)的所形成的TiO2膜的选择性装置(实验实例1-3)。下文以下电极/开关层/中间电极/非线性电阻性层/上电极的次序给出实验实例1-1到1-3中的每一层的组成。在这些实验实例1-1到1-3中，耦接三种类型的串联电阻器(A：5kΩ、B：18.5kΩ以及C：37kΩ)，并且在1mA、20μA和100μA的驱动电流下针对相对于所施加的电压的电流改变(电阻改变)进行测量。
(实验实例1-1)：TiN/BCTeN/W/B4C/W
(实验实例1-2)：TiN/BCTeN/-/-/W
(实验实例1-3)：TiN/BCTeN/W/TiO2/W
图18到图20中的每一个图示在实验实例1-1(图18)、实验实例1-2(图19)和实验实例1-3(图20)中，在约0.8mA(A：5kΩ)、约200μA(B：18.5kΩ)和约100μA(C：37kΩ)的每一驱动电流下，所施加的电压与流经每一电极的电流的值之间的关系(电流-电压特性)。
如从图19的(A)到(C)所了解，在仅开关层14设置在作为典型选择性装置(OTS)的下电极11与上电极12之间的实验实例1-2中，观察到令人满意的开关操作；然而，为了进行测量而耦接到串联电阻器的值较小，并且随着驱动电流增大而观察到开关操作的改变以及开关阈值电压的降低。在此实验中，在根据驱动电流和装置大小
Figure BDA0001367800930000181
而计算的约9MA/cm2(A)、约2MA/cm2(B)以及约1MA/cm2(C)的电流密度下重复执行每一DC循环五次。假设例如对于驱动
Figure BDA0001367800930000182
的存储器装置来说，需要20μmA的电流，那么在此实验中，电流密度是约8MA/cm2，并且0.8mA的驱动电流对应于此电流密度。因此存储器胞元实际上是通过短时间内的脉冲时间来驱动，所以此值实际上并不适用。然而，在实验实例1-2中的存储器胞元中，了解到，随着电流密度增大，较难以保持令人满意的特性。
相比之下，在作为本公开的工作实例的实验实例1-1中，即使在等于最大电流密度的0.8mA下执行驱动，也可以保持令人满意的特性，而不存在开关阈值电压的降低，如从图18的(A)所了解。认为，这是因为由B4C制成的非线性电阻性层15作为非线性电阻性装置10Y而设置。
此外，在作为本公开的对比实例的实验实例1-3中，由TiO2制成的非线性电阻性层作为非线性电阻性装置10Y而设置，如从图20的(A)到(C)所了解。在此存储器胞元中，在高达100μA的驱动电流下获得了令人满意的开关特性。然而，当驱动电流超过200μA时，开关阈值电压降低，并且开关阈值电压的改变变得显著。
因此，了解到，如同本公开的选择性装置10，通过将含有B的非线性电阻性装置10Y串联耦接到开关装置10X，可以减轻因较大驱动电流所致的开关装置10X的劣化，并且减小开关阈值电压的降低以及开关阈值电压的改变的增大。此外，即使对于相同非线性电阻性装置来说，也无法从包含由TiO2制成的非线性电阻性层的非线性电阻性装置取得本公开的本实施例的效果。推断出，这例如可能由高介电常数导致。TiO2的介电常数的范围是约70到约100，并且B4C的介电常数是约10或更低。换句话说，为了实现充分的耐受电流性能，认为非线性电阻性层的介电常数可优选是固定值或更低，例如，20或更低，并且更优选是10或更低。
应注意，在本发明的工作实例中，B4C用作非线性电阻性层15的构成材料；然而，除非偏离本公开的要点，否则可以调整B与C的组成比。此外，通过除B和C之外还使用Si，也可取得类似效果，但在本文中未进行描述。
(实验2)
接着，作为非线性电阻性层35而形成充当非线性电阻性层的恒定电流二极管，并且产生除非线性电阻性层35之外具有类似于上述实施例1的配置的选择性装置30(实验实例2-1)。此外，作为对比实例，产生除不存在非线性电阻性层之外具有与选择性装置30的配置类似的配置的选择性装置(实现实例2-2)。产生三十件这样的选择性装置，并且测量其相应电流-电压特性。
图21A和图21B以叠加方式图示实验实例2-1(图21)和实验实例2-1(图21B)中的相应三十件选择性装置的电流-电压特性。如从图21A所了解，并且在恒定电流二极管用作非线性电阻性装置30Y的状况下，与未设置非线性电阻性装置的实验实例2-2相比，可以减小存储器胞元2的改变，如同实验1中的实验实例1-1。认为，这是因为恒定电流二极管的使用允许保护存储器装置20免受过电流，并且允许减小存储器装置20的循环寿命以及电阻的改变。
应注意，前述实施例、修改实例和工作实例所述的效果未必是限制性的，并且可以是本公开所述的效果中的任一个。
此外，本技术还可具有以下配置。
(1)一种选择性装置，包含：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置。
(2)根据(1)所述的选择性装置，其中所述非线性电阻性装置具有非线性电阻性层，所述非线性电阻性层包含含有硼(B)、硅(Si)和碳(C)中的一种或更多种的合金或化合物。
(3)根据(1)或(2)所述的选择性装置，其中所述非线性电阻性装置具有非线性电阻性层，所述非线性电阻性层包含硼(B)和硅(Si)中的任一种的氧化物、氮化物或氮氧化物。
(4)根据(1)到(3)中任一项所述的选择性装置，其中所述非线性电阻性装置具有1MV/cm或更高的介电耐受电压，并且在施加到所述非线性电阻性装置的2V或更低的电压下施加具有10MA/cm2或更高的电流密度的电流。
(5)根据(1)到(4)中任一项所述的选择性装置，其中所述开关装置包含开关层，所述开关层通过将所施加的电压提高到预定阈值电压或更高而改变为低电阻状态，所述开关层通过将所述所施加的电压降低到所述预定阈值电压或更低或通过移除所述所施加的电压而改变为高电阻状态。
(6)根据(5)所述的选择性装置，其中所述开关层含有碲(Te)、硼(B)、硅(Si)、碳(C)和氮(N)中的一种或更多种。
(7)根据(1)到(6)中任一项所述的选择性装置，其中所述非线性电阻性装置包含恒定电流二极管。
(8)根据(7)所述的选择性装置，其中所述恒定电流二极管包含结场效应晶体管。
(9)根据(1)到(8)中任一项所述的选择性装置，其中所述非线性电阻性装置和所述开关装置堆叠而第三电极介于所述非线性电阻性装置与所述开关装置之间。
(10)根据(9)所述的选择性装置，其中所述第三电极由钨(W)制成。
(11)一种存储器胞元，设有存储器装置以及耦接到所述存储器装置的选择性装置，所述选择性装置包含：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置。
(12)根据(11)所述的存储器胞元，其中所述存储器装置包含介于所述选择性装置的所述第一电极与所述第二电极之间的存储层。
(13)根据(12)所述的存储器胞元，其中所述存储层包含离子源层和电阻改变层，所述离子源层含有碲(Te)、铝(Al)、铜(Cu)、锆(Zr)、氮(N)和氧(O)中的一种或更多种，所述电阻改变层由氧化物材料制成。
(14)根据(12)或(13)所述的存储器胞元，其中所述存储层以及所述开关装置和所述选择性装置中的任一个堆叠在所述第一电极与所述第二电极之间，而第四电极介于所述存储层与所述开关装置和所述选择性装置中的任一个之间。
(15)根据(12)到(14)中任一项所述的存储器胞元，其中所述存储层包含由过渡金属氧化物制成的电阻改变层、相变存储器层以及磁阻改变型存储器层中的任一个。
(16)一种存储单元，设有多个存储器胞元，所述多个存储器胞元各自包含存储器装置以及耦接到所述存储器装置的选择性装置，所述选择性装置包含：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置。
(17)根据(16)所述的存储单元，设有多根行线和多根列线，其中所述存储器胞元设置在所述多根行线与所述多根列线的交叉区域中的每一个附近。
本申请是基于2015年2月10日在日本专利局申请的第2015-024608号日本专利公开，并主张其优先权，所述日本专利公开的全部内容以引用方式并入本文。
本领域的技术人员应理解，可取决于设计要求和其它因素而进行各种修改、组合、子组合和更改，只要它们在随附权利要求书或其等同物的范围内。

Claims (15)

1.一种选择性装置，包括：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置；
其中所述非线性电阻性装置具有1MV/cm或更高的介电耐受电压，并且在施加到所述非线性电阻性装置的2V或更低的电压下施加具有10MA/cm2或更高的电流密度的电流；以及
其中所述非线性电阻性装置包括恒定电流二极管。
2.根据权利要求1所述的选择性装置，其中所述非线性电阻性装置具有非线性电阻性层，所述非线性电阻性层包含含有硼(B)、硅(Si)和碳(C)中的一种或更多种的合金或化合物。
3.根据权利要求1所述的选择性装置，其中所述非线性电阻性装置具有非线性电阻性层，所述非线性电阻性层包含硼(B)和硅(Si)中的任一种的氧化物、氮化物或氮氧化物。
4.根据权利要求1所述的选择性装置，其中所述开关装置包含开关层，所述开关层通过将所施加的电压提高到预定阈值电压或更高而改变为低电阻状态，所述开关层通过将所述所施加的电压降低到所述预定阈值电压或更低或通过移除所述所施加的电压而改变为高电阻状态。
5.根据权利要求4所述的选择性装置，其中所述开关层含有碲(Te)、硼(B)、硅(Si)、碳(C)和氮(N)中的一种或更多种。
6.根据权利要求1所述的选择性装置，其中所述恒定电流二极管包括结场效应晶体管。
7.根据权利要求1所述的选择性装置，其中所述非线性电阻性装置和所述开关装置堆叠而第三电极介于所述非线性电阻性装置与所述开关装置之间。
8.根据权利要求7所述的选择性装置，其中所述第三电极由钨(W)制成。
9.一种存储器胞元，设有存储器装置以及耦接到所述存储器装置的选择性装置，所述选择性装置包括：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置；
其中所述非线性电阻性装置具有1MV/cm或更高的介电耐受电压，并且在施加到所述非线性电阻性装置的2V或更低的电压下施加具有10MA/cm2或更高的电流密度的电流；以及
其中所述非线性电阻性装置包括恒定电流二极管。
10.根据权利要求9所述的存储器胞元，其中所述存储器装置包含介于所述选择性装置的所述第一电极与所述第二电极之间的存储层。
11.根据权利要求10所述的存储器胞元，其中所述存储层包含离子源层和电阻改变层，所述离子源层含有碲(Te)、铝(Al)、铜(Cu)、锆(Zr)、氮(N)和氧(O)中的一种或更多种，所述电阻改变层由氧化物材料制成。
12.根据权利要求10所述的存储器胞元，其中所述存储层与所述开关装置和所述选择性装置中的任一个堆叠在所述第一电极与所述第二电极之间，而第四电极介于所述存储层与所述开关装置和所述选择性装置中的任一个之间。
13.根据权利要求10所述的存储器胞元，其中所述存储层包括由过渡金属氧化物制成的电阻改变层、相变存储器层以及磁阻改变型存储器层中的任一个。
14.一种存储单元，设有多个存储器胞元，所述多个存储器胞元各自包含存储器装置以及耦接到所述存储器装置的选择性装置，所述选择性装置包括：
第一电极；
第二电极，被设置成面向所述第一电极；
开关装置，设置在所述第一电极与所述第二电极之间；以及
非线性电阻性装置，含有硼(B)、硅(Si)和碳(C)中的一种或更多种，所述非线性电阻性装置串联耦接到所述开关装置；
其中所述非线性电阻性装置具有1MV/cm或更高的介电耐受电压，并且在施加到所述非线性电阻性装置的2V或更低的电压下施加具有10MA/cm2或更高的电流密度的电流；以及
其中所述非线性电阻性装置包括恒定电流二极管。
15.根据权利要求14所述的存储单元，设有多根行线和多根列线，其中所述存储器胞元设置在所述多根行线与所述多根列线的交叉区域中的每一个附近。
CN201680008329.XA 2015-02-10 2016-01-08 选择性元件、存储器胞元和存储装置 Active CN107210302B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015024608 2015-02-10
JP2015-024608 2015-02-10
PCT/JP2016/050539 WO2016129306A1 (ja) 2015-02-10 2016-01-08 選択素子およびメモリセルならびに記憶装置

Publications (2)

Publication Number Publication Date
CN107210302A CN107210302A (zh) 2017-09-26
CN107210302B true CN107210302B (zh) 2021-06-15

Family

ID=56614682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008329.XA Active CN107210302B (zh) 2015-02-10 2016-01-08 选择性元件、存储器胞元和存储装置

Country Status (4)

Country Link
US (1) US10971685B2 (zh)
JP (1) JP6750507B2 (zh)
CN (1) CN107210302B (zh)
WO (1) WO2016129306A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971685B2 (en) 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
KR102462182B1 (ko) * 2017-04-11 2022-11-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 기억 장치
JP2019165084A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 クロスポイント素子および記憶装置
JP2020144959A (ja) 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
US20200295083A1 (en) * 2019-03-15 2020-09-17 Macronix International Co., Ltd. Barrier layer for selector devices and memory devices using same
JP2021005611A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 選択素子、メモリセル、および、記憶装置
US11183236B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with built-in amplifying function, memory device and method using the same
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11177009B2 (en) 2019-12-30 2021-11-16 Micron Technology, Inc. Multi-state programming of memory cells
JP2021150316A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 セレクタ及び不揮発性記憶装置
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
CN101868855A (zh) * 2007-11-29 2010-10-20 索尼公司 存储器单元
WO2014036461A1 (en) * 2012-08-31 2014-03-06 Micron Technology, Inc. Three dimensional memory array architecture

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6940085B2 (en) * 2002-04-02 2005-09-06 Hewlett-Packard Development Company, I.P. Memory structures
JP2006351779A (ja) * 2005-06-15 2006-12-28 Sony Corp メモリセル及び記憶装置
KR100695164B1 (ko) 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
US8344348B2 (en) * 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
JP5091970B2 (ja) * 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置およびその制御方法
JP2011199197A (ja) 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8563366B2 (en) * 2012-02-28 2013-10-22 Intermolecular Inc. Memory device having an integrated two-terminal current limiting resistor
US10971685B2 (en) 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
CN101868855A (zh) * 2007-11-29 2010-10-20 索尼公司 存储器单元
WO2014036461A1 (en) * 2012-08-31 2014-03-06 Micron Technology, Inc. Three dimensional memory array architecture

Also Published As

Publication number Publication date
WO2016129306A1 (ja) 2016-08-18
US10971685B2 (en) 2021-04-06
JPWO2016129306A1 (ja) 2017-11-16
JP6750507B2 (ja) 2020-09-02
US20180019391A1 (en) 2018-01-18
CN107210302A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
CN107210302B (zh) 选择性元件、存储器胞元和存储装置
KR102488896B1 (ko) 스위치 소자 및 기억 장치
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
TWI661535B (zh) 切換裝置及儲存單元
US8767441B2 (en) Switching device having a non-linear element
JP5123488B2 (ja) 直列連結構造の抵抗ノードを有するメモリ素子
US7929335B2 (en) Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
US20080232160A1 (en) Rectifying element for a crosspoint based memory array architecture
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US9865809B2 (en) Nonvolatile resistance change element
US9349445B2 (en) Select devices for memory cell applications
US9112132B2 (en) Resistance-variable memory device
WO2017218057A1 (en) Non-volatile double schottky barrier memory cell
CN111668367A (zh) 存储装置
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
JP2010278275A (ja) 半導体記憶装置
CN112306399B (zh) 存储器单元、存储器器件及其使用方法
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
USRE46335E1 (en) Switching device having a non-linear element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Sony Corp.

Address before: Japan's Tokyo port harbor 1-7-1

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant