DE60032129T2

DE60032129T2 - Elektrisch programmierbares speicherelement mit verbesserten kontakten

Info

Publication number: DE60032129T2
Application number: DE60032129T
Authority: DE
Inventors: Tyler Sandpoint LOWREY; R. Stanford Bloomfield Hills OVSHINSKY; C. Guy Southfield WICKER; J. Patrick Lake Orion KLERSY; Boil Troy PASHMAKOV; Wolodymyr Warren CZUBATYJ; Sergey Bloomfield Hills KOSTYLEV
Original assignee: Ovonyx Inc
Current assignee: Ovonyx Inc
Priority date: 1999-03-25
Filing date: 2000-03-22
Publication date: 2007-09-27
Anticipated expiration: 2020-03-23
Also published as: US7253429B2; WO2000057498A1; CN1210819C; EP1171920A1; DE60032129D1; EP1171920B1; AU3769900A; US20050062132A1; CA2367365A1; EP1760797A1; NO20014633D0; TW475262B; EP1171920A4; BR0009308A; CN1352808A; US6815705B2; JP2002540605A; JP4558950B2; KR20020007341A; US20020017701A1

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein ein speziell gestaltetes, elektrisch betriebenes Festkörper-Speicherelement. Insbesondere betrifft die vorliegende Erfindung eine neue Strukturbeziehung zwischen den elektrischen Kontakten und dem Speichermaterial, die integrale Bestandteile des Speicherelements sind.
Hintergrund der Erfindung
Der Ovonic-EEPROM ist ein gesetzlich geschützter nichtflüchtiger elektronischer Hochleistungs-Dünnschicht-Speicherbaustein. Zu seinen Vorzügen gehören nichtflüchtige Speicherung von Daten, Potential für eine hohe Bitdichte und niedriger Preis wegen seiner kleinen Anschlussfläche, einfachen Konfiguration mit zwei Anschlüssen, langen Neuprogrammierungs-Zykluslebensdauer, geringen Programmierungsenergien und hohen Geschwindigkeit. Der Ovonic-EEPROM kann eine analoge und digitale Informationsspeicherung durchführen. Die digitale Speicherung kann entweder eine binäre Speicherung (ein Bit je Speicherzelle) oder eine Mehrzustandsspeicherung (mehrere Bits je Zelle) sein.
Das allgemeine Konzept der Verwendung von elektrisch beschreibbaren und löschbaren Phasenumwandlungsmaterialien (d. h. Materialien, die zwischen im Großen und Ganzen amorphen und im Großen und Ganzen kristallinen Zuständen programmiert werden können) für elektronische Speicheranwendungen ist auf dem Fachgebiet bekannt, da es beispielsweise in den Ovshinsky erteilten US-Patenten Nr. 3.271.591 und 3.530.441 beschrieben ist, die beide auf denselben Rechtsnachfolger wie die vorliegende Erfindung übertragen sind.
Die in den Patenten '591 und '441 beschriebenen frühen Phasenumwandlungsmaterialien basierten auf Änderungen der lokalen Strukturordnung. Die Änderungen der Strukturordnung wurden normalerweise durch bestimmte Arten von Atommigration in dem Material bewirkt. Diese Atommigration zwischen den amorphen und kristallinen Zuständen erforderte die Zeit, die zum Bewirken der Migration notwendig ist, wodurch die Programmierungszeiten relativ lang und die Programmierungsenergien relativ hoch wurden.
Die relativ langsame (nach gegenwärtigen Maßstäben) Programmiergeschwindigkeit, insbesondere beim Programmieren in Richtung der höheren lokalen Ordnung (in Richtung der zunehmenden Kristallisation) und die relativ hohe Energiezufuhr, die zum Initiieren einer Änderung der lokalen Ordnung erforderlich ist, waren Einschränkungen, die verhinderten, dass die in den Patenten'591 und '441 beschriebenen Speicherzellen als direkter und universeller Ersatz für gegenwärtige Computerspeicheranwendungen, wie etwa Magnetband, Disketten, magnetische oder optische Festplattenlaufwerke, Festkörper-Flash-Plattenspeicher, DRAM, SRAM und Socket-Flash-Speicher, weite Verbreitung finden.
Die wichtigste dieser Einschränkungen war die relativ hohe Energiezufuhr, die benötigt wird, um nachweisbare Änderungen der chemischen und/oder elektronischen Bindungskonfigurationen des Chalcogenid-Materials zu erhalten, um eine nachweisbare Änderung der lokalen Ordnung auszulösen. Die elektrische Energie, die zum Umschalten dieser Materialien benötigt wird, liegt normalerweise im Bereich von etwa einem Mikrojoule. Es ist zu beachten, dass diese Energiemenge für jedes der Speicherelemente in der Festkörpermatrix aus Zeilen und Spalten von Speicherzellen bereitgestellt werden muss. Diese hohen Energieniveaus bedeuten eine hohe Strombelastbarkeit für die Adressleitungen und für die Zellen-Trenn-/Adressier-Anordnung, die mit jedem diskreten Speicherelement assoziiert ist.
Eine geringe Programmierungsenergie ist besonders wichtig, wenn die EEPROMs für einen großen Archivspeicher verwendet werden. Auf diese Weise eingesetzt, würden die EEPROMs die mechanischen Festplattenlaufwerke (wie etwa magnetische oder optische Festplattenlaufwerke) von gegenwärtigen Computersystemen ablösen. Einer der Hauptgründe für diese Ablösung von herkömmlichen mechanischen Festplattenlaufwerken durch EEPROM-„Festplattenlaufwerke" wäre die Senkung des vergleichsweise hohen Energieverbrauchs der mechanischen Systeme. Bei Lap-Top-Computern ist das von besonderem Interesse, da dort das mechanische Festplattenlaufwerk einer der größten Stromverbraucher ist. Daher wäre es besonders zweckmäßig, diese Energiebelastung zu verringern, wodurch sich die Betriebszeit des Computers je Aufladung der Stromzellen wesentlich verlängert. Wenn jedoch der EEPROM-Ersatz für mechanische Festplattenlaufwerke einen hohen Schaltenergiebedarf (und dadurch einen hohen Strombedarf) hat, können die Energie-Einsparungen unbedeutend oder bestenfalls unwesentlich sein. Daher braucht ein EEPROM, der als Universalspeicher anzusehen ist, wenig Programmierungsenergie.
Ebenfalls wichtig waren die Umschaltzeiten für die in den Ovshinsky-Patenten beschriebenen elektrischen Speichermaterialien. Diese Materialien benötigten normalerweise Zeiten im Bereich von einigen Millisekunden für die Einstellzeit (die Zeit, die zum Umschalten des Materials vom amorphen in den kristallinen Zustand benötigt wird) und etwa eine Mikrosekunde für die Rückstellzeit (die Zeit, die zum Umschalten des Materials vom kristallinen zurück in den amorphen Zustand benötigt wird).
Elektrische Phasenumwandlungsmaterialien und -Speicherzellen mit kürzeren elektrischen Schaltzeiten und niedrigeren Programmierungsenergien sind in dem gemeinsam übertragenen US-Patent Nr. 5.166.758 beschrieben, das Ovshinsky erteilt wurde. Weitere Beispiele für elektrische Phasenumwandlungsmaterialien und -Speicherzellen sind in den gemeinsam übertragenen US-Patenten Nr. 5.296.716, 5.414.271, 5.359.205, 5.341.328, 5.536.947, 5.534.712, 5.687.112 und 5.825.046 gegeben. Weitere Beispiele für elektrische Phasenumwandlungsmaterialien und -speicherzellen sind in den gemeinsam übertragenen US-Patentanmeldungen Nr. 08/878.870, 09/102.887 und 08/942.000 gegeben.
Im Allgemeinen können die beschriebenen Phasenumwandlungsmaterialien zwischen Strukturzuständen einer im Großen und Ganzen amorphen und einer im Großen und Ganzen kristallinen lokalen Ordnung elektrisch umgeschaltet werden. Die Materialien können auch zwischen verschiedenen nachweisbaren Zuständen lokaler Ordnung über das gesamte Spektrum von vollständig amorphen bis vollständig kristallinen Zuständen elektrisch umgeschaltet werden. Das heißt, die Umschaltung dieser Materialien muss nicht zwischen vollständig amorphen und vollständig kristallinen Zuständen erfolgen, sondern sie kann in inkrementellen Schritten erfolgen, die (1) Änderungen lokaler Ordnung oder (2) Änderungen des Volumens von zwei oder mehr Materialien mit unterschiedlicher lokaler Ordnung widerspiegeln, um eine „Grauskala" zu ermöglichen, die von einer Vielzahl von Zuständen lokaler Ordnung verkörpert wird, die sich über das Spektrum von vollständig amorphen bis zu vollständig kristallinen Zuständen erstrecken. Die Phasenumwandlungsmaterialien zeigen verschiedene elektrische Eigenschaften, die von ihrem Zustand abhängen. Beispielsweise zeigt das Material in seinem amorphen Zustand einen höheren spezifischen elektrischen Widerstand als in seinem kristallinen Zustand.
Die Phasenumwandlungsmaterialien sind echt nichtflüchtig und erhalten die Unversehrtheit der von der Speicherzelle gespeicherten Informationen aufrecht, ohne dass periodische Auffrischsignale erforderlich sind. Außerdem sind die betreffenden Materialien vorzugsweise direkt überschreibbar, sodass sie unabhängig von dem vorhergehenden Widerstandswert des Materials in Reaktion auf ein gewähltes elektrisches Eingangssignal direkt auf einen von mehreren Widerstandswerten eingestellt werden können, ohne dass sie auf einen bestimmten Ausgangs- oder gelöschten Widerstandswert eingestellt werden müssen. Außerdem haben die Phasenumwandlungsmaterialien vorzugsweise einen großen dynamischen Bereich, der eine Grauskalenspeicherung von mehreren Bits binärer Informationen in einer einzigen Zelle dadurch ermöglicht, dass die codierten Binärinformationen in analoger Form imitiert werden und somit mehrere Bits von codierten Binärinformationen als einzelner Widerstandswert in einer einzigen Zelle gespeichert werden.
Verwiesen sei auf US 5.687.112 , die das vorkennzeichnende Merkmal der vorliegenden Erfindung beschreibt.
Kurze Darstellung der Erfindung
Die vorliegende Erfindung ist in den Ansprüchen definiert.
Ein Vorzug der bevorzugten Ausführungsformen besteht darin, dass sie ein Speicherelement mit einer geringeren Programmierungsenergie zur Verfügung stellen können.
Ein weiterer Vorzug der bevorzugten Ausführungsformen besteht darin, dass sie eine Speicheranordnung mit einer kleineren Zellenfläche zur Verfügung stellen können.
Kurze Beschreibung der Zeichnungen
1 ist eine Schnittansicht eines erfindungsgemäßen Speicherbausteins mit leitfähigen Seitenwand-Abstandshaltern.
2 ist eine Schnittansicht einer erfindungsgemäßen Speicheranordnung, parallel zur Kanallänge, mit leitfähigen Seitenwand-Abstandshaltern.
3 ist eine Schnittansicht einer erfindungsgemäßen Speicheranordnung, parallel zur Kanalbreite, mit leitfähigen Seitenwand-Abstandshaltern.
4 ist eine schematische Darstellung einer erfindungsgemäßen Speicheranordnung.
Die 5A bis 5O zeigen schematische Schnittansichten für die Folge von Prozessschritten zur Herstellung der erfindungsgemäßen Speicheranordnung.
6 ist eine Schnittansicht, durch die Breite der Speicheranordnung, einer erfindungsgemäßen Speicheranordnung mit verjüngten leitfähigen Seitenwand-Abstandshaltern.
7 ist eine Schnittansicht eines erfindungsgemäßen Speicherbausteins mit zweischichtigen leitfähigen Seitenwand-Abstandshaltern.
Die 8A bis 8E zeigen schematische Schnittansichten für die Folge von Prozessschritten zur Herstellung eines Speicherbausteins mit zweischichtigen leitfähigen Seitenwand-Abstandshaltern.
9 ist eine dreidimensionale Darstellung eines erfindungsgemäßen Speicherelements mit einem in einem Durchkontaktloch ausgebildeten leitfähigen Seitenwand-Abstandshalter.
10A ist eine dreidimensionale Darstellung eines Speicherelements mit einer napfförmigen Oberfläche mit einem offenen Ende, das an das Speichermaterial angrenzt.
10B ist eine Schnittansicht eines Speicherelements mit einer napfförmigen Oberfläche mit einem offenen Ende, das an das Speichermaterial angrenzt.
11A ist eine dreidimensionale Darstellung eines Speicherelements mit einem Kontakt, der eine Kontaktschicht ist, die an das Speichermaterial angrenzt.
11B ist eine Schnittansicht eines Speicherelements mit einem Kontakt, der eine Kontaktschicht ist, die an das Speichermaterial angrenzt.
Detaillierte Beschreibung der Erfindung
1 ist eine Schnittansicht eines erfindungsgemäßen Speicherbausteins 100, der auf einem Halbleitersubstrat 102 ausgebildet ist. Der Speicherbaustein 100 weist zwei unabhängige Einzellen-Speicherelemente auf. Das erste Einzellen-Speicherelement weist einen ersten Kontakt 130a, eine Speichermaterial-Schicht 250 und einen zweiten Kontakt 270 auf. Das zweite Einzellen-Speicherelement weist einen ersten Kontakt 130b, eine Speichermaterial-Schicht 250 und einen zweiten Kontakt 270 auf. Wie in der in 1 gezeigten Ausführungsform gezeigt, können beide Speicherelemente ein einziges zusammenhängendes Phasenumwandlungs-Speichermaterial-Volumen gemeinsam verwenden. Eine Isolierschicht 260 sorgt für die elektrische Trennung zwischen dem Speichermaterial 250 und dem horizontal angeordneten Abschnitt des zweiten Kontakts 270. Die Isolierschicht 260 bietet auch einen Wärmedämmungsschutz, der Wärme-Energie in der Speichermaterial-Schicht 250 hält. Ein dielektrisches Gebiet 140 trennt den ersten Kontakt 130a elektrisch von dem ersten Kontakt 130b. Die ersten Kontakte 130a, b und der zweite Kontakt 270 senden ein elektrisches Signal an das Speichermaterial. Ein oberes dielektrisches Gebiet 180 ist auf dem Speicherbaustein 100 angeordnet. Vorzugsweise weist die obere dielektrische Schicht 180 Borophosphosilicatglas (BPSG) auf.
Bei der dargestellten Ausführungsform sind die ersten Kontakte 130a, b leitfähige Seitenwand-Abstandshalter (hier auch als „leitfähige Abstandshalter" bezeichnet), die entlang von Seitenwandflächen 128s von dielektrischen Gebieten 128 ausgebildet sind (die Seitenwandflächen 128s und eine Fläche 106 bilden einen Graben, der senkrecht zur Ebene der Darstellung verläuft).
Bei der dargestellten speziellen Konfiguration ist das Speichermaterial-Volumen eine planare Speichermaterial-Schicht 250, die im Wesentlichen horizontal und über den leitfähigen Seitenwand-Abstandshaltern 130a so angeordnet ist, dass die Unterseite der Speicherschicht 250 an die Oberseite jeder der leitfähigen Abstandshalter 130a, b angrenzt (wobei sich „Oberseite" auf das Substrat bezieht).
Vorzugsweise grenzt das Speichermaterial an den Rand des leitfähigen Seitenwand-Abstandshalters an. Bei der in 1 gezeigten Ausführungsform grenzt die Speicherschicht 250 an Ränder 132a, b des leitfähigen Abstandshalters 130a bzw. 130b an. Bei der dargestellten Ausführungsform sind die Ränder 132a, b Seiten-Querschnitte der leitfähigen Abstandshalter 130a, b.
Die Fläche des Kontakts zwischen dem Speichermaterial und den leitfähigen Abstandshaltern 130a, b ist die Fläche des Kontakts zwischen dem Speichermaterial und den Rändern 132a, b. Somit erfolgt die einzige elektrische Verbindung zwischen dem Speichermaterial und den leitfähigen Abstandshaltern 130a, b durch alle oder einen Teil der Ränder 132a, b. Der Rest der leitfähigen Abstandshalter 130a, b wird durch die dielektrischen Gebiete 128 und 140 von dem Speichermaterial elektrisch getrennt.
Die erfindungsgemäßen Speicherelemente können mit Trenn-/Wähl-Bauelementen und mit Adressleitungen elektrisch verbunden werden, um eine Speicheranordnung herzustellen.
Die Trenn-/Wähl-Bauelemente gestatten das Lesen und Beschreiben jeder diskreten Speicherzelle ohne Beeinträchtigung von Informationen, die in benachbarten oder entfernten Speicherzellen der Anordnung gespeichert sind. Im Allgemeinen ist die vorliegende Erfindung nicht auf die Verwendung einer speziellen Art von Trenn-/Adressier-Bauelementen beschränkt. Beispiele für Trenn-/Adressier-Bauelemente sind Feldeffekttransistoren, Bipolartransistoren und Dioden. Beispiele für Feldeffekttransistoren sind JFET und MOSFET. Beispiele für MOSFETs sind NMOS-Transistoren und PMOS-Transistoren. Bei CMOS-Technologien können NMOS- und PMOS-Transistoren auf demselben Chip ausgebildet werden.
2 ist eine Schnittansicht einer Speicheranordnungsstruktur 200 mit dem vorgenannten Speicherbaustein 100. Jedes der Speicherelemente des Speicherbausteins 100 ist mit einem Wähl-/Trenn-Bauelement, das die Form eines NMOS-Transistors hat, elektrisch verbunden. Die Speicheranordnung 200 kann auf einem p-dotierten Silicium-Einkristall-Halbleiterwafer 102 ausgebildet werden, der ein p-Substrat zur Abscheidung der übrigen Elemente der dargestellten Konfiguration bildet.
Die NMOS-Transistoren haben n-dotierte Source-Gebiete 110, n-dotierte Drain-Gebiete 112 und Gate-Gebiete 118. Die Source-Gebiete 110 und die Drain-Gebiete 112 können mehr als einen Teil des n-dotierten Materials, nämlich einen schwach dotierten (n–)-Teil und einen stärker dotierten (n+)-Teil, aufweisen.
Die n-dotierten Source-Gebiete 110 und die Drain-Gebiete 112 sind durch Kanalgebiete 114 getrennt. Die Gate-Gebiete 118, die über den Kanalgebieten 114 ausgebildet sind, steuern den Stromfluss von den Source-Gebieten über die Kanalgebiete 114 zu den Drain-Gebieten. Die Gate-Gebiete 118 weisen vorzugsweise eine Schicht aus Polysilicium auf. Dielektrische Gebiete 116, die vorzugsweise Siliciumdioxid-Schichten sind, trennen die Gate-Gebiete 118 von den Kanalgebieten 114.
Mit den Kanalgebieten 114 ist eine Kanallänge und eine Kanalbreite assoziiert. Die Kanallänge ist der Abstand zwischen den Source- und Drain-Gebieten. Die Kanallänge ist parallel zum Stromfluss zwischen den beiden Gebieten ausgerichtet, also parallel zur Ebene der Darstellung von 2. Die „Länge" der Speicheranordnung ist die Abmessung der Anordnung parallel zur Kanallänge.
Die Kanalbreite ist senkrecht zur Kanallänge und ist somit senkrecht zur Ebene der Darstellung von 2. Die „Breite" der Speicheranordnung ist die Abmessung der Anordnung parallel zur Kanalbreite. 3 ist eine Schnittansicht der Speicheranordnungsstruktur 200 parallel zur Kanalbreite. Die Ansicht zeigt entlang der Breite der Speicheranordnung mehrere leitfähige Seitenwand-Abstandshalter, die durch dielektrische Gebiete 184 voneinander getrennt sind.
Zurück zu 2. Hier sind in den n-dotierten Drain-Gebieten 112 Kanalstoppgebiete 113 ausgebildet, die zwei benachbarte, elektrisch getrennte Drain-Gebiete 112 für gesonderte NMOS-Transistoren bilden. In der Regel haben die Kanalstoppgebiete 113 einen Leitfähigkeitstyp, der dem der Source- und Drain-Gebiete 110, 112 entgegengesetzt ist. In der dargestellten NMOS-Umgebung weisen die Kanalstoppgebiete 113 p-dotiertes Silicium auf. Die Kanalstoppgebiete 113 können durch Implantierung von Bor-Ionen unter Verwendung von bekannten Ionenimplantierungsverfahren ausgebildet werden.
Über den Gate-Gebieten 118 sind Metallgebiete 120 ausgebildet, die vorzugsweise eine Wolframsilicid-Schicht aufweisen. Die Metallgebiete 120 dienen zum Bereitstellen des elektrischen Signals für die Gate-Gebiete 118. Die Metallgebiete 120 verlaufen über die Breite der Speicheranordnungsstruktur (parallel zur Kanalbreite), parallel zur Ebene der Darstellung von 2, und bilden eine erste Gruppe von Adressleitungen, in diesem Fall die Gruppe x eines x-y-Gitters zum Adressieren der einzelnen Speicherelemente der Anordnung.
Über den Metallgebieten 120 sind dielektrische Gebiete 122 ausgebildet, die vorzugsweise eine Siliciumdioxid-Schicht aufweisen. Die dielektrischen Gebiete 122 trennen die Metallgebiete 120 elektrisch von benachbarten Gebieten des Speicherbausteins. Der Stapel aus den Schichten 114, 116, 118 und 120 wird kollektiv als Gate-Stapel 124 bezeichnet. Auf den Seitenwandflächen der Gate-Stapel 124 sind dielektrische Gebiete 128 ausgebildet.
Auf den oberen Isoliergebieten 180 sind Metallleitungen 190 ausgebildet, die über die Länge der Speicheranordnungsstruktur (parallel zur Kanallänge), parallel zu der Ebene von 2, verlaufen. Die Metallleitungen 190 bilden eine zweite Gruppe von Adressleitungen, in diesem Fall die y-Gruppe eines x-y-Gitters zum Adressieren der einzelnen Speicherzellen der Anordnung. Die Metallleitungen 190 können aus einem leitfähigen Material, wie etwa Aluminium oder Kupfer, bestehen. Wolframstecker 144 verbinden die Metallleitungen 190 elektrisch mit den Drain-Gebieten 110. Es ist zu beachten, dass bei der speziellen Ausführungsform von 2 jeder der Wolframstecker 144 von zwei NMOS-Transistoren gemeinsam verwendet wird. Auf der Oberfläche des Siliciumsubstrats kann eine Schicht aus Titansilicid (nicht dargestellt) ausgebildet werden, um die Leitfähigkeit zwischen dem Substrat 102 und den leitfähigen Seitenwand-Abstandshaltern 130a, b sowie zwischen dem Substrat 102 und den leitfähigen Steckern 144 zu verbessern.
Dadurch ist mit jedem Speicherelement der Speicheranordnungsstruktur ein Trenn-/Adressier-Bauelement assoziiert, das als Trenn-/Adressier-Bauelement für das Speicherelement dient und dadurch das Lesen und Beschreiben dieser Zelle ermöglicht, ohne die in anderen benachbarten oder entfernten Speicherelementen der Anordnung gespeicherten Informationen zu beeinträchtigen. Bei der in 2 gezeigten Ausführungsform ist das Trenn-/Adressier-Bauelement ein NMOS-Bauelement.
In 2 kann die elektrische Verbindung zwischen dem Speichermaterial 250, den ersten Kontakten 130a, b, dem zweiten Kontakt 270, dem Trenntransistor und den Adressleitungen wie folgt zusammengefasst werden. Das NMOS-Transistor-Gate (Gate-Gebiet 118) ist mit einer x-Adressleitung (Metallgebiet 120) elektrisch verbunden, der Transistor-Drain (Drain-Gebiet 110) ist mit einer y-Adressleitung (Metallleitung 190 über den leitfähigen Stecker 144) elektrisch verbunden, und die Transistor-Source (Source-Gebiet 112) ist mit einem Anschluss des Speicherelements (erster Kontakt 130a oder 130b) elektrisch verbunden. Der andere Anschluss des Speicherbausteins (zweiter Kontakt 270) ist mit einer Spannungsquelle Va (in 2 nicht dargestellt) elektrisch verbunden.
4 ist eine schematische Darstellung der Speicheranordnung, die die elektrischen Verbindungen zwischen jedem der Speicherelemente 110, einem entsprechenden Feldeffekttransistor (FET) 115 und den x,y-Adressleitungen 120, 190 zeigt, die zum selektiven Einstellen und Lesen der einzelnen Speicherelemente dienen. Der FET ist vorzugsweise ein MOSFET, besser ein NMOS-Transistor. Alternativ kann der MOSFET ein PMOS sein. Es ist zu beachten, dass die x- und y-Adressleitungen in einer Fachleuten bekannten Weise mit externen Schaltkreisen verbunden sind.
Wie in der schematischen Darstellung gezeigt, ist das Gate des FET-Transistors mit einer der Adressleitungen verbunden. Bei der vorstehend beschriebenen Ausführungsform ist der Drain mit einer zweiten Adressleitung verbunden. Bei einer alternativen Ausführungsform kann jedoch stattdessen die Source des Transistors mit der zweiten Adressleitung verbunden sein.
Eine Ausführungsform eines Verfahrens zur Herstellung der Speicheranordnungsstruktur 200 von 2 ist in den 5A–5O gezeigt. Zunächst wird in 5A eine NMOS-Transistor-Anordnung 500A bereitgestellt. 5A zeigt eine Schnittansicht eines Teils einer NMOS-Transistor-Anordnung mit n-dotierten Gebieten 110 und 112, die in einem p-dotierten Substrat 102 ausgebildet sind. Die Transistor-Anordnung weist Gate-Stapel 104 mit einem dielektrischen Gebiet 116, einem Gate-Gebiet 118, einem Metallgebiet 120 und einem dielektrischen Gebiet 122 auf. Dielektrische Gebiete 124 sind als nichtleitende Seitenwand-Abstandshalter an den Seitenwandflächen der Gate-Stapel 104 ausgebildet. Die dielektrischen Gebiete 124 bestehen vorzugsweise aus einem dielektrischen Material, wie etwa TEOS-Oxid, Siliciumdioxid oder Siliciumnitrid. Die Dicke der dielektrischen Gebiete 124 beträgt vorzugsweise etwa 400 Ångström (1 Ångström = 10^–10 m) bis 1000 Ångström, besser etwa 600 bis 800 Ångström und am besten etwa 700 Ångström. Die Zwischenräume zwischen den dielektrischen Gebieten 124 bilden Gräben 170, 172, die senkrecht zur Ebene der Darstellung verlaufen. Über den n-dotierten Gebieten 110, 112 kann eine Schicht aus Titansilicid (nicht dargestellt) ausgebildet werden.
Eine dielektrische Schicht 126 wird entsprechend auf die NMOS-Transistor-Struktur 500A so abgeschieden, dass die in 5B gezeigte resultierende Struktur 500B entsteht. Die Dicke der dielektrischen Schicht 126 beträgt vorzugsweise 100 bis 500 Ångström, besser etwa 150 bis etwa 350 Ångström und am besten etwa 300 Ångström. Die dielektrische Schicht 126 besteht vorzugsweise aus einem Material, wie etwa TEOS-Oxid, Siliciumdioxid oder Siliciumnitrid.
Dann wird die Struktur 500B entsprechend maskiert (d. h., Fotoresist wird abgeschieden und strukturiert) und anistrop geätzt, um die dielektrische Schicht 126 von einer horizontal angeordneten Unterseite 173 des Grabens 172 zu entfernen. Insbesondere wird die Maske so strukturiert, dass durch das anistrope Ätzen zwar die dielektrische Schicht 126 von der Unterseite 173 des Grabens 172 entfernt wird, aber nicht die dielektrische Schicht 171 von der Unterseite des Grabens 170 entfernt wird. Eine Schnittansicht der Maske und des Ergebnisses des ansisotropen Ätzens ist als Struktur 500C in 5C gezeigt.
Nun werden die ersten Kontakte 130a, b von 5 ausgebildet. Die ersten Kontakte 130a, b werden als leitfähige Seitenwand-Abstandshalter entlang den Seitenwandflächen 126s der dielektrischen Schichten 126 in dem Graben 172 ausgebildet. Die resultierende Struktur 500D ist in 5D gezeigt. Eine Schicht 133 wird auf die Seitenwandflächen 126s und auf die Unterseiten der beiden Gräben 170 und 172 abgeschieden (natürlich ist die Unterseite des Grabens 170 bereits mit der dielektrischen Schicht 126 bedeckt). Eine entsprechende Abscheidung kann unter Verwendung von chemischen Bedampfungsverfahren (CVD-Verfahren) durchgeführt werden. Es können auch andere mögliche Abscheidungsverfahren verwendet werden, solange die Seitenwandflächen mit der Kontaktschicht 133 bedeckt sind.
Die Struktur 500D wird anisotrop geätzt, sodass die leitfähigen Seitenwand-Abstandshalter 130a, b entstehen, die in 5E gezeigt sind (Struktur 500E). Durch das anisotrope Ätzen wird die Kontaktschicht 133 von den horizontal angeordneten Flächen entfernt. Die Kontaktschichten 133, die auf den Seitenwandflächen 126s des Grabens 172 zurückbleiben, werden hier als „Seitenwandschichten" bezeichnet. Diese Seitenwandschichten bilden die leitfähigen Seitenwand-Abstandshalter 130a, b. Die leitfähigen Seitenwand-Abstandshalter 130a, b sind die ersten elektrischen Kontakte für den Speicherbaustein 100. Die Kontaktschicht 133, die auf den Seitenwandflächen 126s in dem Graben 170 zurückbleibt, wird in einem späteren Schritt im Herstellungsprozess entfernt.
Wenn man annimmt, dass die Kontaktschicht 133 die Flächen, auf die sie abgeschieden wird, entsprechend bedeckt, so haben die leitfähigen Seitenwand-Abstandshalter 130a, b eine Querdicke, die im Wesentlichen gleich der gewählten Dicke der Kontaktschicht 133 ist. Vorzugsweise wird die Kontaktschicht 133 so abgeschieden, dass die resultierenden leitfähigen Seitenwand-Kontakte 130a, b eine im Wesentlichen einheitliche Dicke von etwa 50 bis etwa 1000 Ångström, besser etwa 100 bis etwa 500 Ångström, haben.
Die Kontaktschicht 133 und die resultierenden leitfähigen Seitenwand-Kontakte 130a, b können aus einem elektrisch leitfähigen Material hergestellt werden. Beispiele für diese Materialien sind Titannitrid, Titanaluminiumnitrid, Titancarbonitrid und Titansiliciumnitrid. Weitere Beispiele für diese Materialien sind Molybdän, Kohlenstoff, Wolfram und Titan-Wolfram.
Es ist zu beachten, dass durch das anisotrope Ätzen, mit dem die Kontaktschicht 133 von der Unterseite des Grabens 172 entfernt wird, auch die Titansilicium-Schicht von der Unterseite dieses Grabens 172 entfernt wird, wodurch der leitfähige Seitenwand-Abstandshalter 130a von dem leitfähigen Seitenwand-Abstandshalter 130b elektrisch getrennt wird. Das Titansilicid an der Unterseite des Grabens 170 wird jedoch nicht entfernt, da es von der dielektrischen Schicht 126 vor dem anisotropen Ätzen geschützt wird.
Dann wird das Kanalstoppgebiet 113 in dem n-dotierten Drain-Gebiet 112 ausgebildet, wodurch zwei benachbarte, elektrisch getrennte Drain-Gebiete 112 entstehen. In der Regel hat das Kanalstoppgebiet 113 einen Leitfähigkeitstyp, der dem der Source- und Drain-Gebiete 110, 112 entgegengesetzt ist. In der dargestellten NMOS-Umgebung weist das Kanalstoppgebiet 113 p-dotiertes Silicium auf. Das Kanalstoppgebiet 113 kann durch Implantierung von Bor-Ionen unter Verwendung von bekannten Ionenimplantierungsverfahren ausgebildet werden. Die resultierende Struktur 500F ist in 5F gezeigt.
Dann wird die Struktur 500F entsprechend maskiert (d. h., Fotoresist wird abgeschieden und strukturiert) und isotrop geätzt, um die restliche Kontaktschicht 133 von den Seitenwandflächen 126 in dem Graben 170 zu entfernen. Die leitfähigen Seitenwand-Abstandshalter 130a, b in dem Graben 172 werden von der Fotoresist-Maske vor dem isotropen Ätzen geschützt. Die Ätzbedingungen werden so gewählt, dass die dielektrische Schicht 126 nicht von dem Graben 170 entfernt wird. Eine Schnittansicht der Maske und der durch das isotrope Ätzen entstehenden Struktur ist als Struktur 500G in 5G gezeigt.
Es ist zu beachten, dass diese Maske und das Ätzen zum Festlegen der Breite und der Position der leitfähigen Seitenwand-Abstandshalter 130a, b entlang der Breite der Speicheranordnung (d. h. parallel zur Kanalbreite und senkrecht zur Ebene der Darstellung von 5G) dienen. 3 ist eine Schnittansicht der Speicheranordnung durch einen leitfähigen Seitenwand-Abstandshalter (130a oder 130b) parallel zur Breite der Speicheranordnung. 3 zeigt, wie die Maske und das Ätzen zum Herstellen von mehreren entlang der Breite der Speicheranordnung mit Abstand angeordneten leitfähigen Seitenwand-Abstandshaltern mit einer Breite W verwendet werden können.
Dann wird eine dielektrische Schicht 140 auf die Struktur 500G abgeschieden. Die resultierende Struktur 500H ist in 5H gezeigt. Die Dicke der Schicht 140 wird so gewählt, dass die Schicht 140 den Graben 170 und den Graben 172 füllt. Die Dicke der Schicht 140 beträgt vorzugsweise etwa 500 bis etwa 5000 Ångström, besser etwa 1000 bis etwa 3000 Ångström. Beispiele für die Materialien, die für die dielektrische Schicht 140 verwendet werden können, sind TEOS-Oxid, Siliciumdioxid oder Siliciumnitrid.
Nach dem Abscheiden der dielektrischen Schicht 140 wird die Struktur 500H chemisch-mechanisch poliert (CMP). Der CMP-Prozess dauert mindestens so lange, bis die leitfähigen Seitenwand-Abstandshalter 130a, b freigelegt sind. Die resultierende Struktur nach Abschluss des CMP-Prozesses ist als Struktur 500I in 5I gezeigt.
Dann wird eine Schicht aus Phasenumwandlungs-Speichermaterial 250 auf die Struktur 500I abgeschieden. Auf das Phasenumwandlungs-Speichermaterial 250 wird eine Schicht aus Isoliermaterial 260 abgeschieden, und auf das Isoliermaterial 260 wird eine Schicht aus leitfähigem Material 270 abgeschieden. Die resultierende Struktur 500J ist in 5J gezeigt.
Die Struktur 500J wird maskiert, und die Schichten 250, 260 und 270 werden anisotrop geätzt, um die in 5K gezeigte Struktur 500K herzustellen. Die Schichten 250, 260 und 270 werden von der Oberseite des Grabens 170 anisotrop abgeätzt.
Dann wird eine Schicht 280 aus leitfähigem Material entsprechend auf die Struktur 500K abgeschieden, um die Struktur 500L in 5L herzustellen. Die leitfähige Schicht 280 wird anisotrop geätzt, sodass nur die Seitenwand-Schichten 270b übrigbleiben, die entlang den Seitenwandflächen der Schichten 250, 260, 270 abgeschieden wurden. Die resultierende Struktur 500M ist in 5M gezeigt. Die leitfähigen Schichten 270a und 270b bilden gemeinsam einen zweiten Kontakt 290 für den Speicherbaustein. Bei der gezeigten Ausführungsform grenzt nur ein Teil der Seitenschichten 280 des zweiten Kontakts 290 an die Speicherschicht 250 an.
Die leitfähigen Schichten 270a und 270b können alle aus demselben leitfähigen Material bestehen, oder sie können aus verschiedenen leitfähigen Materialien bestehen. Beispiele für die Materialien, die für die leitfähigen Schichten 270a und/oder 270b verwendet werden können, sind Titannitrid, Titanaluminiumnitrid, Titancarbonitrid und Titansiliciumnitrid. Weitere Beispiele für diese Materialien sind Molybdän, Kohlenstoff, Wolfram und Titan-Wolfram.
Die übrigen Verarbeitungsschritte bei der Herstellung der in 2 gezeigten Speicherstruktur 200 sind auf dem Fachgebiet bekannt. Über der Halbleiteranordnungsstruktur 500M wird eine obere dielektrische Schicht 180 ausgebildet, um die in 5N gezeigte Struktur 500N herzustellen. Vorzugsweise weist die obere dielektrische Schicht 180 Borophosphosilicatglas (BPSG) auf. Die Dicke der oberen dielektrischen Schicht 300 beträgt vorzugsweise 6000 bis etwa 10.000 Ångström, besser etwa 7000 bis 9000 Ångström und am besten etwa 8000 Ångström.
Dann wird die obere dielektrische Schicht 180 entsprechend maskiert und kann selektiv anisotrop kontaktgeätzt werden, um eine Öffnung in dem Graben 170 für einen leitfähigen Stecker herzustellen. Durch das selektive Ätzen werden verschiedene dielektrische Materialien mit verschiedenen Geschwindigkeiten geätzt. Durch das selektive Ätzen werden die Gate-Stapel 104 und die dielektrischen Gebiete 124 während des Ätzens geschützt, während das dielektrische Material 140 abgeätzt wird, bis das Siliciumsubstrat 102 (oder die Titansilicid-Schicht über dem n-dotierten Silicium) erreicht ist.
Nach dem selektiven Kontaktätzen kann die Öffnung in dem Graben 170 mit einem leitfähigen Material, wie etwa Wolfram, gefüllt werden. Wolframstecker 144 können durch Wolframdecken-Abscheidung und Hinterätzen ausgebildet werden. Die leitfähigen Leitungen 190 können dann über den Wolframsteckern 144 strukturiert werden.
Das vorstehend näher beschriebene Herstellungsverfahren ist eine Möglichkeit zur Herstellung einer Speicheranordnungsstruktur, bei der nur drei Maskierungsschritte mehr als bei der herkömmlichen CMOS-Logik verwendet werden.
Die Mindestfläche der Elementarzelle der erfindungsgemäßen Speicheranordnungsstruktur (deren eine Ausführungsform in den 2 und 3 gezeigt ist) beträgt vorzugsweise weniger als 8 F², besser weniger als 6 F². Für das beschriebene Verfahren zur Herstellung der Speicheranordnung werden vorzugsweise drei oder weniger Maskierungsschritte mehr als bei der herkömmlichen CMOS-Technik benötigt.
Hier wird also ein Verfahren zur Herstellung einer elektrisch betriebenen Speicheranordnung mit einer Zellenfläche von weniger als 8 F² beschrieben, das drei oder weniger Maskierungsschritte zusätzlich zu der Anzahl der für einen CMOS-Prozessablauf verwendeten Maskierungsschritte umfasst. Außerdem wird ein Verfahren zur Herstellung einer elektrisch betriebenen Speicheranordnung mit einer Zellenfläche von weniger als 6 F² beschrieben, das drei oder weniger Maskierungsschritte zusätzlich zu der Anzahl der für einen CMOS-Prozessablauf verwendeten Maskierungsschritte umfasst.
Das erfindungsgemäße Phasenumwandlungs-Speicherelement ist ein Speicherbaustein zur ladungsfreien Messung, sodass das vorstehend beschriebene Herstellungsverfahren ein Verfahren zur Herstellung einer elektrisch betriebenen Speicheranordnung zur ladungsfreien Messung mit drei oder weniger Maskierungsschritten zusätzlich zu der Anzahl der für einen CMOS-Prozessablauf verwendeten Maskierungsschritte ist.
Es ist außerdem zu beachten, dass das erfindungsgemäße Phasenumwandlungs-Speicherelement auch ein Speicherbaustein zur ladungsfreien Speicherung ist, sodass das vorstehend beschriebene Herstellungsverfahren ein Verfahren zur Herstellung einer elektrisch betriebenen Speicheranordnung zur ladungsfreien Speicherung mit drei oder weniger Maskierungsschritten zusätzlich zu der Anzahl der für einen CMOS-Prozessablauf verwendeten Maskierungsschritte ist.
In der nachstehenden Tabelle wird die erfindungsgemäße Phasenumwandlungs-Speicheranordnung mit einem DRAM, SRAM, Flash-Speicher und ferroelektrischen Speicher in Bezug auf (1) die Zellenfläche und (2) die Anzahl von Maskierungsschritten verglichen, die zusätzlich zu der Anzahl der für einen CMOS-Prozessablauf verwendeten Maskierungsschritte benötigt werden.
Tabelle
Bei einer alternativen Ausführungsform der vorliegenden Erfindung können die leitfähigen Seitenwand-Abstandshalter 130a, b durch Verringern ihrer Breite (d. h. ihrer Abmessung parallel zur Kanalbreite), die an das Speichermaterial angrenzt, modifiziert werden.
Ein Beispiel für verjüngte Seitenwand-Abstandshalter ist in 6 gezeigt, die eine Schnittansicht der leitfähigen Seitenwand-Abstandshalter 130a, b parallel zur Kanalbreite zeigt. In dem in 6 gezeigten Beispiel sind die Oberseiten der leitfähigen Abstandshalter 130a, b entsprechend so geätzt worden, dass sie verjüngte herausragende Säulen 188 bilden, die an das Speichermaterial angrenzen (die Säulen ragen zur Speicherschicht 250 heraus). Die Höhe der Säulen sowie der Umfang der Verjüngung können so gesteuert werden, dass die Breite und die Querschnittsfläche der an das Speichermaterial angrenzenden leitfähigen Seitenwand-Abstandshalter eingestellt werden. Die Breite und die Querschnittsfläche können so eingestellt werden, dass sie angrenzend an das Speichermaterial am kleinsten sind.
Die verjüngten leitfähigen Seitenwand-Abstandshalter 130a, b von 6 können durch Ausbilden von Oxid-Abstandshaltern auf den leitfähigen Schichten 130a, b von 3 an den Stellen, wo eine schmalere Breite gewünscht wird, hergestellt werden. Die Oxid-Abstandshalter können als Masken zum anisotropen oder isotropen Ätzen verwendet werden, wo die freigelegten Abschnitte des leitfähigen Abstandshalters geätzt werden, aber die Abschnitte des leitfähigen Abstandshalters, die unter der Maske liegen, belassen werden.
Durch Verringern der Breite des an das Speichermaterial angrenzenden leitfähigen Abstandshalters wird seine Querschnittsfläche in diesem Bereich kleiner. Allgemein gilt: Je kleiner die Fläche eines Querschnitts, umso höher ist die Stromdichte in diesem Querschnitt. Die Zunahme der Stromdichte führt zu einer vermehrten Jouleschen Wärme-Entwicklung angrenzend an das Speichermaterial. Das sorgt für einen größeren Wärmefluss in das Speichermaterial.
Die Form der leitfähigen Seitenwand-Abstandshalter sowie ihre Orientierung zu dem Speichermaterial verringern ebenfalls die Menge an Wärme-Energie, die von der Rückseite des Speichermaterials zurück in die leitfähigen Abstandshalter übertragen wird.
Bei dem in 1 gezeigten Speicherelement ist jeder der ersten Kontakte 130a, b ein leitfähiger Seitenwand-Abstandshalter, der aus einer einzelnen Schicht aus leitfähigem Material besteht. Wie dargelegt, kann der leitfähige Abstandshalter durch entsprechende Abscheidung einer einzelnen Kontaktschicht auf eine Seitenwandfläche und anschließendes anisotropes Ätzen der Kontaktschicht ausgebildet werden.
Alternativ können die leitfähigen Seitenwand-Abstandshalter als mehrschichtige leitfähige Abstandshalter aus mehr als einer Kontaktschicht hergestellt werden. In der Regel können die leitfähigen Seitenwand-Abstandshalter der vorliegenden Erfindung aus einer oder mehr, zwei oder mehr, drei oder mehr Kontaktschichten hergestellt werden.
Der in 7 gezeigte Speicherbaustein 300 ist eine alternative Ausführungsform des erfindungsgemäßen Speicherbausteins, bei dem die ersten Kontakte 130a, b leitfähige Seitenwand-Abstandshalter sind, die aus zwei Kontaktschichten bestehen. Wie der in 1 gezeigte Speicherbaustein 100 weist der Speicherbaustein 300 zwei Speicherelemente auf.
Die 8A–8G zeigen, wie der Speicherbaustein 300 hergestellt werden kann. In 8A werden ein Substrat 102 und dielektrische Schichten 128, die einen Graben 172 mit Seitenwandflächen 128s und einer Unterseite 106 bilden. Der Graben 172 verläuft senkrecht zur Ebene der Darstellung. Eine erste Kontaktschicht 332 wird entsprechend auf die Oberseite der Schicht 128 und in den Graben 172 abgeschieden, sodass sie die Graben-Seitenwandflächen 128s und die Graben-Unterseite 106 bedeckt. Eine zweite Kontaktschicht 334 wird dann entsprechend auf die erste Kontaktschicht 332 abgeschieden. Dann werden die erste und die zweite Kontaktschicht 332, 334 anistrop geätzt, um die horizontal angeordneten Teile dieser Schichten zu entfernen. Die nach den anisotropen Ätzen verbleibenden Teile der ersten Kontaktschicht 332 werden als erste Seitenwandschichten 342 bezeichnet. Die verbleibenden Teile der zweiten Kontaktschicht 334 werden als zweite Seitenwandschichten 344 bezeichnet. Die erste Seitenwandschicht 342 und die zweite Seitenwandschicht 344 bilden gemeinsam einen doppelschichtigen leitfähigen Seitenwand-Abstandshalter. Es ist zu beachten, dass die erste Seitenwandschicht zwar im Wesentlichen auf der Seitenwandfläche 128s ausgebildet wird, aber einen kleinen „Fuß"bereich 343 hat, der auf der Unterseite 106 ausgebildet ist.
Es ist zu beachten, dass die Querdicke der ersten Seitenwandschicht 342 im Wesentlichen gleich der gewählten Dicke der ersten Kontaktschicht 342 ist. Die Dicke der ersten Kontaktschicht 332 wird so gewählt, dass die erste Seitenwandschicht 342 eine im Wesentlichen einheitliche Dicke von etwa 50 bis etwa 1000 Ångström, besser eine im Wesentlichen einheitliche Dicke von etwa 100 bis etwa 500 Ångström, hat. Ebenso ist die Querdicke der zweiten Seitenwandschicht 344 im Wesentlichen gleich der gewählten Dicke der zweiten Kontaktschicht 334. Die Dicke der zweiten Kontaktschicht 334 wird so gewählt, dass die zweite Seitenwandschicht 344 eine im Wesentlichen einheitliche Dicke von etwa 50 bis etwa 1000 Ångström, besser eine im Wesentlichen einheitliche Dicke von etwa 100 bis etwa 500 Ångström, hat.
Eine dielektrische Schicht 350 wird so auf die Struktur abgeschieden, dass sie den Graben 172 füllt. Die Oberseite der Struktur wird dann chemisch-mechanisch poliert (CMP), um die Oberseite zu planarisieren und obere Ränder 346, 348 der ersten bzw. zweiten Seitenwandschicht 342, 344 freizulegen. Es ist zu beachten, dass die Ränder 346, 348 Querschnitte mit der Dicke der ersten bzw. zweiten Seitenwandschicht haben. Insbesondere haben die Ränder 346, 348 die seitlichen Querschnitte der ersten bzw. zweiten Seitenwandschicht 342, 344.
Dann werden die ersten Seitenwandschichten 342 so selektiv geätzt, dass die oberen Ränder 346 unterhalb der oberen Ränder 348 der angrenzenden zweiten Seitenwandschicht geätzt werden, wodurch Vertiefungen in den ersten Seitenwandschichten 342 entstehen. Eine dielektrische Schicht 360 kann dann auf die Struktur abgeschieden werden, um diese Vertiefungen zu füllen. Die dielektrische Schicht 360 kann aus TEOS-Oxid, Siliciumdioxid oder Siliciumnitrid bestehen. Dann wird die Struktur nochmals chemisch-mechanisch poliert, um die Oberseite zu planarisieren und zu gewährleisten, dass die oberen Ränder 348 der zweiten Seitenwandschicht 344 freiliegen. Eine Speicherschicht 250, eine Isolierschicht 260 und eine leitfähige Schicht 270 werden in der vorstehend beschriebenen Weise abgeschieden, um die in 7 gezeigte Struktur auszubilden.
In 7 ist zu erkennen, dass der obere Rand 348 der zweiten Seitenwandschicht 344 an das Speichermaterial angrenzt und das Speichermaterial berührt. Im Gegensatz dazu ist der obere Rand 346 der ersten Seitenwandschicht 342 von dem Speichermaterial entfernt und berührt das Speichermaterial nicht. In der Tat ist der obere Rand 346 der ersten Kontaktschicht 342 durch das dielektrische Material 360 räumlich von dem Speichermaterial getrennt.
Somit ist die Fläche des Kontakts zwischen den doppelschichtigen leitfähigen Seitenwand-Abstandshaltern 330a, b und dem Speichermaterial 250 die Fläche des Kontakts zwischen dem oberen Rand 348 der zweiten Seitenwandschicht 344 und dem Speichermaterial 250. Die ersten Seitenwandschichten 342 grenzen nicht an das Speichermaterial 250 an und sind über die zweiten Seitenwandschichten 344 nur indirekt mit dem Speichermaterial 250 elektrisch verbunden.
Die Materialien für die erste und zweite Seitenwandschicht 342, 344 werden vorzugsweise so gewählt, dass der spezifische elektrische Widerstand der ersten Seitenwandschicht 342 kleiner als der spezifische elektrische Widerstand der zweiten Seitenwandschicht 344 ist.
Beispiele für das Material, das für die erste Seitenwandschicht 342 verwendet werden kann, sind Titan-Wolfram, Wolframsilicid, Wolfram, Molybdän, (n+)-dotiertes Polysilicium und Titannitrid. Die erste Seitenwandschicht 342 kann eine Dicke von etwa 50 bis 300 Ångström, besser von etwa 100 bis 200 Ångström, haben.
Die zweite Seitenwandschicht 344 hat vorzugsweise einen spezifischen Widerstand, der größer als der spezifische Widerstand der ersten Seitenwandschicht ist. Beispiele für das Material, das für die zweite Seitenwandschicht verwendet werden kann, sind Titannitrid, Titancarbonitrid, Titanaluminiumnitrid, Titansiliciumnitrid, Kohlenstoff, n-dotiertes Polysilicium und Formen von Titannitrid. Die zweite Seitenwandschicht 132 kann eine Dicke von etwa 50 bis 300 Ångström, besser von etwa 100 bis 200 Ångström, haben.
In 7 ist zu erkennen, dass die doppelschichtigen leitfähigen Seitenwand-Abstandshalter 330a, b angesehen werden können als Seitenwand-Abstandshalter mit einem ersten Segment L₁, das von dem Substrat 102 zu dem Rand 346 der ersten Seitenwandschicht 342 verläuft, und mit einem zweiten Segment L₂, das von dem Rand 346 zu dem Rand 348 der zweiten Seitenwandschicht 344 (die an das Speichermaterial angrenzt) verläuft.
Bei dem Segment L₁ shuntet die erste Seitenwandschicht 342 die zweite Seitenwandschicht 344 elektrisch (d. h., sie stellt einen parallelen oder alternativen elektrischen Weg für die zweite Seitenwandschicht 344 bereit). Die erste und die zweite Seitenwandschicht sind elektrisch parallel geschaltet, sodass Strom durch jede Schicht fließen kann. Da der spezifische Widerstand der ersten Seitenwandschicht kleiner als der spezifische Widerstand der zweiten Seitenwandschicht ist, fließt der größte Teil des elektrischen Stroms durch die erste Seitenwandschicht. Das Segment L₁ stellt somit einen Stromweg mit einem geringen Widerstand bereit.
Bei dem Segment L₂ muss der gesamte elektrische Strom durch die zweite Seitenwandschicht mit dem größeren spezifischen Widerstand fließen. Das Segment L₂ stellt somit einen Stromweg mit einem hohen Widerstand bereit. (Es ist zu beachten, dass der spezifische Widerstand des Segments L₂ größer als der von L₁ ist, wenn die spezifischen Widerstände der beiden Seitenwandschichten nicht gleich sind.)
Da der Widerstand des Segments L₂ größer als der von L₁ ist, entwickelt sich die meiste Joulesche Wärme in dem doppelschichtigen leitfähigen Seitenwand-Abstandshalter in dem Segment L₂, das an das Speichermaterial angrenzt. Dadurch wird das Speichermaterial effizienter erwärmt.
Bei den vorstehend beschriebenen Ausführungsformen des Speicherbausteins sind die ersten elektrischen Kontakte jedes der Speicherelemente leitfähige Seitenwand-Abstandshalter, die durch Abscheiden einer oder mehrerer Kontaktschichten auf die Seitenwandflächen eines Grabens ausgebildet werden.
Alternativ können die leitfähigen Seitenwand-Abstandshalter durch entsprechendes Abscheiden einer oder mehrerer Kontaktschichten auf die Seitenwandfläche oder die Seitenwandflächen eines Durchkontaktlochs ausgebildet werden. Das Durchkontaktloch kann eine runde, quadratische, rechteckige oder unregelmäßige Form haben. Die leitfähigen Seitenwand-Abstandshalter können auch durch entsprechendes Abscheiden einer oder mehrerer Kontaktschichten auf die Seitenwandflächen einer Säule oder Mesa ausgebildet werden.
9 zeigt eine dreidimensionale Darstellung einer Speicherstruktur mit einem ersten Kontakt 400, einer Schicht aus Speichermaterial 250 und einem zweiten Kontakt 410. Der erste Kontakt 400 ist ein leitfähiger Seitenwand-Abstandshalter, der durch entsprechendes Abscheiden einer Kontaktschicht in ein rundes Durchkontaktloch und anschließendes anisotropes Ätzen der Kontaktschicht zum Entfernen der horizontal angeordneten Flächen ausgebildet wird. Der auf der Seitenwandfläche des Durchkontaktlochs verbleibende Teil ist der röhrenförmige leitfähige Seitenwand-Abstandshalter 400.
Der in dem Durchkontaktloch verbliebene Raum wird mit einem dielektrischen Material gefüllt, und die Struktur wird dann chemisch-mechanisch poliert, um den leitfähigen Seitenwand-Abstandshalter freizulegen. Auf die Struktur wird eine Schicht aus Speichermaterial so abgeschieden, dass die Unterseite des Speichermaterials den ringförmigen oberen Rand des leitfähigen Seitenwand-Abstandshalters berührt. Auf das Speichermaterial wird dann eine Schicht als leitfähigem Material abgeschieden, um einen zweiten Kontakt herzustellen.
Der leitfähige Seitenwand-Abstandshalter 400 hat einen ringförmigen oberen Rand 402. Die Dicke des leitfähigen Seitenwand-Abstandshalters 400 und die Dicke des ringförmigen oberen Rands 402 sind im Wesentlichen gleich der Dicke der entsprechend abgeschiedenen Kontaktschicht. Es ist zu beachten, dass bei der in 9 gezeigten Ausführungsform der Rand 402 den Seiten-Querschnitt des leitfähigen Abstandshalters 400 hat.
Die Fläche des Kontakts zwischen dem leitfähigen Abstandshalter 400 und dem Speichermaterial 250 ist die Fläche des Kontakts zwischen dem Speichermaterial 250 und dem ringförmigen Rand 402. Wenn der gesamte Rand 402 die Speicherschicht berührt, ist die Kontaktfläche ringförmig. Die Kontaktfläche ist proportional zur Dicke des Rands, die im Wesentlichen gleich der Dicke der abgeschiedenen Kontaktschicht ist. Somit kann die Kontaktfläche durch Steuern des Abscheidungsprozesses für die Kontaktschicht verkleinert werden, und der Größe der effektiven Elektrodenfläche des in 9 gezeigten Speicherbausteins kann stärker, als es durch die Auflösung der Fotolithografie möglich ist, verringert werden.
Es ist zu beachten, dass der in 9 gezeigte erste Kontakt 400 als leitfähiger Seitenwand-Abstandshalter 400 mit einer Röhrenform mit zwei offenen Enden ausgebildet wird. Alternativ kann der Kontakt als napfförmiger Mantel 450 ausgebildet werden, der in der dreidimensionalen Darstellung von 10A und der Schnittansicht von 10B gezeigt ist. Diese Gestaltung ist keine Ausführungsform der beanspruchten Erfindung. Wie angegeben, hat der Kontakt 450 einen Rand 460, der an das Speichermaterial angrenzt. Die Fläche des Kontakts zwischen dem Kontakt 450 und dem Speichermaterial 250 ist die Fläche des Kontakts zwischen dem Rand 460 und dem Speichermaterial 250.
Der napfförmige Mantel 450 kann durch Abscheiden einer Kontaktschicht über ein Durchkontaktloch, Füllen des verbliebenen Raums des Durchkontaktlochs mit einem Dielektrikum und chemisch-mechanisches Polieren der Oberfläche, um die Oberfläche zu planarisieren und den oberen Rand 460 des Kontakts 450 freizulegen, ausgebildet werden. Dann können die Schichten 250 und 410 abgeschieden werden. Die Fläche des Kontakts zwischen dem Kontakt 450 und dem Speichermaterial ist die Fläche des Kontakts zwischen dem Rand 460 und dem Speichermaterial. Wenn der gesamte Rand das Speichermaterial berührt, ist die Kontaktfläche ringförmig.
Offengelegt wird hier auch ein elektrisch programmierbares Speicherelement mit einem Volumen Phasenumwandlungs-Speichermaterial, einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, wobei der erste Kontakt eine Kontaktschicht mit einem Rand aufweist, der an das Volumen des Phasenumwandlungs-Speichermaterials angrenzt.
Im Allgemeinen ist die Kontaktschicht nicht auf eine bestimmte Orientierung oder Gestaltung beschränkt. Die Kontaktschicht kann im Wesentlichen vertikal angeordnet werden. Die Kontaktschicht kann beispielsweise im Wesentlichen dadurch vertikal angeordnet werden, dass der erste Kontakt als leitfähiger Seitenwand-Abstandshalter auf einer im Wesentlichen vertikal angeordneten Seitenwandfläche ausgebildet wird.
Alternativ kann die Kontaktschicht im Wesentlichen horizontal angeordnet werden. Die Kontaktschicht kann im Wesentlichen dadurch horizontal angeordnet werden, dass die Kontaktschicht auf ein im Wesentlichen horizontal angeordnetes Substrat abgeschieden wird. 11A zeigt eine dreidimensionale Darstellung einer alternativen Ausführungsform, die nicht Bestandteil der beanspruchten Erfindung ist, eines erfindungsgemäßen Speicherelements, das auf einem Silicium-Einkristall-Halbleitersubstrat-Wafer 102 ausgebildet wird. Das Speicherelement 600 weist ein Volumen Speichermaterial 250, einen ersten elektrischen Kontakt 610, der mit dem Speichermaterial 250 elektrisch verbunden ist, und einen zweiten elektrischen Kontakt auf, der mit dem Speichermaterial elektrisch verbunden ist und mit Abstand von dem ersten Kontakt 610 angeordnet ist. 11B ist eine Schnittansicht dieses Speicherbausteins 600.
Bei der in den 11A, B gezeigten Ausführungsform ist der erste Kontakt eine Kontaktschicht 610, die im Wesentlichen horizontal auf dem Substrat 102 angeordnet ist. Die Kontaktschicht hat einen Rand 612, der an das Volumen des Speichermaterials 250 angrenzt. Die Fläche des Kontakts zwischen dem Speichermaterial 250 und der Kontaktschicht 610 ist die Fläche des Kontakts zwischen dem Speichermaterial 250 und dem Rand 612. (Wie gezeigt, ist bei dieser Ausführungsform der Rand eine Querschnittsscheibe, die parallel zur Dicke ist.) Die Fläche des Kontakts zwischen der Kontaktschicht 610 und dem Speichermaterial 250 ist proportional zur Dicke der Kontaktschicht 610. Es ist zu beachten, dass die elektrische Verbindung zwischen dem Speichermaterial und der Kontaktschicht 610 durch den gesamten Rand 612 oder einen Teil davon erfolgt. Das übrige Volumen des Speichermaterials 250 wird durch das dielektrische Material 628 von dem ersten Kontakt 610 elektrisch getrennt.
Vorzugsweise umschließt der Rand 612 eine Querschnittsscheibe des Volumens des Speichermaterials 250. Der hier verwendete Begriff „umschließt" bedeutet, dass der Rand 612 eine Querschnittsscheibe des Volumens des Speichermaterials 250 vollständig umgibt. Das Speicherelement kann jedoch so gestaltet werden, dass der Rand eine Querschnittsscheibe des Volumens des Speichermaterials 250 nur teilweise umschließt. Bei der gezeigten Ausführungsform ist die Querschnittsscheibe im Wesentlichen parallel zur Ebene des Substrats 102, aber es sind auch andere Orientierungen möglich.
Der zweite Kontakt kann eine Schicht aus einem leitfähigen Material sein und wird vorzugsweise als Dünnschicht ausgebildet. Bei der in den 11A, B gezeigten Ausführungsform ist der zweite Kontakt 620 eine leitfähige Schicht 620, die so auf das Speichermaterial 250 abgeschieden wird, dass die Unterseite der leitfähigen Schicht 620 an die Oberseite des Speichermaterials 250 angrenzt.
Offengelegt wird hier auch ein elektrisch programmierbares Einzellen-Speicherelement mit einem Volumen Phasenumwandlungs-Speichermaterial und einem ersten und einem zweiten Kontakt zum Bereitstellen eines elektrischen Signals für das Speichermaterial, wobei mindestens einer der Kontakte so eingerichtet ist, dass die Stromdichte angrenzend an das Speichermaterial maximiert wird und die von dem Speichermaterial zu dem Kontakt fließende Wärme-Energie minimiert wird.
Die Erhöhung der Stromdichte angrenzend an das Speichermaterial führt zu einer vermehrten Jouleschen Wärme-Entwicklung in diesem Bereich, sodass mehr Wärme-Energie in das Speichermaterial fließen kann. Die Stromdichte (und somit die Joulesche Wärme-Entwicklung) kann durch Verringern der Querschnittsfläche des an das Speichermaterial angrenzenden Kontakts erhöht werden.
Im Allgemeinen kann das Phasenumwandlungs-Speichermaterial, das in den erfindungsgemäßen Speicherelementen und den erfindungsgemäßen Speicheranordnungen verwendet wird, jedes auf dem Fachgebiet bekannte Phasenumwandlungs-Speichermaterial sein. Spezielle Materialien sind in den US-Patenten Nr. 5.166.758, 5.296.716, 5.414.271, 5.359.205, 5.341.328, 5.536.947, 5.534.712, 5.687.112 und 5.825.046 beschrieben.
Wie vorstehend dargelegt, sind die Phasenumwandlungsmaterialien vorzugsweise direkt überschreibbar, sodass sie unabhängig von dem vorhergehenden Widerstandswert des Materials in Reaktion auf ein gewähltes elektrisches Eingangssignal direkt auf einen von mehreren Widerstandswerten eingestellt werden können, ohne dass sie auf einen bestimmten Ausgangs- oder gelöschten Widerstandswert eingestellt werden müssen. Außerdem haben die Phasenumwandlungsmaterialien vorzugsweise einen großen dynamischen Bereich, der eine Grauskalenspeicherung von mehreren Bits binärer Informationen in einer einzigen Zelle dadurch ermöglicht, dass die codierten Binärinformationen in analoger Form imitiert werden und somit mehrere Bits von codierten Binärinformationen als einzelner Widerstandswert in einer einzigen Zelle gespeichert werden. Außerdem können die Phasenumwandlungsmaterialien einen dynamischen Bereich von elektrischen Widerstandswerten haben, und sie können unabhängig von dem vorhergehenden Widerstandswert des Materials in Reaktion auf ein gewähltes elektrisches Eingangssignal direkt auf einen von mehreren Widerstandswerten in dem dynamischen Bereich eingestellt werden, ohne dass sie auf einen bestimmten Ausgangs- oder gelöschten Widerstandswert eingestellt werden müssen.
Bei einer Ausführungsform der vorliegenden Erfindung kann das Volumen des Speichermaterials, das ein Einzellen-Speicherelement definiert, einen dynamischen Bereich von Widerstandswerten haben, der für zwei verschiedene nachweisbare Größen von elektrischen Widerstandswerten sorgt, wodurch eine Einzelbit-Datenspeicherung möglich ist.
Bei einer anderen Ausführungsform der vorliegenden Erfindung kann das Volumen des Speichermaterials, das ein Einzellen-Speicherelement definiert, mindestens drei verschiedene nachweisbare Größen von elektrischen Widerstandswerten haben und kann dadurch mehr als ein Bit binäre Informationen speichern, wodurch dem Speicherelement eine Mehrbit-Speicherfunktion verliehen wird. Vorzugsweise kann das Volumen des Speichermaterials, das ein Einzellen-Speicherelement definiert, mindestens vier verschiedene nachweisbare Größen von elektrischen Widerstandswerten haben, sodass der dynamische Bereich und die Mehrbit-Speicherfunktion eine Speicherung von mindestens zwei Bit binäre Informationen in einem Einzellen-Speicherelement ermöglichen.
Bei einer weiteren Ausführungsform der vorliegenden Erfindung sorgt der dynamische Bereich von Widerstandswerten für mindestens sechzehn verschiedene nachweisbare Größen von elektrischen Widerstandswerten, sodass der dynamische Bereich und die Mehrbit-Speicherfunktion eine Speicherung von mindestens vier Bit binäre Informationen in einem Einzellen-Speicherelement ermöglichen.
Die Phasenumwandlungs-Speichermaterialien können aus mehreren Atom-Elementen hergestellt werden, die jeweils in dem gesamten Volumen des Speichermaterials vorhanden sind. Vorzugsweise enthält das Speichermaterial mindestens ein Chalcogen-Element. Vorzugsweise sind die Chalcogen-Elemente aus der Gruppe Te, Se und Gemischen oder Legierungen daraus gewählt. Besser enthält das Speichermaterial ein Gemisch aus Te und Se. Das Speichermaterial kann außerdem mindestens ein Element aus der Gruppe Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O und Gemische oder Legierungen daraus enthalten. Das Speichermaterial kann mindestens ein Übergangsmetall-Element enthalten. Der hier benutzte Begriff „Übergangsmetall" umfasst die Elemente 21 bis 30, 39 bis 48, 57 und 72 bis 80. Vorzugsweise werden das eine oder die mehreren Übergangsmetall-Elemente aus der Gruppe Cr, Fe, Ni, Nb, Pd, Pt und Gemische oder Legierungen daraus gewählt.
Es ist festgestellt worden, dass Zusammensetzungen der Klasse der Te-Ge-Sb-Materialien im hochohmigen Zustand, die die Kriterien der vorliegenden Erfindung erfüllen, im Allgemeinen durch wesentlich geringere Konzentrationen von Te gekennzeichnet sind als die, die bei elektrisch löschbaren Speichermaterialien des Standes der Technik vorkommen. Bei einer Zusammensetzung, die wesentlich bessere elektrische Schaltleistungskennwerte ermöglicht, lag die mittlere Konzentration von Te in den abgeschiedenen Materialien weit unter 70 %, normalerweise unter etwa 60 %, und reichte in der Regel von nur 23 % bis etwa 58 % Te und am besten von etwa 40 % bis 58 % Te. Die Konzentrationen von Ge betrugen in dem Material etwa 5 % und reichten von nur etwa 8 % bis etwa 30 % im Durchschnitt, wobei sie in der Regel unter 50 % blieben. Der Rest der Haupt-Elementarbestandteile in dieser Zusammensetzung war Sb. Die angegebenen Prozentsätze sind Atomprozente, die sich insgesamt auf 100 % der Atome der Elementarbestandteile belaufen. Somit kann diese Zusammensetzung als Te_aGe_bSb_100–(a+b) charakterisiert werden. Diese ternären Te-Ge-Sb-Legierungen sind zweckmäßige Ausgangsstoffe für die Entwicklung weiterer Speichermaterialien mit noch besseren elektrischen Eigenschaften.
Wie vorstehend dargelegt, enthält das erfindungsgemäße Speichermaterial mindestens ein Chalcogen-Element und kann mindestens ein Übergangsmetall-Element enthalten. Die Speichermaterialien, die Übergangsmetalle enthalten, sind elementar modifizierten Formen der Speichermaterialien des ternären Te-Ge-Sb-Systems. Das heißt, die elementar modifizierten Speichermaterialien stellen modifizierte Formen der Te-Ge-Sb-Speicherlegierungen dar. Diese elementare Modifikation wird durch den Einbau von Übergangsmetallen in das ternäre Te-Ge-Sb-Grundsystem mit oder ohne zusätzliches Chalcogen-Element wie Se erreicht. Im Allgemeinen werden die elementar modifizierten Speichermaterialien in zwei Kategorien unterteilt.
Die erste Kategorie ist ein Phasenumwandlungs-Speichermaterial, das Te, Ge, Sb und ein Übergangsmetall in dem Verhältnis (Te_aGe_bSb_100–(a+b))_cTM_100–c enthält, wobei die Indizes in Atomprozenten angegeben sind, die sich auf insgesamt 100 % Elementarbestandteile belaufen, TM ein oder mehrere Übergangsmetalle darstellt, a und b die Werte haben, die vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben worden sind, und c etwa 90 bis etwa 99,99 % beträgt. Das Übergangsmetall kann vorzugsweise Cr, Fe, Ni, Nb, Pd, Pt und Gemische oder Legierungen daraus sein.
Die zweite Kategorie ist ein Phasenumwandlungs-Speichermaterial, das Te, Ge, Sb, Se und ein Übergangsmetall in dem Verhältnis (Te_aGe_bSb_100–(a+b))_cTM_dSEM_100–(c+d) enthält, wobei die Indizes in Atomprozenten angegeben sind, die sich auf insgesamt 100 % der Elementarbestandteile belaufen, TM ein oder mehrere Übergangsmetalle darstellt, a und b die Werte haben, die vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben worden sind, c etwa 90 bis 99,5 % beträgt und d etwa 0,01 % bis 10 % beträgt. Das Übergangsmetall kann vorzugsweise Cr, Fe, Ni, Pd, Pt, Nb und Gemische oder Legierungen daraus sein.
Die Speicherelemente der vorliegenden Patentanmeldung haben im Wesentlichen nichtflüchtige Widerstands-Sollwerte. Wenn jedoch der Widerstandswert unter bestimmten Umständen von seinem ursprünglichen Sollwert abweicht, kann diese Abweichung durch eine „Zusammensetzungsmodifikation", die später beschrieben wird, beseitigt werden. Der hier benutzte Begriff „nichtflüchtig" bezeichnet den Zustand, in dem der Widerstands-Sollwert während der Archivierungszeiten im Wesentlichen konstant bleibt. Natürlich kann Software (unter anderem das später beschriebene Rückkopplungssystem) verwendet werden, um zu gewährleisten, dass absolut keine „Abweichung" außerhalb eines gewählten Streubereichs auftritt. Da eine Abweichung des Widerstandswerts der Speicherelemente die Grauskalenspeicherung von Informationen behindern kann, wenn sie nicht gebremst wird, ist es zweckmäßig, die Abweichung zu minimieren.
Die „Zusammensetzungsmodifikation" ist hier so definiert, dass sie alle Mittel zum Modifizieren der Zusammensetzung des Volumens des Speichermaterials umfasst, um im Wesentlichen stabile Widerstandswerte zu erzielen, unter anderem die zusätzliche Verwendung von Bandabstandsvergrößerungselementen zur Vergrößerung des Eigenwiderstands des Materials. Ein Beispiel für die Zusammensetzungsmodifikation ist die Verwendung von abgestuften Zusammensetzungs-Inhomogenitäten in Bezug auf die Dicke. Beispielsweise kann das Volumen des Speichermaterials von einer ersten Te-Ge-Sb-Legierung zu einer zweiten Te-Ge-Sb-Legierung mit einer anderen Zusammensetzung abgestuft werden. Die Zusammensetzungsabstufung kann jede Form annehmen, die die Abweichung des Widerstands-Sollwerts verringert, und braucht nicht auf eine erste und zweite Legierung desselben Legierungssystems beschränkt zu werden. Außerdem kann die Abstufung mit mehr als zwei Legierungen erreicht werden. Die Abstufung kann gleichmäßig und kontinuierlich sein, oder sie kann auch ungleichmäßig oder nichtkontinuierlich sein. Ein spezielles Beispiel für die Zusammensetzungsabstufung, die zu einer verringerten Abweichung des Widerstandswerts führt, ist eine gleichmäßige und kontinuierliche Abstufung von Ge₁₄Sb₂₉Te₅₇ an der einen Oberfläche zu Ge₂₂Sb₂₂Te₅₆ an der gegenüberliegenden Oberfläche.
Eine weitere Möglichkeit für die Verwendung der Zusammensetzungsmodifikation zur Verringerung der Widerstandsabweichung besteht darin, das Volumen des Speichermaterials zu schichten. Das heißt, das Volumen des Speichermaterials kann aus mehreren diskreten, relativ dünnen Schichten mit unterschiedlichen Zusammensetzungen hergestellt werden. Beispielsweise kann das Volumen des Speichermaterials ein oder mehrere Paare von Schichten enthalten, die jeweils aus einer anderen Te-Ge-Sb-Legierung bestehen. Wie bei den abgestuften Zusammensetzungen kann auch hier wieder jede Kombination aus Schichten verwendet werden, die zu einer wesentlich geringeren Abweichung des Widerstandswerts führt. Die Schichten können eine ähnliche Dicke haben oder sie können verschiedene Dicken haben. Es kann jede Anzahl von Schichten verwendet werden, und mehrere Schichten derselben Legierung können in dem Volumen des Speichermaterials entweder aneinandergrenzend oder voneinander entfernt vorliegen. Es können auch Schichten mit jeder Anzahl von unterschiedlichen Legierungszusammensetzungen verwendet werden. Ein spezielles Beispiel für die Zusammensetzungsschichtung ist ein Volumen von Speichermaterial, das abwechselnde Schichtpaare aus Ge₁₄Sb₂₉Te₅₇ und Ge₂₂Sb₂₂Te₅₆ enthält.
Eine weitere Form der Zusammensetzungsinhomogenität zur Verringerung der Widerstandsabweichung wird durch Kombinieren der Zusammensetzungsabstufung mit der Zusammensetzungsschichtung erreicht. Insbesondere kann die vorgenannte Zusammensetzungsabstufung mit einer der vorgenannten Zusammensetzungsschichtungen so kombiniert werden, dass ein stabiles Volumen des Speichermaterials entsteht. Beispielhafte Volumina des Speichermaterials, die diese Kombination verwenden, sind: (1) ein Volumen von Speichermaterial, das eine diskrete Schicht aus Ge₂₂Sb₂₂Te₅₆ und daran anschließend eine abgestufte Zusammensetzung aus Ge₁₄Sb₂₉Te₅₇ und Ge₂₂Sb₂₂Te₅₆ enthält, und (2) ein Volumen von Speichermaterial, das eine diskrete Schicht aus Ge₁₄Sb₂₉Te₅₇ und eine abgestufte Zusammensetzung aus Ge₁₄Sb₂₉Te₅₇ und Ge₂₂Sb₂₂Te₅₆ enthält.
Es ist klar, dass die vorstehende Beschreibung in Form von detaillierten Ausführungsformen erfolgt ist, die zur vollständigen Offenlegung der vorliegenden Erfindung dienen, und dass diese Einzelheiten nicht als Einzelheiten ausgelegt werden dürfen, die den eigentlichen Schutzumfang dieser Erfindung, der in den beigefügten Ansprüchen definiert ist, beschränken.

Claims

Speicherelement mit: einem ersten dielektrischen Material (128) mit einer Öffnung, die eine Seitenwandfläche (128s) und eine Unterseite (106) hat; einem leitfähigen Material (130a; 130b), das in der Öffnung angeordnet ist; und einem programmieren Widerstandsmaterial (250), das mit einer Oberseite (132a; 132b) des leitfähigen Materials elektrisch verbunden ist, dadurch gekennzeichnet, dass das leitfähige Material auf der Seitenwandfläche und einem Teil der Unterseite der Öffnung angeordnet ist, wobei der Teil kleiner als die gesamte Unterseite ist, und das Speicherelement weiterhin ein zweites dielektrisches Material (140), das auf der dem leitfähigen Material gegenüberliegenden Seite in der Öffnung ausgebildet ist, aufweist.
Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die Oberseite (132; 132b) (Anm. d. Übers.: muss wohl „(132a; 132b)" heißen) eine Querabmessung von weniger als 100 nm (1000 Ångström) hat.
Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die Oberseite (132; 132b) (Anm. d. Übers.: muss wohl „(132a; 132b)" heißen) eine Querabmessung von weniger als 50 nm (500 Ångström) hat.
Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die Oberseite (132a; 132b) eine Querabmessung von weniger als 100 nm (1000 Ångström) und mehr als etwa 5 nm (50 Ångström) hat.
Speicherelement nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass die Querabmessung der Querdicke des leitfähigen Materials (130a; 130b) an der Oberseite (132a; 132b) entspricht.
Speicherelement nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass der Teil an die Seitenwandfläche (128s) der Öffnung angrenzt, wobei die zweite dielektrische Schicht (140) auf der restlichen Unterseite der Öffnung ausgebildet ist.
Speicherelement nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass das leitfähige Material mindestens eine leitfähige Seitenwand-Zwischenlage (130a; 130b) aufweist.
Speicherelement nach einem der Ansprüche 1–7, dadurch gekennzeichnet, dass die Öffnung ein Graben ist.
Speicherelement nach einem der Ansprüche 1–7, dadurch gekennzeichnet, dass die Öffnung ein Loch ist.
Speicherelement nach einem der Ansprüche 1–9, dadurch gekennzeichnet, dass das leitfähige Material (130a; 130b) mindestens ein Material aus der Gruppe Titannitrid, Titanaluminiumnitrid, Titancarbonitrid, Titansiliciumnitrid, Kohlenstoff, (N–)-dotiertes Polysilicium, Titanwolfram, Wolframsilicid, Wolfram, Molybdän und (N+)-dotiertes Polysilicium aufweist.
Speicherelement nach einem der Ansprüche 1–10, dadurch gekennzeichnet, dass das programmierbare Widerstandsmaterial (250) ein Phasenumwandlungsmaterial aufweist.
Speicherelement nach einem der Ansprüche 1–11, dadurch gekennzeichnet, dass das programmierbare Widerstandsmaterial (250) ein Chalcogenid-Material aufweist.
Speicherelement nach einem der Ansprüche 1–12, dadurch gekennzeichnet, dass die Oberseite (132a; 132b) ein oberer Rand des leitfähigen Materials (130a; 130b) ist.
Speicherelement nach einem der Ansprüche 1–13, dadurch gekennzeichnet, dass das leitfähige Material (130a; 130b) einen oder mehrere vorspringende Teile (188), die zu dem programmierbaren Widerstandsmaterial hin verlaufen, aufweist.
Speicherelement nach einem der Ansprüche 1–14, dadurch gekennzeichnet, dass das erste dielektrische Material (128) und das zweite dielektrische Material (140) aus demselben Material bestehen.