MXPA01009609A - Elemento de memoria electricamente programable con contactos mejorados. - Google Patents
Elemento de memoria electricamente programable con contactos mejorados.Info
- Publication number
- MXPA01009609A MXPA01009609A MXPA01009609A MXPA01009609A MXPA01009609A MX PA01009609 A MXPA01009609 A MX PA01009609A MX PA01009609 A MXPA01009609 A MX PA01009609A MX PA01009609 A MXPA01009609 A MX PA01009609A MX PA01009609 A MXPA01009609 A MX PA01009609A
- Authority
- MX
- Mexico
- Prior art keywords
- memory element
- memory
- layer
- side wall
- contact
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 157
- 125000006850 spacer group Chemical group 0.000 claims abstract description 74
- 239000012782 phase change material Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 7
- 229910052798 chalcogen Inorganic materials 0.000 claims description 4
- 150000001787 chalcogens Chemical class 0.000 claims description 4
- 230000008859 change Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 181
- 238000000034 method Methods 0.000 description 29
- 239000000203 mixture Substances 0.000 description 23
- 230000000873 masking effect Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 239000000956 alloy Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000004020 conductor Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000006073 displacement reaction Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- ZLIBICFPKPWGIZ-UHFFFAOYSA-N pyrimethanil Chemical compound CC1=CC(C)=NC(NC=2C=CC=CC=2)=N1 ZLIBICFPKPWGIZ-UHFFFAOYSA-N 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Un elemento de memoria que comprende un volumen de material de memoria de cambio de fase (250); un primero y un segundo contacto para suministrar una senal electrica al material de memoria (250), en donde el primer contacto comprende un distanciador de pared lateral conductivo (130A, B). Alternativamente el primer contacto puede comprender una capa de contacto que tenga un borde adyacente al material de memoria (250).
Description
ELEMENTO DE MEMORIA ELÉCTRICAMENTE PROGRAMABLE CON CONTACTOS MEJORADOS . ( INFORMACIÓN RELACIONADA Esta solicitud es una continuación en parte de la 5 solicitud de patente US serie no. 08/942,000 presentada el 1 de octubre de 1997. CAMPO DE LA INVENCIÓN La presente invención se refiere en lo general a elementos de memoria operados eléctricamente de estado
10 sólido, diseñados de manera única. Más específicamente, la presente invención se refiere a una nueva relación estructural entre los contactos eléctricos y el material de la memoria que son partes integrales del elemento de memoria. ANTECEDENTES DE LA INVENCIÓN. 15 La EEPROMM Ovonic es propietario un dispositivo de memoria electrónico de película delgada no volátil, de alto
^ funcionamiento. Sus ventajas incluyen un almacenamiento de datos no volátil, potencial para una densidad elevada de bits y consecuentemente bajo costo, debido a su impresión pequeña
20 y configuración sencilla de dispositivo de dos terminales, un ciclo de vida largo de reprogramación, energías de programación bajas y alta velocidad. La EEPROMM Ovonic es capaz tanto de formas análogas como digitales de almacenamiento de información. El almacenamiento digital
l— ? —k>iiW*tímt-¿m,rnw» j-jjjj«jA.
puede ser ya sea binario (un bit por celda de memoria) o de estado múltiple (múltiples bits por celda) . Mj El concepto general de utilizar materiales de cambio de fase escribibles y borrables eléctricamente, 5 esto es materiales que pueden programarse entre estados cristalinos generalmente amorfos) para los aplicadores de memoria electrónico se conocen en la técnica, como se presenta por ejemplo en las patentes
US no. 3,271, 591 y 3,530,441 de Ovshinsky, ambas de 10 las cuales están cedidas al mismo cesionario que la presente invención y ambas presentaciones se incorporan aquí por referencia. Los materiales de cambio de fase tempranos, descritos en las patentes 591, y 441 se basaron en 15 cambios en el orden estructural local. Los cambios en el orden estructural, se acomodaron típicamente por tf migración atómica de ciertas especies dentro del material. Tal migración atómica entre los estados amorfo y cristalino requieren un tiempo necesario para 20 acomodar la migración haciendo así los tiempos de programación y las energías de programación relativamente elevados. La Velocidad de programación relativamente lenta (considerando los estándares actuales) 25 particularmente al programarse en la dirección del orden local mayor (en la dirección de aumentar la cristalización) y la energía de entrada relativamente ? elevada que se necesita para iniciar un cambio en el orden local donde las limitaciones que impiden que las
5 celdas de memoria descritas en la 591 y 441 se usen ampliamente como un reemplazo directo y universal para las solicitudes de memoria de computadoras actuales, tales como cinta, unidad de disco, impulsores magnéticos o de disco duro óptico, disco de estado
^^ 10 sólido DRAM, SRAM y memoria de relámpago de zócalo. Lo mas importante de estas limitaciones era la relativamente alta entrada de energía requerida para obtener cambios detectables en el enlace químico y/o electrónico de las configuraciones del material
15 calcogenuro, con el objeto de iniciar un cambio detectable de orden local. La energía eléctrica
? requerida para conmutar estos materiales, típicamente se media en el margen de aproximadamente 1 microjule. Debe considerarse que esta cantidad de energía debe
20 ser enviada a cada uno de los elementos de memoria en la matriz de estado sólido de filas y columnas de las celdas de memoria. Tales niveles elevados de energía se traducen en una corriente elevada que presenta requisitos para las líneas de dirección y para el dispositivo de aislamiento de celda - dirección asociado con cada elemento discreto de memoria. ? En una energía de programación baja es especialmente importante cuando los EEPROMs se usan 5 para un almacenamiento de archivo en gran escala. Usándose de esta manera los EEPROMs reemplazarían al los impulsores mecánicos duros (tales como impulsores duros magnéticos u ópticos) de los sistemas de computación actuales. Una de las razones principales 1 10 para ese reemplazo de los impulsores duros mecánicos con el EEPROM "impulsores duros" sería reducir el consumo comparativamente grande de potencia, en el caso de las computadoras portátiles, esto tiene interés particular porque la impulsión con disco duro
15 mecánico es allí uno de los mas grandes consumidores de potencias. Por lo tanto, sería especialmente ventajoso reducir esta carga de potencia aumentando así substancialmente el tiempo de operación de la computadora por carda de las celdas de potencia. Sin
20 embargo, si el remplazo de EEPROM para discos duros mecánicos tiene requisitos de energía elevados para la conmutación elevada, y por lo tanto requisitos de potencia elevada, el ahorro de potencia seria inconsecuente o cuando más sin importancia. Por lo tanto, cualquier EEPROM que se considere como memoria universal requiere energía de programación baja. á También sería importante los tiempos de conmutación de los materiales de memoria eléctricos 5 descritos en las patentes a Ovshinsky. Estos materiales típicamente requerían tiempos en el margen de unos cuantos milisegundos para el tiempo de establecimiento, (el tiempo requerido para conmutar el material del estado amorfo al estado cristalino) y 1 10 aproximadamente un microsegundo para el tiempo de reestablecimiento (el tiempo requerido para conmutar el material del estado cristalino de regreso al estado amorfo ) Los materiales de cambio de fase eléctricos y
15 las celdas de memoria teniendo tiempos de conmutación eléctricos disminuido y energías de programación también disminuidos se describen en la patente comúnmente asignada No. 5,166,758 a Ovshinsky, cuya presentación se incorpora por referencia. Otros
20 ejemplos de los materiales de cambio de fase eléctrica y celdas de memoria se proveen en las patentes comúnmente asignadas US no. 5,296,716, 5,414,271,
5,359,205, 5,341,328, 5,536,947, 5,534,712, 5,687,112 y 5,825,046, cuyas descripciones se incorporan aquí
25 todas por referencia.
Otros ejemplos de materiales de cambio de fase eléctrica y celdas de memoria se proveen en la
(? solicitud de patente comúnmente asignada no. 08/878,870, 09/102,887, 08/942,000 las cuales se
5 incorporan aquí por referencia. Generalmente los materiales de cambio de fase presentados pueden conmutarse eléctricamente entre estados estructurales de orden local, generalmente amorfos y generalmente cristalinos. Los materiales » 10 también pueden conmutarse eléctricamente entre diferentes estados detectables del orden local a través del todo el espectro entre estados completamente amorfos y completamente cristalinos. Esto es, la conmutación de tales materiales no
15 necesita tener lugar entre estados completamente amorfo y completamente cristalinos, sino más bien ? puede conmutarse en pasos incrementados reflejando, ya sea: 1) cambios de orden local ó 2) cambios en volumen de dos o mas material que tienen diferente orden
20 local, para así proveer "grey scala" (escala de grises) representada por una multiplicidad de condiciones de orden local tensando el espectro entre los estados completamente amorfos y los estados completamente cristalinos. Los materiales de cambio de
25 fase exhiben diferentes características eléctricas dependiendo de su estado. Por ejemplo en su estado amorfo los materiales presentan una resistividad B eléctrica elevada que es mayor que en su estado cristalino. Los materiales de cambio de fase son 5 realmente no volátiles y mantienen la integridad de la información almacenada por la celda de memoria sin la necesidad de señales de renovación periódicas. Así, los materiales considerados, son preferentemente sobre escribibles directamente, de modo que pueden 10 establecerse directamente a uno de una pluralidad de valores de resistencia sin la necesidad de establecerse a un valor de resistencia específico de iniciación o de borrado, independientemente del valor de resistencia previo del material en respuesta a una 15 señal de entrada eléctrica seleccionada. Además, los materiales de cambio de fase, preferentemente tienen fll un margen dinámico grande que provee que el almacenamiento de escala gris de múltiples bits de información binaria en una celda única, a la 20 simulación. La información codificada binaria en forma análoga y de esta manera almacenando múltiples bits de información codificada binaria, como un sólo valor de resistencia en una sola celda. SUMARIO DE LA INVENCIÓN.
Un objeto de la presente invención es proveer un elemento de memoria que tenga una energía de programación reducida. Otro objeto de la presente invención es proveer un arreglo de memoria que tenga
5 un área reducida de celda. Estos y otros objetos de la invención se satisfacen por un elemento de memoria de celda única programable eléctricamente, que comprende un volumen de material de memoria de cambio de fase y un primero 10 y un segundo contacto para suministrar una señal eléctrica al material de memoria, el primer contacto comprende un distanciador conductivo de pared latera. Estos y otros objetos de la invención se satisfacen por un elemento de memoria operado 15 eléctricamente que comprende un volumen de material de memoria de cambio de fase y un primero y un segundo contacto para suministrar una señal eléctrica al material de memoria, el primero contacto comprende una capa de contacto que tiene un borde adyacente al 0 volumen del material de memoria. Estos y otros objetivos de la invención se satisfacen por un método para fabricar un arreglo de memoria operado eléctricamente que tenga un área de celda menor de 8F2, comprendiendo el método 3 ó menos 5 pasos de enmascaramiento además, del número de pasos de enmascaramiento usados para un flujo de proceso CMOS. • Estos y otros objetos de la invención se satisfacen por un método de fabricar un arreglo de 5 memoria operado eléctricamente que tenga un área menor de 6F2,m el método comprende 3 o menos pasos de enmascaramiento además del numero de pasos de enmascaramiento usados para un flujo de proceso CMOS. Este y otros objetos de la invención se » 10 satisfacen por un método para fabricar un arreglo de memoria operado eléctricamente de medición sin cambio, comprendiendo tres o menos pasos de enmascaramiento además del numero de enmascaramiento usados par aun flujo de proceso CMOS. 15 Este y otros objetos de la invención se satisfacen por un método para fabricar un arreglo de memoria operado eléctricamente de almacenamiento sin carga que comprende tres o menos pasos de enmascaramiento además del numero de enmascaramiento
20 usados para un flujo de proceso CMOS. DESCRIPCIÓN DE LOS DIBUJOS. La figura 1 es una vista en corte transversal de un dispositivo de memoria de la presente invención que comprende distanciadores conductivos de pared
25 lateral, La figura 2 es una vista en corte transversal de un arreglo de memoria de la presente invención ( paralelo a la longitud del canal que comprende distanciadores conductivos de pared lateral; 5 La figura 3, es una vista en corte transversal de un arreglo de memoria de la presente invención, paralela al ancho del canal comprendiendo distanciadores conductivos de pared lateral; La figura 4, es un diagrama esquemático de un
• 10 arreglo de memoria de la presente invención; Las figuras desde la 5A hasta la 50 muestra vistas en corte transversal esquemáticas para la secuencia de los pasos de proceso para fabricar el arreglo de memoria de la presente invención. 15 La figura 6 es una vista en corte transversal al través del ancho del arreglo de memoria de un arreglo de memoria de la presente invención que comprende distanciadores conductivos de pared lateral hechos mas angostos; 20 La figura 7, es una vista en corte transversal de un dispositivo de memoria de la presente invención que comprende distanciadores conductivos de pared lateral de capa dual; Las figuras desde la 8A hasta la 8E muestran 25 vistas en corte transversal esquemáticas para la secuencia de los pasos de proceso para fabricar un dispositivo de memoria que comprenda distanciadores n conductivos de pared lateral de capa dual; La figura 9 es una vista tridimensional de un 5 elemento de memoria de la presente invención que comprende un distanciador conductivo de pared lateral formado en una vía; La figura 10A es una vista tridimensional de un elemento de memoria de la presente convención que 10 comprende una superficie en forma de copa con un extremo abierto adyacente al material de memoria; La figura 10B, es una vista en corte transversal de un elemento de memoria de la presente invención, que comprende una superficie en forma de
15 copa con un extremo abierto adyacente al material de memoria ; fll La figura HA es una vista tridimensional de un elemento de memoria que tiene un contacto que es una capa de contacto adyacente al material de memoria;
20 y La figura 11B es una vista en corte transversal de un elemento de memoria que tiene un contacto que es una capa de contacto adyacente al material de memoria. 25 DESCRIPCIÓN DETALLADA DE LA INVENCIÓN.
La figura 1 es una vista en corte transversal de un dispositivo de memoria 100 de la presente (¡? invención formado por un substrato semiconductor 102. El dispositivo de memoria 100 comprende dos elementos 5 de memoria independientes de celda única. El primer elemento de memoria de celda única comprende un primer contacto 130A, capa de material de memoria 250 y un segundo contacto 270. El segundo elemento de memoria de celda única comprende el primer contacto 130B la
• 10 capa de material 250 y el segundo contacto 270. Como se muestra en la modalidad mostrada en la figura 1, dos elementos de memoria pueden compartir un solo volumen continuo de material de memoria de cambio de fase. La capa aislante 260 provee el aislamiento
15 eléctrico entre el material de memoria 250 y la sección dispuesto horizontalmente del segundo fll contacto 270. La capa aislante 280 también provee una cubierta térmica que conserva la energía calórica dentro de la capa de material de memoria 250. La
20 región dieléctrica 140 aisla eléctricamente el primer contacto 130 del primer contacto 130B. Los primeros contactos 130A, B y el segundo contacto 270 suministran una señal eléctrica al material de memoria. La región dieléctrica superior 180 se 25 deposita sobre la parte superior del dispositivo de memoria 100. Preferentemente la capa dieléctrica superior 180 comprende vidrio de fosfosilicato de boro f (BPSG) . En la modalidad mostrada los primeros 5 contactos 130A, B son distanciadores conductivos de pared lateral (también mencionados aquí como "distancaidores conductivos" formados a lo largo de las superficies de pared lateral 128S de las regiones dieléctricas 128. Las superficies de pared lateral 10 128S y la superficie 106 forman una trinchera que se extiende perpendicular al plano de la ilustración. En la configuración especifica presentada, el volumen del material de memoria es una capa de material de memoria plana 250 que esta depositada
15 substanciamente de manera horizontal y colocada arriba de los distanciadores de pared lateral conductivos ? 130A, B de modo que la superficie de fondo de la capa de memoria 250 sea adyacente a la parte superior de cada uno de los distanciadores conductivos 130A, B en
20 donde "parte superior" se define con respecto al substrato . Preferentemente el material de memoria es adyacente a un borde distanciador conducto de pared lateral. En la modalidad mostrada en la figura 1, la
25 capa de memoria 250 es adyacente a los bordes 132A, B de los distanciadores conductivos 130A, B. En la modalidad mostrada los bordes 132A, B son cortes (fe transversales laterales de los distanciadores conductivos 130A, b. 3 5 El área de contacto entre el material de memoria y los distanciadores conductivos 130A b es el área de contacto entre el material de memoria y los bordes 132A, B por lo tanto el único acoplamiento eléctrico entre el material de memoria y los
10 distanciadores conductivos 130A, B es a través de todos o una parte de los bordes 132 A, B, el resto de los distanciadores conductivos 130A, B está aislado eléctricamente del material de memoria por las regiones dieléctricas 128, 40. Los elementos de
15 memoria de la presente invención pueden estar acoplados eléctricamente a dispositivos de aislamiento/selecciones y a líneas de dirección con el objeto de formar un arreglo de memoria. Los dispositivos de aislamiento/dirección
20 permiten que cada celda de memoria discreta sea leída y escrita sin interferir con la información almacenada en celdas de memoria adyacentes o remotas del arreglo. Generalmente, la presente invención no esta limitada al uso de algún tipo especifico de un dispositivo de
25 aislamiento/dirección. Ejemplos de dispositivos de aislamientos/ dirección incluyen transistores de efecto de campo. Transistores de unión bipolar y | diodos. Ejemplos de transistores de efecto de campo incluyen JFET y MOSFET. Ejemplos de MOSFET incluyen 5 transistores NMOS y transistores PMOS. Además, NMOS Y PMOS pueden estar formados en el mismo chip para tecnologías CMOS. La figura 2, es una vista en corte transversal de una estructura de arreglo de memoria
10 200 que comprende el dispositivo de memoria 100 descrito anteriormente. Cada uno de los elementos de memoria del dispositivo de memoria 100 esta acoplado eléctricamente a un dispositivo de selección /aislamiento que esta en forma de un transistor NMOS.
15 El arreglo de memoria 200 puede estar formado en una sola pastilla semiconductora de cristal de silicio, que está dopada -p y que forma un substrato -p para el depósito de los elementos restantes de la configuración ilustrada. 20 Los transistores NMOS incluyen regiones de fuente dopadas-N 110, regiones 112 de drenaje dopadas -N y regiones de compuerta 118. Las regiones de fuente 110 y las regiones de drenaje 112 pueden comprender mas de una porción de material dopado -n propiamente
JL, una porción ligeramente dopada -n u una porción n+ fuertemente dopada. Las regiones de fuente dopada -n 110 y las regiones de drenaje 112 están separadas por regiones de canal 114. Las regiones de compuerta 118 formadas arriba de las regiones de canal 114 controlan el flujo de corriente desde las regiones de fuente a las regiones de drenaje a través de las regiones de canal 114. Las regiones de compuerta 118 comprenden preferentemente una capa de polisilicón. Separando las regiones de compuerta 118 de las regiones de canal 114, están las regiones dieléctricas 116 que son preferentemente capas de dióxido de silicio. Asociado con las regiones de canal 114, hay "una longitud de canal" y "un ancho de canal". La longitud de canal es la distancia entre las regiones de fuente y las regiones de drenaje. La longitud de canal está orientada paralelamente al flujo de corriente entre las dos regiones que es paralela al plano de la ilustración de la figura 2. "La longitud del arreglo de memoria es la dimensión del arreglo paralelo de la longitud del canal". El ancho de canal es perpendicular a la longitud del canal y es así perpendicular al plano de la ilustración de la figura 2. El "ancho del arreglo de memoria" es la dimensión del arreglo paralela al ancho del canal. La figura 3 es una vista en corte A transversal de la estructura 200 del arreglo de memoria paralelamente al ancho del canal. La vista 5 muestra una pluralidad de distanciadores conductivos de pared lateral que están aislados eléctricamente entre sí por regiones dieléctricas 184 a lo largo del ancho del arreglo de memoria. Refiriéndonos de nuevo a la figura 2, las
• 10 regiones de finalización del canal 113 están formadas en las regiones del drenaje dopadas -n 112, creando dos regiones de drenaje vecinas aisladas eléctricamente 112 para transistores NMOS separados. Generalmente las regiones de finalización del canal
15 113 tiene un tipo conductivo opuesto a aquel de las regiones de fuente y drenaje 110, 112. En el ambiente
NMOS mostrado, las regiones de terminación de canal
113 comprenden un silicio dopado -p. Las regiones de terminación de canal 113 pueden formarse por la
20 implantación de iones de boro usando técnicas de implantación de ion bien conocidas. Formadas arriba de las regiones de compuerta
118, hay regiones metálicas 120 que preferentemente comprenden una capa de silisuro de tungsteno. Las
25 regiones metálicas 120 se usan para suministrar la señal eléctrica a las regiones de compuerta 118, las regiones metálicas 120 se extienden a través el ancho (fe de la estructura de arreglo de memoria (paralelamente al ancho del canal) perpendicularmente al plano de la 5 ilustración de la figura 2 y forman un primer juego o conjunto de líneas de dirección, e n esta caso, el conjunto x de una rejilla x-y para la dirección de los elementos de memoria individuales del arreglo. Formadas arriba de las regiones metálicas 120
^ 10 están las regiones dieléctricas 122 que preferentemente comprenden una capa de dióxido de silicio. Las regiones dieléctricas 122 aislan eléctricamente las regiones metálicas 120 de las regiones vecinas del dispositivo de memoria. El
15 apilamiento de capas 114, 116 118, 120, se mencionan colectivamente como los apilamientos de compuerta 124. ? Las regiones dieléctricas 128 están formadas en las superficies de pared lateral de los apilamientos de compuertas 124 20 Las líneas metálicas 190 están formadas en la parte superior de las regiones de aislamiento superior
180 y se extienden a través de la longitud de la estructura de arreglo de memoria (paralelamiento a la longitud del canal) paralelamente al plano de la
25 figura 2. Las líneas metálicas 190 forman un segundo conjunto de líneas de dirección, en esta caso el conjunto Y de una rejilla x-y para la dirección de las (fe celdas de memoria individual del arreglo. Las líneas metálicas 190 pueden estar formadas desde un material 5 conductivo tal como aluminio o cobre. Tapones de tungsteno 144 conectan eléctricamente las líneas eléctricas 190 a las regiones del drenaje 110. Se nota que en la modalidad particular mostrada en la figura 2, cada uno de los tapones de tungsteno 144 es
10 compartido por dos transistores NMOS. Una capa de silisuro de titanio (no mostrada) puede formarse entre la superficie del substrato de silicio para mejorar la conductividad entre el substrato 102 y los distanciadores conductivos de pared lateral 130A, B,
15 así como entre el substrato 102 y los tampones conductivos 144. Por lo tanto, asociado con cada elemento de memoria de la estructura del arreglo de memoria hay un dispositivo aislamiento/dirección que sirve como un
20 dispositivo de aislamiento/direccional para ele elemento de memoria permitiendo así que la celda sea leída y escrita sin interferir con la información almacenada en otros elementos de memoria adyacentes o remotos del arreglo. En la modalidad mostrada en la figura 2, el dispositivo de aislamientos/dirección es un dispositivo NMOS. (fe Refiriéndonos a la figura 2, el acoplamiento eléctrico entre el material de memoria 250 el primer
5 contacto 130 AB, el segundo contacto 170 el transistor de aislamiento, y las líneas direcciones pueden resumirse como sigue: la compuerta del transistor NMOS (región de compuerta 118) está conectada eléctricamente a una línea x- direccional (región
10 metálica 120) el drenaje de transistor (región de drenaje 110) esta conectadla eléctricamente a una línea y-direccional (línea metálica 190 por medio del tapón conductivo 144) la fuente de transistor (región de fuente 112) esta conectada eléctricamente a una
15 terminal de un elemento de memoria (primer contacto 130A, 130B) la otra terminal del dispositivo de memoria (segundo contacto 270) esta acoplado eléctricamente a una fuente de voltaje Va no mostrado en la figura 2. 20 La figura 4 es un diagrama esquemático del arreglo de memoria que ilustra las conexiones eléctricas entre cada uno de los elementos de memoria 110, un transistor de efecto de campo correspondiente (FET 115) y las líneas de dirección X, Y 120, 190 que 25 se usan para establecer selectivamente y leer los
1 elementos de memoria individuales. El FET es preferentemente un MOSFET y mas preferentemente un transistor MNOS. Alternativamente el MOSFET puede ser un PMOS. Debe notarse que las líneas de dirección X y Y están conectadas a una circuitería externa de una manera bien conocida a los técnicos. Como se muestra en el diagrama esquemático, la compuerta del transistor FET esta conectado a una de las líneas de dirección En la modalidad descrita anteriormente el drenaje esta conectado a una segunda línea de dirección. Sin embargo, en una modalidad alternativa la fuente de transistor puede en vez de eso estar conectada a la segunda línea de dirección. Una modalidad de un método para fabricar la estructura de arreglo de memoria 200 de la figura 2, se muestra en las figuras 5A, -50. Refiriéndonos primero a la figura 5A, se provee un arreglo de transistor NMOS 500A. La figura 5A muestra una vista en corte transversal de una porción de un arreglo de transistor NMOS que comprende regiones dopadas -n 110 y 112 formadas en un substrato 102 dopado -p. El arreglo de transistor incluye apilamientos de compuerta 104 que incluyen las regiones dieléctricas 116, lar región de compuerta 118, la región metálica 120 y la región dieléctrica 122. Las regiones dieléctricas 124 están formadas como distanciadores aislantes de pared lateral sobre la superficies de (fe pared lateral de los apilamientos de compuerta 104. Las regiones dieléctricas 124 están formadas 5 preferentemente de un material dieléctrico tal como oxido TEOS dióxido de silicio o nitruro de silicio. El grueso de las regiones dieléctricas 124, es preferentemente de aproximadamente 400 angstroms a 1000 angstroms, mas preferentemente de manera 1 10 aproximada entre 600 y 800 angstroms y todavía mas preferentemente alrededor aproximadamente 700 angstroms. Los espacios entre las regiones dieléctricas 124 forman trincheras 170, 172 que se extienden perpendicularmente al plano de la
15 ilustración. Una capa de silisuro de titanio (no mostrada), puede formarse arriba de las regiones dopadas -n 110, 112. Una capa dieléctrica 126 está depositada de manera normal sobre el transistor NMOS en su
20 estructura 500A para formar la estructura resultante 500B que se muestra en la figura 5B. El grueso de la capa dieléctrica 126 es preferentemente entre 100 y 500 Angstroms, mas preferentemente de cerca de 150 y de cerca de 250 angstroms y mas preferentemente de 25 cerca de 300 angstroms. La capa dieléctrica 126 esta formada preferentemente de un material de oxido TEOS de dióxido de silicio o nitruro de silicio. (fe A continuación, la estructura 500B se enmascara de manera adecuada (esto es, deposito y vía 5 de fotoresistencia) y se ataca químicamente o se corroe anisotrópicamente para retirar la capa dieléctrica 126 de la superficie de fondo dispuesta horizontalmente 173 de la trinchera 172. Específicamente la mascara se realiza de modo que el
^1^ 10 ataque químico o corrosión anisotrópico retire la capa dieléctrica 126 de la superficie de fondo 173 de la trinchera 172, pero no retire la capa dieléctrica 171 de la superficie de fondo de la trinchera 170. Una vista en corte transversal de la mascara, y el
15 resultado del ataque químico anisotropico se muestra como estructura 500C en al figura 5C. A continuación se forman los primeros contactos 130A, B, de la figura 5. Los primeros contactos 130A, B se forman como distanciadores de
20 pared lateral conductivos a lo largo de las superficies de pared lateral 126S de las capas dieléctricas 126 dentro de la trinchera 172. Una capa de contacto 136 se deposita con forma sobre la estructura 500C. La estructura resultante 500D se
25 muestra en la figura 5D. La capa 136 se deposita sobre la superficies de pared lateral 126S y las superficies de fondo de las dos trincheras 170 y 172 (por su (fe puesto, que la superficie de fondo de la trinchera 170 ya esta cubierta por una capa dieléctrica 126) . El 5 deposito con forma puede hacerse usando técnicas de deposito de vapor químico (DVD) . Otros métodos de deposito posibles pueden usarse en tanto que las superficies e pared lateral estén cubiertas por la capa de contacto 133. • 10 La estructura 500D se ataca químicamente de manera anisotrópica para formar los distanciadores conductivos de pared lateral 130A, B mostrados en la figura 5E (estructura 500E) el taque quimci anisotropido retira la capa de contacto 133 de las
15 superficies dipuestas horitonzaltemnte . Las capas de contacto 133 permanecen sobre las superficies de pared ß lateral 126S de la trinchera 172 y se mencionan aquí como "capas de pared lateral". Estas capas de pared lateral forman los distanciadores de pared lateral
20 conductivos 130A, B. Los distanciadores conductivos de pared lateral 130A, B son los primeros contactos eléctricos para el dispositivo de memoria 100. La capa de contacto 133 que permanece en la superficies de pared lateral 126S dentro de la trinchera 170 se retirara en un paso posterior en el proceso de fabricación . (fe Suponiendo que la capa de contacto 133 cubra con forma las superficies sobre «las cuales se 5 deposita, los distanciadores conductivos de pared lateral 130A, B tendrán un grueso lateral substancialmente igual al grueso seleccionado de la capa de contacto 133. Preferentemente la capa de contacto 133 se deposita de modo que los contactos de ^ 10 pared lateral conductivos que resultan 130A, B tienen un grueso substancialmente uniforme de entre aproximadamente 50 y 1000 angstroms y mas preferentemente alrededor de 100 y alrededor de 500 angstroms . 15 La capa de contacto 133 y los contactos de pared lateral conductivos 130A, B, pueden formarse con ? cualquier material eléctricamente conductivo. Ejemplos de materiales incluyen nitruro de titanio, nitruro de aluminio titanio, carbunittruro de titanio, 20 carbunitruro de titanio, nitruro de silicio titanio. Otros ejemplos de materiales incluyen molibdeno, carbono, tungsteno y tungsteno-titanio. Debe notarse que el tratamiento químico anisotrópico que retira la capa de contacto 133, de la
25 superficie de fondo de la trinchera 172, también
_ retira la capa de silisuro de titanio desde el fondo de la misma trinchera 172, aislando así eléctricamente (fe el distanciador conductivo de pared lateral 133A, del distanciador de pared lateral conductivo 130B. Sin 5 embargo, el silisuro de titanio en la superficie de fondo de la trinchera 170, no se retira porque está protegido del ataque químico anisotrópico por la capa dieléctrica 126. A continuación la región de final de canal 113, se forma en la región de drenaje dopado-n,
• 10 112, creando dos regiones vecinas de drenaje aisladas eléctricamente 112. Generalmente, el final de la región de final de canal 113, tiene un tipo de conductividad opuesto aquel de las regiones de fuente y drenaje 110, 112. En el ambiente NMOS mostrado la
15 región de final de canal 113, comprende un silicio dopado-p. La región de canal de región 113, puede formarse por la implantación de iones de boro usando técnicas bien conocidas de la implantación de iones. La estructura resultante 500F, se muestra en la Fig.
20 5F. A continuación, la estructura 500F, se enmascara adecuadamente (por depósito foto resistente y plantilla) , y se ataca químicamente de manera isotrópica para retirar la capa de contacto restante
25 133, de las superficies de pared lateral 126, en la
UA- trinchera 170. Los distanciadores conductivos de pared lateral 130A, B, en la trinchera 172, están (fe protegidos del ataque isotrópico por la mascara foto resistente. El ataque químico se selecciona de modo 5 que no retire la capa dieléctrica 126, de la trinchera 170. Una vista en corte transversal de la mascara y de la estructura resultante después del ataque químico isotrópico se muestra como estructura 500G en la Fig. 5G. 10 Debe notarse, que la misma mascara y ataque químico que se usan para definir el ancho y colocación de los distanciadores conductivos de pared lateral 130A, B, a lo largo del ancho del arreglo de memoria (esto es paralelamente al ancho del canal y 15 perpendicularmente al plano de la ilustración de la Fig. 5G) . La Fig. 3, es una vista en corte transversal del arreglo de memoria a través de un distanciador conductivo de pared lateral (130A, 130B), y paralelamente al ancho del arreglo de memoria. La 20 Fig. 3, muestra como la mascara y el ataque químico o corrosión pueden usarse para crear una pluralidad de distanciadores conductivos de pared lateral, que tenga un ancho W, distanciado a lo largo del ancho del arreglo de memoria.
l >»&.
A continuación, una capa dieléctrica se deposita sobre la estructura 500G. La estructura (fe resultante 500H, se muestra en la Fig. 5H. El grueso de la capa 140, se selecciona para llenar la trinchera 5 170, y la trinchera 172. El grueso de la capa 140, es de aproximadamente entre 500 y 5,000 angstroms, y está más preferentemente entre aproximadamente 1,000 y 3,000 angstroms. Ejemplos de materiales que pueden usarse para la capa dieléctrica 140, incluyen óxido 10 TEOS, dióxido de silicio y nitruro de silicio. Después de que la capa dieléctrica 140, s e haya depositado, la estructura 500H, se pule mecánicamente y químicamente (CMP) . El proceso CMP, continúa cuando menos hasta que los distanciadores 15 conductivos de pared lateral 130A, B, queden expuestos. La estructura resultante después de que se completa el CMP, se muestra como estructura 5001, en la Fig. 51. A continuación, una capa de material de 20 memoria de cambio de fase 250, se deposita sobre la estructura 5001. Una capa de material aislante 260 se deposita sobre la parte superior del material de memoria 250, de cambio de fase, y una capa de material conductivo 270, se deposita sobre la parte superior del material aislante 260. La estructura resultante 500J, se muestra en la Fig. 5J. (fe La estructura 500j se enmascara y las capas
250, 260, 270, se atacan químicamente de manera 5 anisotrópica para formar la estructura 500k, mostrada en la Fig. 5K. Las capas 250, 260, 270, se atacan anisotrópicamente quitándolas de la parte superior de la trinchera 170. A continuación una capa 280, de material ^^ 10 conductivo se deposita con forma en la parte superior de la estructura 500K, para formar la estructura 500L, en la Fig. 21. La parte conductiva 280, se ataca anisotrópicamente de modo que únicamente las capas de la pared lateral 270B, depositadas a lo largo de las 15 superficies de pared lateral de las capas 250, 260, 270, permanecen. La estructura resultante 500M, se ffe muestran en la Fig. 5M. Las capas conductoras 2870A, 270B, forman colectivamente un segundo contacto 290, para el dispositivo de memoria. En la modalidad 20 mostrada, únicamente una porción de las capas laterales 280, del segundo contacto 290, están adyacentes a la capa de memoria 250. Las capas conductivas 270A, 270B, pueden formarse todas del mismo material conductivo o pueden
25 formarse desde diferentes materiales conductivos.
Ejemplos de los materiales que pueden usarse para las capas conductivas 270A y/o 270B, incluyen nitruro de (fe titanio, nitruro de aluminio titanio, carbunitruro de titanio, nitruro de silicio titanio. Otros ejemplos 5 de materiales incluyen molibdeno, carbono, tungsteno, y tungsteno-titanio. Los pasos de procesamientos restantes en la formación de la estructura de memoria 200, mostrada en la Fig. 2, son bien conocidos en la técnica. Una capa
10 dieléctrica superior 180, se forma sobre la estructura del dispositivo semiconductor 500M, para formar la estructura 500N, mostrada en la Fig. 5N. Preferentemente, la capa dieléctrica superior 180, comprende vidrio de silicato borofosfórico (BPSG). El
15 grueso de la capa dieléctrica superior 180, puede estar entre 6,000 y 10,000 angstroms. Más tlfe preferentemente, el grueso de la capa 300, está entre
7,000 y 9,000 angstroms, y todavía más preferentemente alrededor de 8,000 angstroms. 20 A continuación, la capa dieléctrica superior
180, se enmascara adecuadamente y puede usarse un ataque químico de contacto anisotrópico selectivo para formar la abertura en la trinchera 170, para un tapón conductivo. El ataque selectivo corroerá diferentes
25 materiales dieléctricos en diferentes tasas. Como resultado del ataque selectivo, los apilamientos de compuerta 104, y las regiones dieléctricas 124, están (fe protegidos durante el ataque pero el material dieléctrico 140, es corroído quitándolo hasta que el 5 substrato de silicio 102 (o la capa de silisuro de titanio sobre el silicio topado-n), se alcanza. A continuación del ataque de contacto selectivo, la abertura en la trinchera 170, puede llenarse con un material conductivo tal como
41 10 tungsteno. Los tapones de tungsteno 144, pueden formarse por el depósito de una placa de tungsteno y corrosión de retorno. Las líneas conductivas 190, pueden entonces establecerse sobre los tapones de tungsteno 144. 15 El método de fabricación detallado anteriormente, describe una forma para fabricar una
,fl estructura de arreglo de memoria usando únicamente tres pasos de enmascaramiento más allá de la lógica convencional CMOS. 20 El área dé celda unitaria mínima de la estructura de arreglo de memoria de la presente invención (una modalidad de la cual, se muestra tanto en la Fig. 2, como én la 3), preferentemente tiene un área de celda que es menor que 8F2, y más
25 preferentemente menor que 6F,¿2. El método para
fabricar el arreglo de memoria que se presenta, preferentemente requiere tres pasos o menos de enmascaramiento más allá del procesamiento convencional CMOS. 5 Por lo tanto, se ha presentado aquí un método para fabricar un arreglo de memoria que funciona eléctricamente y tiene un área de celda menor de 8F2, el método comprende tres o menos pasos de enmascaramiento en adición al número de pasos de
• 10 enmascaramiento usados para un flujo de proceso CMOS. También se presenta un método para fabricar una arreglo de memoria operado eléctricamente que tiene un área de celda menor de 6F2, el método comprende tres o menos pasos de enmascaramiento además del número de
15 pasos de enmascaramiento usados para un flujo de proceso SMOS. El elemento de memoria de cambio de fase de la presente invención, es un dispositivo de memoria de medición sin cambio, de modo que el método de
20 fabricación descrito presenta un método para fabricar un arreglo de memoria operado eléctricamente de medición sin cambio que comprende tres o menos pasos de enmascaramiento además del número de pasos de enmascaramiento usados en un flujo de proceso SMOS.
Debe notarse además, que el elemento de memoria de cambio de fase de la presente invención, también es un dispositivo de memoria de almacenamiento sin carga, de modo que el método de fabricación descrito anteriormente presenta 5 un método para fabricar una memoria operada eléctricamente de almacenamiento sin carga que comprende tres o menos pasos de enmascaramiento, además del número de pasos de enmascaramiento usados para un flujo de proceso SMOC. La siguiente tabla es un arreglo de memoria de 10 cambio de fase, de la presente invención en comparación a la memoria DRAM, SRAM, FLASH, y memoria ferro eléctrica con respecto a (1) área de celda, y (2) el número de pasos de enmascaramiento necesitados, además del número de pasos de enmascaramiento usados para un flujo de proceso CMOS. 15 TABLA (l)Area de celda (2) Pasos de enmascaramiento DRAM 8F¿ 6-9 SRAM 0 4T 40F¿ 5 6T 80F2 0 FLASH 8F2 5 FERROELÉCTRICO 8F2 3 PRESENTE INVENCIÓN 6F2 2-4 5 En una modalidad alternativa de la presente invención, los distanciadores conductivos de pared lateral
(fe 130B, pueden modificarse angostando su ancho (esto es su dimensión paralela a lo ancho del canal) , adyacente al
5 material de la memoria. Un ejemplo de distanciadores de pared lateral "angostados", se muestra en la Fig. 6, que muestra una vista en corte transversal del distanciador de pared lateral conductivo 130A, B, paralelo al ancho del canal en el ejemplo
10 mostrado en la Fig. 6, las superficies superiores de los distanciadores conductivos 130A, B, han sido atacados o corroídos adecuadamente para formar columnas sobresalientes angostas 188, adyacentes al material de memoria (las columnas sobresalen hacia la capa de memoria 250) . La altura de las
15 columnas así como la extensión del angostamiento puede controlarse para ajustar así tanto el ancho como el área de corte transversal del distanciador conductivo de pared lateral adyacente al material de memoria. El ancho y el área de sección transversal, pueden ser hechos para que sean lo
20 más pequeño posible adyacentes al material de memoria. Los distanciadores de pared lateral conductivos angostos 130A, B, de la Fig. 6, pueden hacerse formando distanciadores de óxido sobre los distanciadores conductivos 130A, B, de la Fig. 3, en aquellas posiciones donde se desee
25 un ancho angosto. Los distanciadores de óxido pueden usarse como enmascaramientos para corrosiones o ataques químicos, anisotrópicos o isotrópicos que corroen las secciones
(fe expuestas del distanciador conductivo, pero dejan aquellas secciones del distanciador conductivo que quedan abajo de la
5 mascara. Disminuyendo el ancho del distanciador conductivo adyacente al material de memoria, disminuye su área transversal en ese región. En general entre más pequeña es el área de una sección transversal, más elevada es la
^ 10 densidad de corriente dentro de la sección transversal. El aumento de la densidad de corriente ocasiona un calentamiento aumentado Joule, adyacente al material de la memoria. Esto provee flujo de calor incrementado al interior del material de la memoria. 15 La forma de los distanciadores de pared lateral conductivos, así como su orientación con respecto al material de memoria, también disminuye la cantidad de energía térmica transferida de regreso al distanciador conductivo desde el material de memoria. 20 En el elemento de memoria mostrado en la Fig. 1, cada uno de los primeros contactos 130A, B, es un distanciador de pared lateral conductivo formado desde una sola capa de material conductivo. Como se describe, el distanciador conductivo puede formarse por el depósito en
25 forma de una capa de contacto única sobre una superficie de pared lateral a lo que sigue un ataque inisotrópico de la capa de contacto. (fe Alternativamente, los distanciadores conductivos de pared lateral pueden formarse como un distanciador conductivo 5 de múltiples capas con más de una capa de contacto. Generalmente los distanciadores conductivos de la pared lateral de la presente invención pueden estar formados con una o más, dos o más, tres o más capas de contacto. El dispositivo de memoria 300, mostrado en la Fig. 1 10 7, es una modalidad alternativa del dispositivo de memoria de la presente invención en donde cada uno de los primeros contactos 130A, B, es un distanciador conductivo de pared lateral formado por dos capas de contacto. como el dispositivo de memoria mostrado en la Fig. 1, el dispositivo 15 de memoria 300, comprende dos elementos de memoria. Las Figuras. 8A, 8G, muestran como puede fabricarse jk el dispositivo de memoria 300. Refiriéndonos a la Fig. 8A, se provee un substrato 103, y una capa dieléctrica 128, formando una trinchera 172, con superficies de pared lateral
20 128S, y superficie de fondo 106. La trinchera 172, se extienden perpendicular al plano de la ilustración. Una primera capa de contacto 172, se deposita con forme sube la superficie superior de la capa 128, y dentro de la trinchera
172, cubriendo las superficies de pared lateral de la
25 trinchera 128S, y la superficie de fondo 106, de la trinchera. Una segunda capa de contacto 334, se deposita entonces sobre la primera capa de contacto 332. A (fe continuación, tanto la primera como la segunda capa de contacto 332, 334, se corroen anisotrópicamente para 5 retirar las porciones dispuestas horizontalmente de esas capas. Las porciones restantes de la primera capa de contacto 332, después del ataque anisotrópico se mencionan como las primeras capas de pared lateral 342. Las porciones restantes de la segunda capa de ^^ 10 contacto 334, se mencionan como las segundas capas de pared lateral 344. Colectivamente, la primera capa de pared lateral 342, y la segunda capa de pared lateral 344, forman un distanciador de pared lateral conductivo de doble capa. Debe notarse que la primera 15 capa de pared lateral, aunque substancialmente formada sobre la superficie de pared lateral 128S, tiene una ?k pequeña región "de pie", 343 formada sobre la superficie de fondo 106. Debe notarse que el grueso lateral de la 20 primera capa de pared lateral 342, es básicamente igual al grueso seleccionado de la primera capa de contacto 342. El grueso de la primera capa de contacto 342, se selecciona de modo que la primera capa 342, puede tener un grueso substancialmente 25 uniforme y aproximadamente 50, y aproximadamente 1,000
«3tt. LA.
angstroms, y preferentemente tendrá un grueso substancialmente uniforme entre 100 y 500 angstroms. (fe Similarmente, el grueso lateral de la segunda capa de pared lateral 344, es substancialmente igual 5 al grueso seleccionado de la segunda capa de contacto 334. El grueso de la segunda capa de contacto 344, se selecciona de modo, que la segunda capa de pared lateral 344, pueda tener un grueso substancialmente uniforme entre aproximadamente 50 y aproximadamente
• 10 1,000 angstroms y preferentemente tendrá un grueso substancialmente uniforme entre aproximadamente 100, y 500 angstroms . Una capa dieléctrica 350, se deposita sobre la estructura llenando la trinchera 172. La parte
15 superior de la estructura se pule entonces de manera mecánica y química (CNO) , para hace más plana la
?k superficie superior y exponer los bordes superiores
346, 348, de la primera y segunda capas de pared lateral 342 y 344 respectivamente. Es de notarse que
20 en la modalidad mostrada, los bordes 346, 348, son secciones transversales de los gruesos de las capas de pared lateral primera y segunda. Específicamente los bordes 346, 348, son secciones transversales laterales de las capas de pared lateral primera y segunda 342,
25 344.
A continuación las paredes de pared lateral primera 342, se atacan selectivamente de modo que los
(fe bordes superiores 342, queden corroídos abajo de los bordes superiores 348, de la segunda capa de la pared
5 lateral adyacente creando entradas en las primeras capas de pared lateral 342. Una capa dieléctrica 360, puede entonces depositarse sobre la estructura para llenar esas entradas. La capa dieléctrica 360 puede formarse de óxido TEOS, dióxido de silicio o nitruro
^^ 10 de silicio. A continuación la estructura se vuelve a pulir de manera mecánica y química para hacer más plana la superficie superior y asegurar que los bordes superiores 348, de la capa de pared lateral segunda
344, queden expuestos. La capa de memoria 250, la
15 capa de aislamiento 260, y la capa 260, se depositan como se describe anteriormente para formar la estructura mostrada en la Fig. 7. Refiriéndonos a la Fig. 7, se ve que el borde superior 348, de la segunda capa de pared lateral 344, 20 queda adyacente al material de la memoria y hace contacto con el material de la memoria. En contraste, el borde superior 346, de la primera capa de pared lateral 342, está remota con respecto al material de memoria y no hace contacto con el material de la 25 memoria. De hecho, el borde superior 346 de la primera capa de contacto 342, queda separado físicamente del material de memoria por el material dieléctrico 360. Por lo tanto, el área de contacto entre los distanciadores de pared lateral conductivos de dos capas 330A, B, y el material de memoria 250, es el área de contacto entre el borde superior 348, de la pared de pared lateral segunda 344, y el material de memoria 250. Las capas primeras de pared lateral 342, no están contiguas con el material de memoria 250, y están únicamente acopladas eléctricamente de manera indirecta al material de memoria 250, a través de las capas segundas de pared lateral 344. Los materiales para las capas laterales primeras y segundas 342, 344, se seleccionan preferentemente de modo que la resistividad eléctrica de la primera capa de pared lateral 342, sea menor que la resistividad eléctrica de la segunda capa 344. Ejemplos de material que pueden usarse para la primera capa de pared lateral 342, incluyen tungsteno de titanio, siluro de tungsteno, tungsteno, molibdeno y polisilicona dopada N+, y nitruro de titanio, la primera capa de pared lateral 342, puede tener un grueso entre aproximadamente 50 angstroms y 50 y aproximadamente 100 y 200 angstroms.
La segunda capa de pared lateral 344, preferentemente tiene una resistividad que es mayor (fe que la resistividad de la primera capa de pared lateral, ejemplos que pueden usarse para la segunda 5 capa de material incluyen nitruro de titanio, carbonitruro de titanio, nitruro de aluminio titanio, siliconitruro de tatanio, carbono, polisilicona, dopada N-, y formas de nitruro de titanio. La segunda capa de pared lateral 132, puede tener un grueso de 50 » 10 angstroms y 300 angstroms, y preferentemente de 100 y 200 angstroms. Refiriéndonos a la Fig. 7, se ve que los distanciadores conductivos de pared lateral de doble capa 330A, B, pueden pensarse como teniendo un primer
15 segmento Ll, que se extiende del substrato 102, al borde 346, de la primera capa de pared lateral 342, y un segundo segmento L2, que se extiende del borde 346, al borde 348, de la segunda capa de pared lateral 344
(adyacente al material de memoria) . Para el segmento
20 Ll, la primera capa de pared lateral 342, hace contacto eléctricamente (esto es provee una trayectoria eléctrica paralela o alternativa), con la segunda capa de pared lateral 344. La primera capa y segunda capa de pared lateral están eléctricamente de
25 modo que la corriente puede pasar a través de cualquier capa. Puesto que la resistividad de la primera capa es menor que la resistividad de la (fe segunda capa de pared lateral, la mayoría de la corriente eléctrica pasará a través de la primera capa 5 de pared lateral. El segmento Ll, provee así una trayectoria de corriente de menor resistencia. Para el segmento L2, toda la corriente debe pasar a través de la segunda capa de pared lateral más resistiva. El segmento L2, provee así una trayectoria
• 10 de corriente de alta resistencia. (Debe notarse que la resistividad de segmento L2, es mayor que la resistividad de Ll, cuando la resistividades o resistencias de las dos capas de pared lateral no son la misma ) . 15 Puesto que la resistencia del segmento L2, es mayor que la del Ll, la mayoría del calentamiento Joule dentro del distanciador conductivo de pared lateral de doble capa se presentará en la sección L2, adyacente al material de memoria, esto provee un 20 calentamiento más eficiente del material de memoria. En las modalidades del dispositivo de memoria descrito anteriormente, los primeros contactos eléctricos de cada uno de los elementos de memoria son distanciadores de pared lateral conductivos formados al depositar una o mas capas de contacto sobre las superficies laterales de una trinchera. (fe Alternativamente los distanciadores de pared lateral conductivos pueden formarse al depositar con 5 forma una o mas capas de contacto sobre la superficie o superficies de la pared lateral de un agujero de guía. El agujero de guía puede ser de forma redondeada, cuadrada, rectangular o irregular. Los distanciadores de pared lateral conductivos también 10 pueden formarse al depositar con forma una o mas capas de contacto sobre las superficies de pared lateral de un pilar o mesa. La figura 9 muestra una vista tridimensional de una estructura de memoria comprende un primer
15 contacto 400, una capa de material de memoria 250 y un segundo contacto 410. El primer contacto 400 es un distanciador de pared lateral conductivo, formado al depositar con forma una capa de contacto en una guía redondeada y luego someter a un ataque químico
20 anisotrópico. La capa de contacto para retirar las superficies dispuestas horizontalmente. La porción restante de la superficie de pared lateral de al guía es el distanciador 400 conductivo de pared lateral de forma tubular. El espacio de estante en la guía se
25 llena con material dieléctrico y la estructura luego
AL se pule mecánica, químicamente para exponer el distanciador conductivo de pared lateral. Una capa de (fe material de memoria se deposita sobre la parte superior de la estrucutra de modo que la superficie 5 inferior del material de memoria hace contacto con el borde superior anular de el distanciador conductivo de pared lateral. Una capa de material conductivo se deposita sobre la parte superior del material de memoria para formar un segundo contacto. • 10 El distanciador 400 de pared lateral conductivo, tiene un borde superior anular 402. El grueso del distanciador de pared lateral conductivo 400 y el grueso del borde superior anular 402, es básicamente igual al grueso de la capa de contacto
15 depositada con forma en la modalidad mostrada en la figura 9, se nota el borde 402 como una sección
• transversal lateral del distanciador conductivo 400. El área de contacto entre el distanciador conductivo 400 y el material de memoria 250, es el
20 área de contacto entre la capa de memoria 250 y el borde anular 402. Si todo el borde 402 hace contacto con la capa de memoria, entonces el área de contacto es un anillo anular. El área de contacto es proporcional al grueso del borde que es básicamente
25 igual al grueso de la capa de contacto depositada. Por lo tanto, el área de contacto puede así reducirse al controlar el proceso de deposito de la capa de (fe contacto y el área del electrodo efectiva del dispositivo de memoria mostrado en la figura 9 puede 5 reducirse mas allá de lo que se permite por la solución de la fotolitografía. Debe notarse que el primer contacto 400 mostrado en la figura 9 se forma como el distanciadora de pared lateral conductivo 400 que tiene una forma
10 tubular con dos extremos abiertos. Alternativamente el contacto puede formarse como un casco en forma de copa 450 que tiene la vista tridimensional mostrada en la figura 10a y la vista de corte transversal mostrada en la figura 10B. Como se nota el contacto 450 tiene un
15 borde 460 que esta adyacente al material de memoria. El área de contacto entre el contacto 450 y el material de memoria 250 es el área de contacto entre el borde 460 y el material de memoria 250. El casco como copa 4560 puede formarse al depositar una capa de
20 contacto en una vía o guía, llenando lo restante de la vía con un dieléctrico y puliendo mecánica, químicamente la superficie para hacerla plana y exponer el borde superior 460 del contacto 450. Las capas 250 y 410 pueden entonces depositarse. El área
25 de contacto entre el contacto 450 y el material de
1.
memoria es la región de contacto entre el borde 460 y el material de memoria. Si todo el borde hace contacto con el material de memoria, entonces el área de
• contacto esta en forma de un anillo anular. 5 También se presenta aquí un elemento de memoria programable eléctricamente que comprende un volumen de material de memoria de cambio de fase, un primer contacto eléctrico y un segundo contacto eléctrico, donde el primer contacto comprende una capa
10 de contacto que tiene un borde adyacente al volumen de material de memoria de cambio de fase. Generalmente la capa de contacto no esta restringida a ninguna orientación especifica o conformación. La capa de contacto puede estar
15 depositada básicamente de manera vertical. La capa de contacto puede depositarse verticalmente por ejemplo, formando el primer contacto como un distanciador de pared lateral conductivo sobre una superficie de pared lateral dispuesta verticalmente. 20 Alternativamente, la capa de contacto puede depositarse básicamente de manera horizontal. La capa de contacto puede depositarse básicamente de manera horizontal depositando la capa de contacto sobre un substrato depositado substancialmente de manera
25 horizontal. La figura HA muestra una vista tridimensional de una modalidad alternada de un elemento de memoria de la presente invención, que
F forma un panal de substrato semiconductor de silicio cristalino único 102. El elemento de memoria 600 5 comprende el volumen de material de memoria 250, un primero contacto eléctrico 610 que esta acoplado eléctricamente al material de memoria 250 y un segundo contacto eléctrico que esta acoplado eléctricamente al material de memoria y que esta dispuesto a distancia 1 10 del primer contacto 610. La figura 11B es una vista en corte transversal del mismo dispositivo ve memoria 600. En la modalidad mostrada en las figuras HA, B el primer contacto es una capa de contacto 610 que
15 esta dispuesta horizontalmente sobre substrato 102. La capa de contacto tiene un borde 612 que es adyacente al volumen del material de memoria 250. El área de contacto entre el material de memoria 250 y la capa de contacto 610 es el área de contacto entre el material
20 de memoria 250 y el borde 612. (como se muestra en esta modalidad el borde, es una rebanada en corte transversal paralela al grueso) El área de contacto entre la capa de contacto 610 y el material de memoria 250 es proporcional al grueso de la capa de contacto
25 610. SE nota que el acoplamiento eléctrico entre el
1., material de memoria y la capa de contacto 610, es ya sea todo o una porción del borde 612. El resto del volumen del material de memoria 250, esta aislado eléctricamente del primer contacto 610 por el material 5 dieléctrico 628. Preferentemente el borde 612, rodea circularmente una rebanada de corte transversal del volumen de material de memoria 250. Como se usa aquí, rodea en circulo significa que el borde 612 pasa
F 10 completamente alrededor de una rebanada de corte transversal del volumen del material de memoria 250. Sin embargo, el elemento de memoria puede estructurarse de modo que el borde únicamente de manera parcial rodee en circulo una rebanada de corte
15 transversal del volumen de material de memoria 250. En la modalidad mostrada, la rebanada de corte
F transversal es básicamente paralela al plano del substrato 102, sin embargo, otras orientaciones también son posibles. El segundo contacto, puede estar
20 formado como una capa de material conductivo y preferentemente como una capa delgada de película. En la modalidad mostrada en las figuras HA, B el segundo contacto 620 es una capa conductiva 620 que esta depositada sobre la capa superior del material de
25 memoria 250 de modo que la superficie de fondo del material conductivo 620 queda adyacente a la superficie superior del material de memoria 250 como se presenta aquí, es un elemento de memoria de celda única programable eléctricamente que comprende un volumen de material del memoria de cambio de fase y un primero y un segundo contacto para suministrar una señal eléctrica al material de memoria, donde cuando menos uno de los contactos esta adaptado para llevar a un máximo la necesidad de corriente adyacente a material de memoria y llevar a un mínimo la energía térmica que fluye desde el material de memoria al contacto . Al aumentar la densidad de corriente adyacente al material de memoria aumentando la cantidad de calentamiento Joule en esa región, de modo que mas energía térmica pueda fluir al material de memoria. La densidad de corriente (y por lo tanto el calentamiento Joule) puede aumentares al disminuir el área de corte transversal del contacto adyacente el material de memoria. Generalmente el material de memoria de cambio de fase usado en los elementos de memoria y en los arreglos de memoria de la presente invención puede ser cualquier material de memoria conocido en la técnica. Materiales específicos se describen en la patente US 5 166 758, 5,296,716, 5,414,271, 5,359,205, 5,341,328, 5,536,947, 5,534,712, 5,587,112 y 5,825,046, cuyas
F presentaciones se incorporan aquí por referencia. Como se describió anteriormente, los 5 materiales de cambio de fase son de preferencia directamente sobreescribibles de modo que puedan establecerse directamente a uno de una pluralidad de valores de resistencia sin la necesidad de establecerse a un valor específico de iniciación o de
10 borrado, independientemente del valor de resistencia previo del material en respuesta a una señal de entrada eléctrica seleccionada. Además, los materiales de cambio de fase, preferentemente tienen un margen dinámico grande que provee para un almacenamiento en
15 escala gris de múltiples bits de información binaria en una sola celda al simular la información codificada binaria en forma análoga y por lo tanto, almacenando múltiples bits de información codificada binaria como un solo valor de resistencia en una celda única.
20 Además, los materiales de cambio de fase pueden tener un margen dinámico de resistencia de valores eléctricos con la capacidad para establecer directamente a uno de una pluralidad de valores de resistencia dentro del alcance dinámico sin la
25 necesidad de que se ha establecido u n inicio especifico o valor de resistencia borrado, independientemente del valor de resistencia previo del (fe material en respuesta a una señal de entrada eléctrica seleccionada . 5 En una modalidad de la presente invención, el volumen del material de memoria que define un elemento de memoria de celda única puede tener un alcance o margen dinámico de resistencia que provee para dos niveles detectables distintivos de valor de
F 10 resistencia eléctricos, ofreciendo así, capacidades de almacenamiento para datos de un solo bit. En otra modalidad de la presente invención, el volumen de material de memoria, define un elemento de memoria de una celda única que puede tener cuando
15 menos tres niveles detectables distintos de valores de resistencia eléctricos y así ser capaz de almacenar k mas de un bit de información binaria, proveyendo de esa manera al elemento de memoria con capacidades de almacenamiento de multibit. Preferentemente el volumen
20 de material de memoria que define un elemento de memoria de celda única puede tener cuando menos cuatro niveles detectables distintos de valores de resistencia eléctricos de modo que el alcance dinámico y las capacidades de multibit proveen almacenamiento
25 para cuando menos dos bits de información binaria en un elemento de memoria de celda única. Pero, en otra modalidad de la presente invención, el alcance
(fe dinámico de la resistencia, se provee para cuando menos dieciséis niveles detectables distintos de
5 valores de resistencia eléctrica, de modo que el alcance dinámico y las capacidades de multibit provean almacenamiento para cuando menos cuatro bits de información binaria en un elemento de memoria de celda única . ^ 10 Los materiales de memoria de cambio de fase pueden formarse desde una pluralidad de elementos atómicos, cada uno de los cuales es presente a través de todo el volumen del material de memoria. Preferentemente el material de memoria incluye cundo
15 menos un elemento calcógeno. Preferentemente los elementos calcógenos se seleccionan del grupo k consistente de TE, Se y mezclas o aleaciones de los mismos. Mas preferentemente el material de memoria incluye una mezcla de Te y Se. El material de memoria
20 puede incluir cuando menos un elemento seleccionado del grupo consistente de Ge, Sb, Vi, Pb, Sn, As, S, Si, Po y mezclas o aleaciones de los mismos. El material de memoria puede incluir cuando menos un elemento de material de transición. El termino
25 material de transición se usa aquí incluyendo los elementos 21 a 30, 29 a 48, 57 y 72 a 80. Preferentemente, el uno o los múltiples elementos
F metálicos de transición que se usen se seleccionan del grupo consistente de Cr, Fe, Ni, Nb, Pd, Pt y mezclas 5 o aleaciones de los mismos. Los elementos de memoria de la presente solicitud de patente, poseen valores substanciales de resistencia establecidos no volátiles. Sin embargo, si el valor de resistencia hace bajo algunas
F 10 circunstancias una desviación de su valor establecido originalmente, "modificación de composición" descrito de aquí en adelante puede usarse para compensar este desplazamiento. Como se usa aquí el termino "no volátil" se refiere a la condición en la cual el valor
15 de resistencia establecido permanece básicamente constante para periodos de tiempo de almacenamiento o
F de archivo. Por supuesto, el software (incluyendo el sistema de retroalimentación discutido de aquí en adelante) puede emplearse para asegurar que
20 absolutamente ningún desplazamiento se presentara fuera de un margen seleccionado de error. Debido a que el desplazamiento del valor de resistencia de los elementos de memoria pueden si se dejan sin atención, impedir una escala gris de almacenamiento de
información, es deseable llevar a un mínimo el desplazamiento. (fe "La modificación de composición o por medio de composición" como se define aquí, incluye cualquier
5 medio de modificar por la composición el volumen del material de memoria para producir valores estables substancialmente de resistencia incluyendo la adición de elementos de ensanchamiento del espacio de banda para aumentar la resistencia inherente del materia. Un f 10 ejemplo de modificación por la composición es incluir falta de homogeneidades de composición graduadas con respecto al grueso. Por ejemplo, el volumen de material de memoria puede graduarse desde una primera aleación Te, Ge, Cb, a una segunda aleación Te, Ge, Cb
15 de composición diferente. El grado de composición puede tomar cualquier forma que reduzca el
(II desplazamiento del valor de resistencia establecido y no necesite limitarse a una primera y a una segunda aleación del mismo sistema de aleación. También la
20 graduación puede realizarse con mas de dos aleaciones. La graduación puede ser uniforme y continua o también puede ser no uniforme o no continua. Un ejemplo especifico de graduación por composición que resulta en un desplazamiento reducido del valor de
25 resistencia, incluye una graduación uniforme y
continua de Ge? , Sb29, Te57, en una superficie a Ge22, Sb22, Tese en la superficie opuesta. fe Otra manera de emplear una modificación de composición para reducir el desplazamiento de 5 resistencia es, poniendo en capas el volumen del material de memoria. Esto es, el volumen del material de memoria puede formarse de una pluralidad de capas relativamente discretas de una composición diferente, por ejemplo el volumen del material de memoria puede
F 10 incluir uno o mas pares de capas cada uno de los cuales de forma de una aleación Te, Ge, Sb. De nuevo, como era el caso con composiciones graduadas, cualquier combinación de capas que resulten en un desplazamiento substancial reducido del valor de
15 resistencia puede emplearse. Las capas pueden ser de un grueso similar o pueden ser de diferente grueso. k Cualquier numero de capas pueden usarse y múltiples capas de la misma aleación pueden estar presentes en el volumen del material de memoria ya sea de manera
20 contigua o remota una de la otra. También capas de cualquier numero de composición de aleación diferente puede usarse. Un ejemplo especifico de poner en capas de composición variable, es un volumen de material de memoria que incluye pares de capas alternantes Gei4, 25 Sb29, Te57, y Ge22, Sb22, Te56. Sin embargo, otra forma de falta de homogeneidad u falta de homogeneidad para reducir el desplazamiento de resistencia, se realiza
F combinando una graduación de composición y capas de diferente composición. Mas particularmente, la 5 graduación de composición anteriormente mencionada puede combinarse con cualquiera de las capas de composición descritas anteriormente para formar un volumen estable de material de memoria. Volúmenes ejemplares de material de volumen que emplean esta
F 10 combinación son: 1) un volumen de material de memoria que incluye una capa discreta de Ge22, Sb22, Tese, a lo que sigue una composición graduada de Gen, Sb29, Tes , y Ge22, Sb22, Te56 y (2) un volumen de material de memoria que incluya una capa discreta de Ge?4, Sb29,
15 Te57, y una composición graduada de Ge?4, Sb29, Tes7 y Ge22, Sb22, Te56. Ha de entenderse que esta presentación es una forma de modalidades detalladas descritas para hacer una presentación total y completa de la invención y
20 que tales detalles no han de interpretarse como limitando el alcance de esta invención, como se establece y define en las reivindicaciones anexas.
L
Claims (20)
- REIVINDICACIONES 1. Un elemento de memoria que comprende: (fe - una capa conductiva; - un primer material dialéctico y 5 - un segundo material dialéctico, cuando menos una porción de la capa conductiva dispuesta entre los materiales dialécticos primero y segundo en donde una porción de borde de la capa conductiva queda expuesta y; un material de resistencia programable en 10 comunicación eléctrica con la capa conductiva, substancialmente toda la comunicación ocurre a través de la porción de borde mencionada.
- 2. El elemento de memoria de acuerdo con la reivindicación 1, en donde el material dialéctico primero 15 incluye una superficie de pared lateral formada ahí estando dispuesta la capa conductiva sobre la superficie de pared lateral .
- 3. El elemento de memoria de acuerdo con la reivindicación 1, en donde la porción de borde es un contacto 20 anular o un contacto lineal.
- 4. El elemento de memoria de acuerdo con la reivindicación 1, en donde la porción de borde rodea cuando menos una porción del material de resistencia programable.
- 5. El elemento de memoria de acuerdo con la 25 reivindicación 1, en donde la capa conductiva esta en forma de copa, la capa conductiva en forma de copa tiene un extremo abierto adyacente al material de resistencia programable. (fe
- 6. El elemento de memoria de acuerdo con la reivindicación 1, en donde el material de resistencia 5 programable comprende un material de cambio de fase.
- 7. El elemento de memoria de acuerdo con la reivindicación 1, en donde el material de resistencia programable comprende un elemento calcógeno.
- 8. Un elemento de memoria que comprende: 10 - un primer material dialéctico; - una capa conductiva dispuesta sobre el primer material dialéctico; - un segundo material dialéctico dispuesto sobre la capa conductiva en donde una porción de borde de la capa 15 conductiva queda expuesta; y un material de resistencia programable en k comunicación eléctrica con la capa conductiva, substancialmente toda la comunicación ocurre a grave de la porción de borde. 20
- 9. El elemento de memoria de acuerdo con la reivindicación 8, en donde el primer material dialéctico incluye una superficie de pared lateral formada ahí, estando la capa conductiva dispuesta sobre la superficie de la pared lateral.
- 10. El elemento de memoria de acuerdo con la reivindicación 8, en donde la porción de borde esta en contacto anular o en contacto lineal.
- 11. El elemento de memoria de acuerdo con la 5 reivindicación 8, en donde la porción de borde rodea circularmente cuando menos una porción del material de resistencia programable.
- 12. El elemento de memoria de acuerdo con la reivindicación 8, en donde la capa conductiva tiene forma de 10 copa, la capa conductiva en forma de copa tiene un extremo abierto adyacente al material de resistencia programable.
- 13. El elemento de memoria de acuerdo con la reivindicación 8, en donde el material de resistencia programable comprende un material de cambio de fase. 15
- 14. El elemento de memoria de acuerdo con la reivindicación 8, en donde el material de resistencia k programable comprende un elemento calcógeno.
- 15. Un elemento de memoria que comprende: un primer material dialéctico que tiene una 20 superficie de pared lateral ahí formada; un distanciador de pared lateral conductivo dispuesto sobre la superficie de pared lateral; - un segundo material dieléctrico dispuesto sobre el distanciador de pared lateral conductivo, en donde una 25 porción de borde del distanciador queda expuesta; y - un material de resistencia programable esta en comunicación eléctrica con el distanciador, básicamente toda la comunicación se presenta a través de la porción de borde.
- 16. El elemento de memoria de acuerdo con la 5 reivindicación 15, en donde el distanciador de pared lateral conductivo comprende cuando menos una primera capa y una segunda capa conductiva, la primera capa conductiva esta dispuesta sobre la superficie de pared lateral y la segunda capa conductiva esta dispuesta sobre la primera capa 10 conductiva.
- 17. El elemento de memoria de acuerdo con la reivindicación 16, en donde la resistividad de la primera capa conductiva es menor que la resistividad de la segunda capa conductiva. 15
- 18. El elemento de memoria de acuerdo con la reivindicación 15, en donde la porción de borde es un contacto anular o un contacto lineal.
- 19. El elemento de memoria de acuerdo con la reivindicación 15, en donde el material de resistencia 20 programable comprende un material de cambio de fase.
- 20. El elemento de memoria de acuerdo con la reivindicación 15, en donde el material de resistencia programable comprende un elemento calcógeno. 25
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/276,273 US6969866B1 (en) | 1997-10-01 | 1999-03-25 | Electrically programmable memory element with improved contacts |
| PCT/US2000/007666 WO2000057498A1 (en) | 1999-03-25 | 2000-03-22 | Electrically programmable memory element with improved contacts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| MXPA01009609A true MXPA01009609A (es) | 2002-07-02 |
Family
ID=23055972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| MXPA01009609A MXPA01009609A (es) | 1999-03-25 | 2000-03-22 | Elemento de memoria electricamente programable con contactos mejorados. |
Country Status (13)
| Country | Link |
|---|---|
| US (2) | US6815705B2 (es) |
| EP (2) | EP1760797A1 (es) |
| JP (1) | JP4558950B2 (es) |
| KR (1) | KR100441692B1 (es) |
| CN (1) | CN1210819C (es) |
| AU (1) | AU3769900A (es) |
| BR (1) | BR0009308A (es) |
| CA (1) | CA2367365A1 (es) |
| DE (1) | DE60032129T2 (es) |
| MX (1) | MXPA01009609A (es) |
| NO (1) | NO20014633D0 (es) |
| TW (1) | TW475262B (es) |
| WO (1) | WO2000057498A1 (es) |
Families Citing this family (179)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935951B2 (en) * | 1996-10-28 | 2011-05-03 | Ovonyx, Inc. | Composite chalcogenide materials and devices |
| WO2000057498A1 (en) * | 1999-03-25 | 2000-09-28 | Energy Conversion Devices, Inc. | Electrically programmable memory element with improved contacts |
| US7247876B2 (en) * | 2000-06-30 | 2007-07-24 | Intel Corporation | Three dimensional programmable device and method for fabricating the same |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6440837B1 (en) * | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
| US6433310B1 (en) * | 2001-01-31 | 2002-08-13 | International Business Machines Corporation | Assembly suitable for reading/writing/erasing information on a media based on thermal coupling |
| US6514788B2 (en) * | 2001-05-29 | 2003-02-04 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing contacts for a Chalcogenide memory device |
| US7365354B2 (en) * | 2001-06-26 | 2008-04-29 | Ovonyx, Inc. | Programmable resistance memory element and method for making same |
| US6764894B2 (en) * | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US7319057B2 (en) * | 2001-10-30 | 2008-01-15 | Ovonyx, Inc. | Phase change material memory device |
| EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
| CN1311553C (zh) * | 2001-12-12 | 2007-04-18 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| US7116593B2 (en) * | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
| DE60220015T2 (de) * | 2002-02-20 | 2008-01-10 | Stmicroelectronics S.R.L., Agrate Brianza | Kontaktstruktur, Phasenwechsel-Speicherzelle und deren Herstellungsverfahren mit Elimination von Doppelkontakten |
| US6972430B2 (en) | 2002-02-20 | 2005-12-06 | Stmicroelectronics S.R.L. | Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof |
| US6891747B2 (en) | 2002-02-20 | 2005-05-10 | Stmicroelectronics S.R.L. | Phase change memory cell and manufacturing method thereof using minitrenches |
| US6930913B2 (en) | 2002-02-20 | 2005-08-16 | Stmicroelectronics S.R.L. | Contact structure, phase change memory cell, and manufacturing method thereof with elimination of double contacts |
| DE60226839D1 (de) * | 2002-02-20 | 2008-07-10 | St Microelectronics Srl | Phasenwechsel-Speicherzelle sowie deren Herstellungsverfahren mittels Minigräben |
| DE60222373T2 (de) * | 2002-02-20 | 2008-06-12 | Stmicroelectronics S.R.L., Agrate Brianza | Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren |
| WO2003085741A1 (fr) * | 2002-04-10 | 2003-10-16 | Matsushita Electric Industrial Co., Ltd. | Bascule bistable non volatile |
| KR100437457B1 (ko) * | 2002-04-11 | 2004-06-23 | 삼성전자주식회사 | 보이드를 갖는 상변환 기억 셀들 및 그 제조방법들 |
| US6717234B2 (en) * | 2002-05-01 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Resistive memory for data storage devices |
| US6846683B2 (en) * | 2002-05-10 | 2005-01-25 | Infineon Technologies Ag | Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers |
| DE10236439B3 (de) * | 2002-08-08 | 2004-02-26 | Infineon Technologies Ag | Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung |
| US6583003B1 (en) * | 2002-09-26 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Method of fabricating 1T1R resistive memory array |
| JP4928045B2 (ja) * | 2002-10-31 | 2012-05-09 | 大日本印刷株式会社 | 相変化型メモリ素子およびその製造方法 |
| JP4509467B2 (ja) | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
| DE10255117A1 (de) * | 2002-11-26 | 2004-06-17 | Infineon Technologies Ag | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
| US6867425B2 (en) | 2002-12-13 | 2005-03-15 | Intel Corporation | Lateral phase change memory and method therefor |
| DE60335208D1 (de) | 2002-12-19 | 2011-01-13 | Nxp Bv | Elektrisches bauelement mit einer schicht aus phasenwechsel-material und verfahren zur seiner herstellung |
| CN100521277C (zh) * | 2002-12-19 | 2009-07-29 | Nxp股份有限公司 | 包含相变材料的电器件 |
| USRE48202E1 (en) | 2002-12-19 | 2020-09-08 | Iii Holdings 6, Llc | Electric device comprising phase change material |
| DE60312040T2 (de) * | 2002-12-19 | 2007-12-13 | Koninklijke Philips Electronics N.V. | Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung |
| EP1439583B1 (en) | 2003-01-15 | 2013-04-10 | STMicroelectronics Srl | Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof |
| US7129560B2 (en) * | 2003-03-31 | 2006-10-31 | International Business Machines Corporation | Thermal memory cell and memory device including the thermal memory cell |
| DE60328960D1 (de) * | 2003-04-16 | 2009-10-08 | St Microelectronics Srl | Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle |
| EP1475840B1 (en) * | 2003-05-07 | 2006-07-19 | STMicroelectronics S.r.l. | Process for manufacturing a memory device having selector transistors for storage elements and memory device fabricated thereby |
| JP4634014B2 (ja) | 2003-05-22 | 2011-02-16 | 株式会社日立製作所 | 半導体記憶装置 |
| KR100979710B1 (ko) * | 2003-05-23 | 2010-09-02 | 삼성전자주식회사 | 반도체 메모리 소자 및 제조방법 |
| TWI365914B (en) * | 2003-07-03 | 2012-06-11 | Mitsubishi Materials Corp | Phase change recording film having high electrical resistance and sputtering target for forming phase change recording film |
| US7308067B2 (en) * | 2003-08-04 | 2007-12-11 | Intel Corporation | Read bias scheme for phase change memories |
| US20050032269A1 (en) * | 2003-08-04 | 2005-02-10 | Daniel Xu | Forming planarized semiconductor structures |
| EP1505656B1 (en) | 2003-08-05 | 2007-01-03 | STMicroelectronics S.r.l. | Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby |
| DE10340405B3 (de) * | 2003-09-02 | 2004-12-23 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
| US6906359B2 (en) * | 2003-10-22 | 2005-06-14 | Skyworks Solutions, Inc. | BiFET including a FET having increased linearity and manufacturability |
| DE20321085U1 (de) * | 2003-10-23 | 2005-12-29 | Commissariat à l'Energie Atomique | Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein |
| JP2005183557A (ja) * | 2003-12-18 | 2005-07-07 | Canon Inc | 半導体集積回路とその動作方法、該回路を備えたｉｃカード |
| DE102004011430B4 (de) * | 2004-03-09 | 2008-06-19 | Qimonda Ag | Halbleiterspeichereinrichtung |
| DE102004015899B4 (de) * | 2004-03-31 | 2009-01-02 | Qimonda Ag | Herstellungsverfahren für ein PCM-Speicherelement |
| KR101029339B1 (ko) | 2004-05-14 | 2011-04-13 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 기억장치 |
| WO2005117118A1 (ja) | 2004-05-25 | 2005-12-08 | Renesas Technology Corp. | 半導体装置 |
| KR100668825B1 (ko) * | 2004-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
| KR100626381B1 (ko) * | 2004-07-19 | 2006-09-20 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR100655796B1 (ko) * | 2004-08-17 | 2006-12-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100623181B1 (ko) * | 2004-08-23 | 2006-09-19 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
| KR100626388B1 (ko) * | 2004-10-19 | 2006-09-20 | 삼성전자주식회사 | 상변환 메모리 소자 및 그 형성 방법 |
| JP2008518373A (ja) | 2004-10-21 | 2008-05-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相変化メモリセルを有する集積回路および相変化メモリセルのアドレス指定方法 |
| US7135727B2 (en) * | 2004-11-10 | 2006-11-14 | Macronix International Co., Ltd. | I-shaped and L-shaped contact structures and their fabrication methods |
| KR100827653B1 (ko) * | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| EP1677357A1 (en) * | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Phase change memory device having an adhesion layer and manufacturing process thereof |
| EP1677371A1 (en) * | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Dual resistance heater for phase change devices and manufacturing method thereof |
| US20080277642A1 (en) * | 2005-01-25 | 2008-11-13 | Nxp B.V. | Fabrication of Phase-Change Resistor Using a Backend Process |
| US7214958B2 (en) * | 2005-02-10 | 2007-05-08 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| US7348590B2 (en) * | 2005-02-10 | 2008-03-25 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| US7361925B2 (en) * | 2005-02-10 | 2008-04-22 | Infineon Technologies Ag | Integrated circuit having a memory including a low-k dielectric material for thermal isolation |
| US8022382B2 (en) * | 2005-03-11 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change memory devices with reduced programming current |
| EP1710850B1 (en) | 2005-04-08 | 2010-01-06 | STMicroelectronics S.r.l. | Lateral phase change memory |
| KR100645064B1 (ko) * | 2005-05-23 | 2006-11-10 | 삼성전자주식회사 | 금속 산화물 저항 기억소자 및 그 제조방법 |
| US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| JP4860249B2 (ja) * | 2005-11-26 | 2012-01-25 | エルピーダメモリ株式会社 | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| JP4860248B2 (ja) * | 2005-11-26 | 2012-01-25 | エルピーダメモリ株式会社 | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| TWI291745B (en) * | 2005-11-30 | 2007-12-21 | Ind Tech Res Inst | Lateral phase change memory with spacer electrodes and method of manufacturing the same |
| US7606056B2 (en) | 2005-12-22 | 2009-10-20 | Stmicroelectronics S.R.L. | Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured |
| US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7714315B2 (en) * | 2006-02-07 | 2010-05-11 | Qimonda North America Corp. | Thermal isolation of phase change memory cells |
| JP4691454B2 (ja) * | 2006-02-25 | 2011-06-01 | エルピーダメモリ株式会社 | 相変化メモリ装置およびその製造方法 |
| US7910907B2 (en) * | 2006-03-15 | 2011-03-22 | Macronix International Co., Ltd. | Manufacturing method for pipe-shaped electrode phase change memory |
| US20070252127A1 (en) * | 2006-03-30 | 2007-11-01 | Arnold John C | Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof |
| JP4437297B2 (ja) | 2006-06-22 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| US20080019257A1 (en) * | 2006-07-18 | 2008-01-24 | Jan Boris Philipp | Integrated circuit with resistivity changing material having a step-like programming characteristitic |
| WO2008021912A2 (en) * | 2006-08-08 | 2008-02-21 | Nantero, Inc. | Nonvolatile resistive memories, latch circuits, and operation circuits having scalable two-terminal nanotube switches |
| JP4257352B2 (ja) * | 2006-08-22 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US7541609B2 (en) * | 2006-11-17 | 2009-06-02 | International Business Machines Corporation | Phase change memory cell having a sidewall contact |
| US20080137400A1 (en) * | 2006-12-06 | 2008-06-12 | Macronix International Co., Ltd. | Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same |
| US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US8188569B2 (en) * | 2006-12-15 | 2012-05-29 | Qimonda Ag | Phase change random access memory device with transistor, and method for fabricating a memory device |
| US7718989B2 (en) * | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| TW200832771A (en) * | 2007-01-25 | 2008-08-01 | Ind Tech Res Inst | Phase change memory device and method of fabricating the same |
| CN101257084B (zh) * | 2007-02-26 | 2014-05-14 | 茂德科技股份有限公司 | 相变化存储器及其制造方法 |
| US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US7745231B2 (en) | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
| US8237149B2 (en) | 2007-06-18 | 2012-08-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device having bottom electrode |
| KR100911473B1 (ko) | 2007-06-18 | 2009-08-11 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US7906772B2 (en) * | 2007-09-04 | 2011-03-15 | Ovonyx, Inc. | Memory device |
| US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7804083B2 (en) * | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| US8426838B2 (en) * | 2008-01-25 | 2013-04-23 | Higgs Opl. Capital Llc | Phase-change memory |
| US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| JP2008252112A (ja) * | 2008-05-15 | 2008-10-16 | Renesas Technology Corp | 不揮発性半導体記憶装置および不揮発性メモリセル |
| US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
| US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| CN101661992B (zh) * | 2008-08-29 | 2014-05-28 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元器件的复合电极结构 |
| US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US8604457B2 (en) * | 2008-11-12 | 2013-12-10 | Higgs Opl. Capital Llc | Phase-change memory element |
| US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) * | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8350316B2 (en) * | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) * | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US8363463B2 (en) * | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US7894254B2 (en) * | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US8110822B2 (en) * | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
| US8064248B2 (en) * | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| US8178387B2 (en) * | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| US10249379B2 (en) * | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8890105B2 (en) * | 2012-08-29 | 2014-11-18 | Kabushiki Kaisha Toshiba | Nonvolatile memory |
| US20140117302A1 (en) * | 2012-11-01 | 2014-05-01 | Micron Technology, Inc. | Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| CN103500795B (zh) * | 2013-09-30 | 2015-07-22 | 上海新安纳电子科技有限公司 | 一种相变存储器电极结构的制备方法 |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| JP2015185792A (ja) * | 2014-03-26 | 2015-10-22 | セイコーエプソン株式会社 | 配線構造及びその製造方法 |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| US11711989B2 (en) | 2021-03-23 | 2023-07-25 | International Business Machines Corporation | Phase change memory |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414271A (en) * | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| US5714768A (en) * | 1995-10-24 | 1998-02-03 | Energy Conversion Devices, Inc. | Second-layer phase change memory array on top of a logic device |
| US5683930A (en) * | 1995-12-06 | 1997-11-04 | Micron Technology Inc. | SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making |
| US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US5933365A (en) * | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
| WO2000057498A1 (en) * | 1999-03-25 | 2000-09-28 | Energy Conversion Devices, Inc. | Electrically programmable memory element with improved contacts |
-
2000
- 2000-03-22 WO PCT/US2000/007666 patent/WO2000057498A1/en active IP Right Grant
- 2000-03-22 CA CA002367365A patent/CA2367365A1/en not_active Abandoned
- 2000-03-22 EP EP06023789A patent/EP1760797A1/en not_active Withdrawn
- 2000-03-22 CN CNB008080437A patent/CN1210819C/zh not_active Expired - Lifetime
- 2000-03-22 AU AU37699/00A patent/AU3769900A/en not_active Abandoned
- 2000-03-22 DE DE60032129T patent/DE60032129T2/de not_active Expired - Fee Related
- 2000-03-22 EP EP00916621A patent/EP1171920B1/en not_active Expired - Lifetime
- 2000-03-22 JP JP2000607287A patent/JP4558950B2/ja not_active Expired - Lifetime
- 2000-03-22 MX MXPA01009609A patent/MXPA01009609A/es unknown
- 2000-03-22 BR BR0009308-4A patent/BR0009308A/pt not_active Application Discontinuation
- 2000-03-22 KR KR10-2001-7012157A patent/KR100441692B1/ko active IP Right Grant
- 2000-04-21 TW TW089105608A patent/TW475262B/zh not_active IP Right Cessation
-
2001
- 2001-08-02 US US09/921,038 patent/US6815705B2/en not_active Expired - Lifetime
- 2001-09-24 NO NO20014633A patent/NO20014633D0/no unknown
-
2004
- 2004-11-05 US US10/981,826 patent/US7253429B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050062132A1 (en) | 2005-03-24 |
| EP1760797A1 (en) | 2007-03-07 |
| KR20020007341A (ko) | 2002-01-26 |
| JP2002540605A (ja) | 2002-11-26 |
| AU3769900A (en) | 2000-10-09 |
| JP4558950B2 (ja) | 2010-10-06 |
| EP1171920B1 (en) | 2006-11-29 |
| US20020017701A1 (en) | 2002-02-14 |
| DE60032129D1 (de) | 2007-01-11 |
| CN1210819C (zh) | 2005-07-13 |
| EP1171920A1 (en) | 2002-01-16 |
| BR0009308A (pt) | 2001-12-18 |
| EP1171920A4 (en) | 2005-10-19 |
| US6815705B2 (en) | 2004-11-09 |
| DE60032129T2 (de) | 2007-09-27 |
| WO2000057498A1 (en) | 2000-09-28 |
| NO20014633D0 (no) | 2001-09-24 |
| US7253429B2 (en) | 2007-08-07 |
| TW475262B (en) | 2002-02-01 |
| KR100441692B1 (ko) | 2004-07-27 |
| CA2367365A1 (en) | 2000-09-28 |
| CN1352808A (zh) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MXPA01009609A (es) | Elemento de memoria electricamente programable con contactos mejorados. | |
| US7407829B2 (en) | Electrically programmable memory element with improved contacts | |
| US7023009B2 (en) | Electrically programmable memory element with improved contacts | |
| US11050019B2 (en) | Memory devices including phase change material elements | |
| US7271440B2 (en) | Method and apparatus for forming an integrated circuit electrode having a reduced contact area | |
| US7220983B2 (en) | Self-aligned small contact phase-change memory method and device | |
| US7238994B2 (en) | Thin film plate phase change ram circuit and manufacturing method | |
| US20110189832A1 (en) | Phase Change Material Memory Device | |
| US20080023685A1 (en) | Memory device and method of making same | |
| US10803933B2 (en) | Self-aligned high density and size adjustable phase change memory | |
| US9276208B2 (en) | Phase change memory cell with heat shield | |
| US7579210B1 (en) | Planar segmented contact |