JP2005317812A - 相変化メモリおよびその作製方法 - Google Patents

Abstract

【課題】従来の相変化メモリに比べて消費電力が小さい低消費電力の相変化メモリおよびその作製方法を提供する。
【解決手段】相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜と、上記絶縁体薄膜の一方の面に配置された第１の電極と、上記絶縁体薄膜の他方の面に配置された第２の電極とを有して構成されたキャパシタと、上記キャパシタの上記第１の電極または上記第２の電極に接続された電気抵抗と、上記電気抵抗に接続された第３の電極とを有し、上記キャパシタと上記電気抵抗と上記第３の電極とを電気的に結合した。
【選択図】 図１

Description

本発明は、相変化メモリおよびその作製方法に関し、さらに詳細には、不揮発性の高密度な集積回路メモリ素子を構成する際に用いて好適な相変化メモリおよびその作製方法に関し、特に、カルコゲナイドのような相変化材料を用いたメモリたる相変化メモリおよびその作製方法に関する。

従来より、カルコゲナイドのような相変化材料を用いたメモリたる相変化メモリが知られている。

ここで、相変化メモリに用いられるカルコゲナイドとは、一つ以上の固体相によって特徴付けられる相変化材料であり、例えば、電流または光エネルギーによって引き起こされる熱を用いて、そのような相同士の間で相状態を可変することができるものである。

こうしたカルコゲナイドを用いた相変化メモリの相状態は、カルコゲナイドのバルク抵抗によって決定される。即ち、カルコゲナイドの異なる固体相はそれぞれ異なる抵抗率を有するので、カルコゲナイド素子のバルク抵抗は所定の相状態にあるカルコゲナイド素子の量を示すことになる。

ところで、上記したようなカルコゲナイドを用いた相変化メモリは、具体的には、カルコゲナイド薄膜と電気抵抗とを電気的に結合して構成されるものである。

このようなカルコゲナイド薄膜と電気抵抗とを電気的に結合して構成された相変化メモリの動作について説明すると、電気抵抗に所定の電流を流して熱を発生させ、その熱によりカルコゲナイド薄膜を加熱して所定温度まで増温することによりカルコゲナイド薄膜の相状態を変化させ、この相状態の変化を利用してデータの書き込みまたは消去を行うものである。

即ち、結晶相のカルコゲナイド材料を非晶質相へと相変化させるときには、カルコゲナイド材料をその溶融温度まで加熱して急冷し、一方、非晶質相のカルコゲナイドを結晶相へと相変化させるときには、カルコゲナイド材料をその結晶化温度まで加熱して徐冷すればよいことが知られているので、上記した相変化メモリにおいては、電気抵抗へ流す電流値を制御することによりカルコゲナイド薄膜の加熱温度を制御して、カルコゲナイド薄膜の相状態を結晶相と非晶質相との間で選択的に変化させることにより、データの書き込みや消去を行うようになされている。

ここで、相変化メモリとして適したカルコゲナイド材料として、例えば、Ｇｅ−Ｓｂ−Ｔｅの合金系が知られている。

しかしながら、このＧｅ−Ｓｂ−Ｔｅの合金系は、その組成比に依存して約６００℃〜７００℃の溶融温度を有するが、相変化メモリとして構成されたカルコゲナイド薄膜を６００℃〜７００℃の高い溶融温度まで加熱するためには、一般には、約０．３Ｖ〜０．４Ｖ以上の電圧下で約０．４ｍＡ以上の高い電流値を電気抵抗に流す必要があり、消費電力が大きいという問題点があった。

また、カルコゲナイド薄膜の相変化に伴う相変化メモリの電気抵抗の変化を読み取る際、即ち、書き込まれたデータを読み取る際にも、カルコゲナイド薄膜へ所定の電流を流す必要があり、相変化メモリへのデータ読み取りの際にも大きな電力消費を伴うという問題点があった。

そして、このように消費電力が大きくなるという点が、相変化メモリをモバイル電子機器などのメモリとして利用する際の阻害要因となることが指摘されており、消費電力のなるべく小さい相変化メモリ素子の開発が強く要望されているものであった。

なお、本願出願人が特許出願時に知っている先行技術は、上記において説明したようなものであって文献公知発明に係る発明ではないため、記載すべき先行技術情報はない。

本発明は、従来の技術に対する上記した要望に鑑みてなされたものであり、その目的とするところは、従来の相変化メモリに比べて消費電力が小さい低消費電力の相変化メモリおよびその作製方法を提供しようとするものである。

上記目的を達成するために、本発明は、一対の電極の間に相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜を配置してキャパシタを構成し、このキャパシタの一方の電極に電気抵抗を接続し、さらにこの電気抵抗に電極を接続して、これらキャパシタと電気抵抗と電極とを電気的に結合することにより相変化メモリを構成したものである。

従って、この本発明による相変化メモリにおいては、電気抵抗に通電して電気抵抗を加熱することにより、キャパシタの絶縁体薄膜内に分散配置したナノサイズ粒子を相変化する所定の温度まで加熱してナノサイズ粒子を相変化させることができる。

即ち、本発明のうち請求項１に記載の発明は、相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜と、上記絶縁体薄膜の一方の面に配置された第１の電極と、上記絶縁体薄膜の他方の面に配置された第２の電極とを有して構成されたキャパシタと、上記キャパシタの上記第１の電極または上記第２の電極に接続された電気抵抗と、上記電気抵抗に接続された第３の電極とを有し、上記キャパシタと上記電気抵抗と上記第３の電極とを電気的に結合したものである。

また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、上記電気抵抗に接続された上記第１の電極または上記第２の電極と上記第３の電極とを介して上記電気抵抗に通電して上記電気抵抗を加熱し、上記電気抵抗の加熱により上記キャパシタの上記絶縁体薄膜内に分散配置した上記ナノサイズ粒子を相変化する所定の温度まで加熱して上記ナノサイズ粒子を相変化するようにしたものである。

また、本発明のうち請求項３に記載の発明は、本発明のうち請求項２に記載の発明において、上記第１の電極と上記第２の電極とを介して上記キャパシタに通電して、上記ナノサイズ粒子の相変化に伴う上記キャパシタのキャパシタンスの変化を検出し、上記キャパシタのキャパシタンスの変化量に基づいてメモリ状態を検出するようにしたものである。

また、本発明のうち請求項４に記載の発明は、本発明のうち請求項１、２または３のいずれか１項に記載の発明において、上記ナノサイズ粒子の粒径は２０ｎｍ以下であるようにしたものである。

また、本発明のうち請求項５に記載の発明は、基板上に第１の電極を形成し、上記第１の電極上に電気抵抗を形成し、上記電気抵抗上に第２の電極を形成し、上記第２の電極上に粒径２０ｎｍ以下の相変化材料よりなるナノサイズ粒子を分散配置して被覆した絶縁体薄膜を形成し、上記絶縁体薄膜上に第３の電極を形成するようにしたものである。

本発明は、従来の相変化メモリに比べて消費電力が小さい低消費電力の相変化メモリおよびその作製方法を提供することができるという優れた効果を奏する。

以下、添付の図面を参照しながら、本発明による相変化メモリおよびその作製方法の実施の形態の一例を詳細に説明するものとする。

図１には、本発明の実施の形態の一例による相変化メモリの概念構成説明図が示されている。

この相変化メモリ１０は、カルコゲナイドのような相変化材料よりなる複数のナノサイズ粒子１２を分散配置した絶縁体薄膜１４と絶縁体薄膜１４の一方の面に配置された第１電極１６と絶縁体薄膜１４の他方の面に配置された第２電極１８とより形成されたキャパシタ２０と、キャパシタ２０を構成する第２電極１８に接続された電気抵抗３０と、電気抵抗３０に接続された第３電極４０とを有して構成されており、これらキャパシタ２０と電気抵抗３０と第３電極４０とが電気的に結合されている。

即ち、相変化メモリ１０は、キャパシタ２０と電気抵抗３０と第３電極４０とを電気的に結合して構成されているものであるが、キャパシタ２０は、導電材料により形成された一対の第１電極１６と第２電極１８との間に、カルコゲナイドのような相変化材料よりなる複数のナノサイズ粒子１２を分散配置した絶縁体薄膜１４を配設することにより構成されている。

また、電気抵抗材料により形成された電気抵抗３０は、第２電極１８の絶縁体薄膜１４が配設された面１８ａとは異なる面１８ｂに接続されている。

さらに、導電材料により形成された第３電極４０は、電気抵抗３０の第２電極１８が接続された面３０ａとは異なる面３０ｂに接続されている。

ここで、相変化メモリ１０を作成する手法の一例について具体的に説明すると、例えば、シリコン基板やその他の半導体基板もしくはこれらの半導体基板上に絶縁体薄膜を形成した基板あるいは電気回路を形成したこれらの半導体基板やその上に絶縁体薄膜を形成している基板などの各種の基板上に、ＴｉＷなどの金属薄膜をスパターやＣＶＤ方法を用いて堆積して第３電極４０を形成する。

次に、上記のようにして形成した第３電極４０上に、電気抵抗材料として、例えば、ＴｉＡｌＮなどの電気抵抗薄膜をスパターやＣＶＤ方法などを用いて堆積して電気抵抗３０を形成する。

さらに、上記のようにして形成した電気抵抗３０上に、ＴｉＷなどの金属薄膜をスパターやＣＶＤ方法を用いて堆積して第２電極１８を形成する。

そして、上記のようにして形成した第２電極１８たる金属薄膜上に、キャパシタ２０を形成するものである。

ここで、キャパシタ２０を形成するに際しては、まず、第２電極１８上に、ＳｉＯ_２などの金属酸化物やＳｉ_３Ｎ_４などの金属窒化物あるいはＳｉＯ_ｘＮ_ｙなどの金属酸化窒化物などの絶縁体薄膜１４を形成する。次に、上記ようにして形成した絶縁体薄膜１４上に、Ｇｅ−Ｓｂ−Ｔｅ合金やＡｇ−Ｉｎ−Ｓｂ−Ｔｅ合金などのカルコゲナイドよりなる複数のナノサイズ粒子１２を分散配置しながら直接作製または堆積する。さらに、絶縁体薄膜１４上に作製または堆積したナノサイズ粒子１２上に、ＳｉＯ_２などの金属酸化物やＳｉ_３Ｎ_４などの金属窒化物あるいはＳｉＯ_ｘＮ_ｙなどの金属酸化窒化物などの絶縁体薄膜１４を堆積して、複数のナノサイズ粒子１２を絶縁体薄膜１４により被覆する。それから、ナノサイズ粒子１２を被覆して内部に分散配置した絶縁体薄膜１４上に、ＴｉＷなどの金属薄膜を堆積して第１電極１６を形成して、キャパシタ２０を形成するものである。

ここで、カルコゲナイドよりなるナノサイズ粒子を作製する手法としては、例えば、特開２００３−１０９６号公報や特開２００３−２５３３１３号公報などに開示された化学的方法を用いた作製方法や、自己組織化により形成したｃｏｐｏｌｙｍｅｒのナノ細孔や酸化アルミナのナノ細孔をテンプレートとして利用してこれらのナノ細孔の中にカルコゲナイドナノ粒子を形成して作製する方法や、本願発明者等の発明に係る特開２００３−１５５５０４号公報で開示されたナノサイズ粒子の製造方法などのような公知の技術を用いればよいものであるので、ここに上記各公報を引用することによりその詳細な説明は省略する。

なお、ナノサイズ粒子とは、一般的に、粒径が１〜１００ｎｍの粒子を意味するが、本発明におけるナノサイズ粒子１２の粒径Ａ（図１参照）は、例えば、２０ｎｍ以下とすることが好ましいものである。

また、相変化メモリ１０のサイズは、例えば、ナノサイズ粒子１２の粒径Ａを２０ｎｍ以下とすると、ナノサイズ粒子１２間の距離Ｂ（図１参照）を５ｎｍとし、第１電極１６の厚さＣ（図１参照）を１０ｎｍとし、ナノサイズ粒子１２を被覆して内部に配置した絶縁体薄膜１４の厚さＤ（図１参照）を５０ｎｍとし、第２電極１８の厚さＥ（図１参照）を１０ｎｍとし、電気抵抗３０の厚さＦ（図１参照）を１００ｎｍとし、第３電極４０の厚さＧ（図１参照）を１０ｎｍとし、相変化メモリ１０の幅Ｈ（図１参照）を１００ｎｍとするなどのように適宜に寸法設定することができる。

以上の構成において、相変化メモリ１０においては、第２電極１８と第３電極４０とを介して電気抵抗３０に通電して、電気抵抗３０に所定の電流を流すことで電気抵抗３０が加熱されると、電気抵抗３０の加熱によりキャパシタ２０の絶縁体薄膜１４内に分散配置されたナノサイズ粒子１２も加熱されることになる。

こうして絶縁体薄膜１４内に分散配置された相変化材料で構成されたナノサイズ粒子１２が相変化する所定温度まで加熱されると、絶縁体薄膜１４内に分散したナノサイズ粒子１２は相変化することになる。

このナノサイズ粒子１２の相変化に伴いキャパシタ２０のキャパシタンスが変化することになるので、相変化メモリ１０においては、このキャパシタンスの変化をメモリの状態、即ち、データの書き込みまたは消去を示すものとして用いることができる。

相変化メモリ１０におけるメモリの状態、即ち、データの書き込みまたは消去を読み取るには、第１電極１６と第２電極１８とを介してキャパシタ２０に通電することにより、ナノサイズ粒子１２の相変化に伴うキャパシタ２０のキャパシタンスの変化を計測して検出すればよい。このキャパシタ２０のキャパシタンスの変化の検出により、キャパシタ２０のキャパシタンスの変化量に基づいてメモリの状態、即ち、データの書き込みまたは消去を読み取ることができる。

従って、本発明による相変化メモリ１０においては、データの書き込みと読み取りとの双方に関して、相変化材料により形成されたナノサイズ粒子１２の相変化を利用するようにしているため、相変化を生起するための消費電力を低減して低消費電力の相変化メモリを実現することができる。

即ち、本発明による相変化メモリ１０においては、カルコゲナイドなどの相変化材料により形成されたナノサイズ粒子１２をメモリ素子の構成部として用いている。

ところで、ナノサイズ粒子の溶融温度は、その粒径に逆比例して低下することが知られている。一般に、粒径Ｄ_ｐを持つナノサイズ粒子の溶融温度Ｔ_ｍは、
Ｔ_ｍ＝Ｔ_０（１−Ｋ／Ｄ_ｐ） ・・・ 式（１）
で表される。なお、式（１）において、Ｔ_０は材料のバルクでの溶融温度であり、Ｋは比例係数である。

カルコゲナイドなどの相変化材料で形成されたナノサイズ粒子についても、その粒径に逆比例して溶融温度が低下することは例外ではなく、上記の式（１）に示す法則にそって、その溶融温度がナノサイズ粒子の粒径が小さくなるにつれて低下する。

即ち、カルコゲナイドなどの相変化材料によりナノサイズ粒子を形成することにより、薄膜状のカルコゲナイドなどの相変化材料に比べて溶融温度を低くすることができるようになる。従って、カルコゲナイドなどの相変化材料の薄膜を用いる従来の相変化メモリと比較すると、カルコゲナイドなどの相変化材料により形成されたナノサイズ粒子１２を用いた相変化メモリ１０においては、相変化を引き起こすために必要な熱エネルギー量を著しく小さくすることができる。このため、相変化メモリ１０においては、データの書き込みや消去に必要な消費電力を従来に比べて大幅に低くすることができるものである。

また、本発明による相変化メモリ１０においては、カルコゲナイドなどの相変化材料よりなる複数のナノサイズ粒子１２を絶縁体薄膜１４に分散配置したキャパシタ２０を用いている。

ここで、一般に、誘電体内にナノサイズ粒子を分散した系の誘電率ε^＊は、ナノサイズ粒子の誘電率ε_１と誘電体の誘電率ε_２とナノサイズ粒子の体積比率ｖ_１と誘電体の体積比率ｖ_２との関係により決定される。例えば、公知の文献である「微粒子工学大系 第１巻 基本技術」（監修：柳田博明、発行日：２００１年１０月３１日、発行所：フジ・テクノシステム有限会社）によれば、経験的な混合法則から、
ｌｏｇε^＊＝ｖ_１ｌｏｇε_１＋ｖ_２ｌｏｇε_２
との関係式が提案されている。

ここで、ナノサイズ粒子１２を形成するための相変化材料として用いられる代表的な材料であるＧｅ_２Ｓｂ_２Ｔｅ_５の場合には、その誘電率は、非晶質相の場合では真空の誘電率の約１７倍以上になり、また、結晶相の場合では真空の誘電率の約６倍以上になることが知られている（例えば、公知の論文である「Ｋｉｍ ＳＹ ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３８（１９９９），ｐ１７１３」を参照する。）。即ち、結晶相と非晶質相の誘電率の差が約３倍以上と高く、カルコゲナイドナノ粒子の相状態間の相変化により、キャパシタ２０のキャパシタンスに有意の差を生じさせることが可能となるものである。

従って、本発明による相変化メモリ１０においては、絶縁体薄膜１４に分散配置したナノサイズ粒子１２の相変化に伴うキャパシタンス２０の変化量に基づいて、メモリの状態、即ち、データの書き込みまたは消去を読み取ることができるようになるものである。

なお、上記した実施の形態は、以下の（１）乃至（５）に示すように変形することができるものである。

（１）上記した実施の形態においては、ナノサイズ粒子１２を形成する相変化材料としてカルコゲナイドを用いた場合について説明したが、これに限られるものではないことは勿論であり、相変化材料としては、例えば、Ａｇ−Ｇｅ−Ｉｎ−Ｓｂ−Ｔｅや（Ｇｅ−Ｓｂ−Ｔｅ）_１−ｘ（Ｓｎ−Ｂｉ−Ｔｅ）_ｘなどの適宜の材料を選択することができる。

（２）上記した実施の形態において、絶縁体薄膜１４、第１電極１６、第２電極１８、電気抵抗３０または第３電極４０を形成するための材料として示したものは一例に過ぎないものであり、適宜の材料を選択することができることは勿論である。

（３）上記した実施の形態において示したナノサイズ粒子１２の粒径や相変化メモリ１０のサイズは一例に過ぎないものであり、適宜に寸法設定してよいことは勿論である。

（４）上記した実施の形態においては、第２電極１８に電気抵抗３０を接続するとともに電気抵抗３０に第３電極を４０を接続するようにしたが、これに限られるものではないことは勿論であり、第１電極１６に電気抵抗３０を接続するとともに電気抵抗３０に第３電極を４０を接続するようにしてもよい。

（５）上記した実施の形態ならびに上記した（１）乃至（４）に示す変形例は、適宜に組み合わせるようにしてもよい。

本発明は、半導体メーカーにおいて、不揮発性の高密度な集積回路メモリ素子を作製する際に利用することができるものである。

本発明の実施の形態の一例による相変化メモリの概念構成説明図である。

符号の説明

１０ 相変化メモリ
１２ ナノサイズ粒子
１４ 絶縁体薄膜
１６ 第１電極
１８ 第２電極
１８ａ、１８ｂ 面
２０ キャパシタ
３０ 電気抵抗
３０ａ、３０ｂ 面
４０ 第３電極

Claims (5)

1. 相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜と、前記絶縁体薄膜の一方の面に配置された第１の電極と、前記絶縁体薄膜の他方の面に配置された第２の電極とを有して構成されたキャパシタと、
   前記キャパシタの前記第１の電極または前記第２の電極に接続された電気抵抗と、
   前記電気抵抗に接続された第３の電極と
   を有し、
   前記キャパシタと前記電気抵抗と前記第３の電極とを電気的に結合した
   ことを特徴とする相変化メモリ。
2. 請求項１に記載の相変化メモリにおいて、
   前記電気抵抗に接続された前記第１の電極または前記第２の電極と前記第３の電極とを介して前記電気抵抗に通電して前記電気抵抗を加熱し、前記電気抵抗の加熱により前記キャパシタの前記絶縁体薄膜内に分散配置した前記ナノサイズ粒子を相変化する所定の温度まで加熱して前記ナノサイズ粒子を相変化する
   ことを特徴とする相変化メモリ。
3. 請求項２に記載の相変化メモリにおいて、
   前記第１の電極と前記第２の電極とを介して前記キャパシタに通電して、前記ナノサイズ粒子の相変化に伴う前記キャパシタのキャパシタンスの変化を検出し、前記キャパシタのキャパシタンスの変化量に基づいてメモリ状態を検出する
   ことを特徴とする相変化メモリ。
4. 請求項１、２または３のいずれか１項に記載の相変化メモリにおいて、
   前記ナノサイズ粒子の粒径は２０ｎｍ以下である
   ことを特徴とする相変化メモリ。
5. 基板上に第１の電極を形成し、
   前記第１の電極上に電気抵抗を形成し、
   前記電気抵抗上に第２の電極を形成し、
   前記第２の電極上に粒径２０ｎｍ以下の相変化材料よりなるナノサイズ粒子を分散配置して被覆した絶縁体薄膜を形成し、
   前記絶縁体薄膜上に第３の電極を形成する
   ことを特徴とする相変化メモリの作製方法。

Images