CN114788011A - 拓扑量子计算组件、系统和方法 - Google Patents

拓扑量子计算组件、系统和方法 Download PDF

Info

Publication number
CN114788011A
CN114788011A CN202080073147.7A CN202080073147A CN114788011A CN 114788011 A CN114788011 A CN 114788011A CN 202080073147 A CN202080073147 A CN 202080073147A CN 114788011 A CN114788011 A CN 114788011A
Authority
CN
China
Prior art keywords
nanocrystal
current
qubit
state
nanocrystals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080073147.7A
Other languages
English (en)
Inventor
D·L·卡罗尔
A·J·里奇
R·迪萨尔沃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Simplified Automation Co ltd
Wake Forest University
Original Assignee
Simplified Automation Co ltd
Wake Forest University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Simplified Automation Co ltd, Wake Forest University filed Critical Simplified Automation Co ltd
Publication of CN114788011A publication Critical patent/CN114788011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Hall/Mr Elements (AREA)
  • Powder Metallurgy (AREA)

Abstract

一种量子位装置包含固定于衬底上且与电极接触的晶体。所述晶体展现电荷对对称性,且电子电流在顺时针、逆时针或这两个方向上移动。输入的电流可置于叠加状态,其中所述电流在被测量之前是未知的,且测量所述电流的方向以产生对应于逻辑零或逻辑一的二元输出。通过测量电压、电流或磁场,以及取决于阈值指派叠加状态或基本状态,来监视所述量子位装置的状态。

Description

拓扑量子计算组件、系统和方法
关于联邦政府资助的研究的陈述:
本发明是在政府支持下在由美国空军授予的合同编号FA9550-16-1-0328和FA8649-19-PA-435以及由NASA授予的合同编号NNX16CJ30P和80NSSC18C0003下作出的。政府拥有本发明的某些权利。
相关申请:
本申请要求2019年10月21日提交的US 62/924,150的优先权。
技术领域
本发明大体上涉及量子比特及量子计算系统和方法。更确切地说,本发明涉及拓扑量子比特(量子位)、包括量子位的量子寄存器,以及包括拓扑量子位的计算系统和方法。
背景技术
量子计算是一个快速发展的领域,其中使用例如叠加和纠缠等量子力学现象来执行某些类型的计算。量子计算机电路基于量子比特(也被称为“量子位”或“qbit”),其是量子计算机中的基本信息单位。量子位能够同时或在不同时间以两个状态0或1存在。多个量子位功能上耦合以形成量子寄存器,量子寄存器大致为经典处理器寄存器的量子模拟。量子逻辑门(或量子门)是包括少量量子位的基本量子电路,所述少量量子位可组合以形成较大量子计算电路。
为了使量子位稳定,有必要防止其受到可能中断量子状态的例如热噪声和电磁噪声等外部干扰。许多情况下需要接近绝对零度的低温来防止它们受到可能中断量子状态的外部干扰。量子计算的实施还受短相干时间或可针对现有量子位维持预备量子状态的时间长度限制。这至少部分是因为,当前量子计算技术是基于使无法直接耦合到电子组件的电子、光子或离子纠缠。
WO 2018/190919 A9描述复合半导体纳米粒子组合物和组合件,其展现热电性质的增强,包含电导率增加、泽贝克系数,以及热导率减小。复合纳米粒子组合物包括:半导体纳米粒子,其包含前面和背面以及在前面和背面之间延伸的侧壁;以及金属纳米粒子,其可结合到侧壁中的至少一个从而建立金属-半导体结。半导体纳米粒子可包括例如硫化钼(MoS2)、碲化锑(Sb2Te3)或碲化铋(Bi2Te3),且可展现双锥结构。金属纳米粒子可结合到半导体纳米粒子的一个或多个侧壁。合适的金属包含选自元素周期表的IVA-VIIIA族和IB族的金属。在一个实例中,银纳米粒子结合到Sb2Te3纳米粒子的侧壁,其中界面过渡区包括Sb2Te3-Ag2Te-Ag。
发明内容
本发明的实施例优选地试图通过提供一种量子位、一种量子位寄存器、一种量子计算机、一种制造量子位的方法、一种制造量子位寄存器的方法和一种制造量子计算机的方法来缓解、减轻或消除例如上文指出的此项技术中的一个或多个缺陷、缺点或问题(单独或以任何组合的形式)。
发明人已经发现,WO 2018/190919 A9中所公开的类型的至少一些半导体纳米粒子可用于形成量子位,且包括纳米粒子的量子位可在比现有量子位高得多的温度下操作,对干扰不太敏感,并且相比于用于形成量子位的现有材料具有更长的相干时间。此外,可通过比现有量子计算机所需的测量手段更简单且便宜的手段来测量包括WO 2018/190919 A9中所公开的某些类型的半导体纳米粒子的量子位的状态。本文中所描述的量子位还可用作例如原子时钟、量子导航传感器、量子密钥分配系统和纠缠增强型显微镜的组件。量子位、寄存器和逻辑门的实施例可具有微米级大小,从而使制造和操作比现有量子位、寄存器和逻辑门更简单且便宜。此外,可通过比现有量子计算机所需的测量手段更简单且便宜的手段来测量量子位的状态。因此,本发明使量子计算能够为移动的,而不限于云。
在一个方面中,本发明提供一种量子位装置,其包括固定于衬底上的半导体纳米晶体,其中所述纳米晶体具有叠加状态或与纳米晶体相关联的电子流的基本状态。
在另一方面中,本发明提供一种包括多个量子位装置的寄存器。
在又一方面中,本发明提供一种用于监视包括手性纳米晶体的量子位装置的状态的方法。
在又一方面中,本发明提供一种用于形成包括半导体纳米晶体量子位的量子寄存器的方法。
附图说明
图式的元件未必相对于彼此按比例缩放,而是将重点放在清楚地示出本公开的原理上。相同的参考标号贯穿图式的若干视图表示相应部分,其中:
图1A是用于形成量子位的类型的过渡金属二硫族化物(TMD)纳米小片(nanoplatelet)(或纳米晶体)的俯视透射电子显微图;
图1B是具有沿着其中心平面结合到纳米粒子的边缘的银的纳米粒子的TMD纳米小片的俯视扫描电子显微图;
图1C展示金属纳米粒子和TMD纳米小片之间的界面的两个对比的按比例放大图像;
图2A-2E展示TMD纳米小片和包括金属纳米粒子的TMD纳米小片的形成期间的事件的序列;
图3是展示量子位的一个实施例的基本结构的示意图;
图4是包括图1中展示的类型的纳米小片的量子位的照片;
图5是展示本发明的量子位上测得的电压的曲线图;
图6是展示纳米小片边缘的构型的组合式原子力和共焦显微镜(AFM/CFM)图;以及
图7是比较顶部和底部侧电流与散屑时间的曲线图。
具体实施方式
参考附图来描述本发明的特定实施例。然而,本发明可以按许多不同形式体现,并且不应被解释为限于本文所阐述的实施例。实际上,提供这些实施例是为了使得本公开将是透彻且完整的,且这些实施例将把本发明的范围完整地传达给所属领域的技术人员。在图式中,相同的标号指代相同的元件。
除非另有规定,否则所有领域特定的术语既定具有其领域内接受的含义。除非另有规定,否则所有非领域特定的词汇既定具有其在其使用情境中普通的语义。
如本文中所使用,纳米粒子或纳米小片是具有长度小于1,000纳米或1微米的至少一个维度的粒子。
图1A和1B是手性、自组装双锥Sb2Te3过渡金属二硫族化物(TMD)纳米小片/纳米晶体(10)的俯视透射扫描电子显微图。图2A-2E示出形成TMD纳米小片(10)的过程。纳米晶体(10)包括顶面或前面(11,图3)和背面或底面(12,图3)以及在其间延伸的侧壁(13)。可使用用于形成以引用的方式并入本文中的WO 2018/190919 A9中所公开的自组装纳米粒子的溶剂工程工艺,特别是用于形成MoS2、Sb2Te33和Bi2Te33自组装纳米粒子的方法,来产生纳米晶体(10)。在工艺期间,品格围绕中心轴线(14,图2A)形成,且形成在具有相反手性的相反方向上生长的循序层(15),其中顺时针和逆时针匝分别沿着中心轴线从中心向上和向下轴向移动。不受理论束缚,据信,纳米小片(10)的复合拓扑使传导通道具有纳米小片的基带结构中未反映的性质。图6是依据AFM/CFM测量值的曲线图,其展示先前报告的整体生长螺旋中未见的循序层(15)的边缘(13)的略微升高。呈现为升高的区域展示特定拓扑性质的非预期电子密度。使用AFM/EFM(静电力显微法)测量值计算的磁矩指示对于TMD纳米小片(10)足以在室温下实现纠缠的场强度。
这些亚微米大小的TMD纳米晶体(10)的特性是,它们可由螺旋形拓扑路径限定以实现沿着纳米粒子/纳米小片(10)(图3)的上半部和下半部的边缘的电流流动。此提供在比现有系统高得多的温度下建立两个状态叠加的独特方式。拓扑电流沿着顶面(11)的螺旋从基本惯习面(37)运行,沿着中心位错(未图示)到达顶部和背部。此电流不跨越惯习面(37)到下半部(12)上,因为这将破坏电荷宇称对称性(charge-parity symmetry)。拓扑状态是电荷宇称恒定的,因此在两个半部中建立镜像电流。虽然物体为电中性的,但针对任何给定测量值,一个电流方向占主导,使得沿着外边缘(13)的电流的任何测量值都将给出遵循螺旋的+或-电流,而决不为零。使用拓扑来形成状态的此建立的双稳性当前不能由拓扑量子计算理论预测。
图2D和2E展示沿着来自金属离子(20)的纳米粒子的中心外边缘(22)形成金属纳米粒子(21)。例如银、金、铂、铜和其它IVA-VIIIA族及IB族金属等纳米粒子掺杂剂的存在可用于形成金属纳米粒子,所述金属纳米粒子结合到外边缘(22)或其它侧壁(13)的至少一部分且建立可用于增加电子密度的金属半导体结。举例来说,可通过使纳米粒子在乙二醇中分散并在室温下与硝酸银混合一夜,来用Ag纳米粒子涂抹或掺杂Bi2Te3和Sb2Te3纳米小片。Ag涂抹的TMD纳米粒子可通过用乙醇洗涤而回收。可通过使纳米粒子在乙二醇中分散并在60℃下与碘化亚铜和氯化亚铜混合一夜,来用Cu纳米粒子涂抹或掺杂Bi2Te3和Sb2Te3纳米小片(10)。Cu涂抹的TMD纳米粒子可通过用乙醇洗涤而回收。Sb2Te3纳米小片上的Ag纳米粒子的放大视图在图1C中展示。
跨结构的相干性意味着,表面处电子的波函数跨惯习面(37)(图3)为对称或反对称的。这些手性纳米粒子/纳米小片(10)的拓扑复杂性产生电荷宇称受保护状态,其交互以得到纳米晶体(10)的顶部半部和底部半部或顶面和底面(11、12)之间的稳定纠缠,所述半部或面中的每一个具有中心向上电流或向下电流。因此,纳米晶体(10)表现为两个半部或面(图3中的顶部螺旋和底部螺旋)纠缠的一个纠缠物体,从而使纳米晶体(10)可用于量子比特或量子位,以进行量子计算。中心轴线处的力矩投影可为↑或↓。对于逆时针拓扑电流,结果为↑且VSD=+1(举例来说)。此意味着,↓与顺时针电流流动及VSD=-1相关联。然而,顶部和底部相关,且当使用耦合到纳米粒子(10)的底部的背栅(33)来迫使跨整个结构存在大磁场或电场时,则顶面和底面(11、12)必须处于纠缠状态。
图3是展示根据本发明的一个实施例的量子位(30)的组件的图。电压源极引线(31)和电压漏极引线(36)放置成接触或几乎触碰纳米小片(10)的顶面(11)的表面。这些引线(31、36)充当电流感测元件(300),用于感测电子电流在纳米晶体(10)的顶面(11)上的方向。背栅引线/电极(33)放置成接触或几乎触碰纳米小片(10)的底面(12)的表面。背栅电极(33)可经脉冲控制以将纳米晶体置于相对于电子电流叠加的状态上。使用电极(31、36)使用例如电压降的方向等电场测量值方便地确定电流的方向。另外或替代地,可使用例如超导体或磁体等其它电流感测构件(300)测量电流的方向,所述电流感测构件放置成与纳米粒子的顶部并置以测量由电流引发的磁场。另外或替代地,电流感测构件(300)可包括电磁传感器,用于测量由电子电流引发的电场和/或磁场对圆偏振光的吸收或反射。
图4是包括形成于不导电衬底(40)上的栅极电极(33)上方的绝缘层(41,未图示)上锚定的TMD纳米晶体(10)的实际量子位的照片,所述不导电衬底可由具有氧化物表面的硅或其它合适的非导电材料制成。在此实例中,背栅电极(33)接触纳米晶体(10)的底面(12)。提供电压源极(33)的第一电极接触纳米粒子(10)的顶面(11)上的外边缘上的第一位置,且提供电压漏极(36)的第二电极接触纳米粒子(10)的顶面(11)上的外边缘上的第二位置。提供电压源极(34)的第三电极接触纳米粒子(10)的底面(12)上的外边缘上的第一位置,且提供电压漏极(35)的第二电极接触纳米粒子(10)的底面(12)上的外边缘上的第二位置。可通过在施加电压时添加同相的移位且定位在一个或另一方向中测得的电压中的尖峰(如图5所示)来测量顶面和底面(11、12)中的每一个中的电子电流的方向。
可通过改变所施加电压来改变电极的功能,且可改变纳米粒子的上半部上引线(33)和(36)的位置。额外电极(32、34、35)是任选的,且可用于在纳米粒子(10)上施加和测量包含相移电压的定向电压,以提供功能的冗余,或提供到额外量子位、传感器和/或微处理器控制器的连接以协调复位和测量时间。
测量电压所需的最小电流取决于测量装置的敏感度。银纳米粒子或例如金、铂、铜及其它IVA-VIIIA族和IB族金属等其它纳米粒子(21)掺杂剂的存在可用于形成金属纳米粒子,所述金属纳米粒子结合到外边缘(22)或其它侧壁的至少一部分,且建立可用于增加电子密度(视需要)以提供可靠的可测量电压的金属半导体结。图1C展示TMD纳米晶体(10)的边缘22上的银纳米粒子21的特写视图。对于任何给定的量子位设计,可以进行霍耳测量以使用皮安计确定可检测的电流电平,且按需要调整掺杂剂的存在与否或者类型或量以实现可检测的电流电平。
图7展示使用类似于图4中展示的量子位装置的量子位装置作出的测量的结果,其中在纳米晶体(10)的顶面和底面(11、12)两者上同时进行测量。背栅(33)由微处理器控制元件进行脉冲控制以将纳米晶体置于叠加状态,且进行两个顶部安装引线(31、36)和两个底部安装引线(34、35)之间的测量。在叠加之后,维持1∶1的LHC/RHC比达100ms,从而指示室温下100ms的相干时间。
可例如通过以下操作形成根据本发明的量子位:在不导电衬底(40)上形成栅极电极(33);在栅极(33)上方形成绝缘层(41);将半导体纳米晶体(10)与栅极电极(33)接触或并置而固定到绝缘层(41)上;以及将电极(31、36)放置在晶体的上半部(11)上或放置成与晶体的上半部(11)并置。还可在将半导体纳米晶体(10)固定到绝缘层(41)上之前,将额外引线(34、35)形成于不导电衬底(40)上。
量子位装置可组合以形成量子寄存器,所述量子寄存器包括经由所述量子位的电荷量子之间的耦合纠缠的多个量子位装置。量子位装置不直接物理连接,且量子位装置中的每一个的状态同时读取。量子位装置可用于形成量子门,包含泡利门和量子逻辑门,以及用于形成量子电路。包括经掺杂TMD纳米晶体的量子位的极大优点是,不需要冷却到低温,因为量子位在达到(且包含)室温的例如-80℃、-40℃-20℃、0℃、10℃、20℃和25℃等温度下运作。

Claims (9)

1.一种量子位装置,其包括:
纳米晶体(10),其固定于衬底(40)上;
背电极(33),其与所述纳米晶体(10)的底面(12)接触或并置;以及
电子电流感测构件,其被配置成测量所述纳米晶体(10)中的电子电流
其中:
所述纳米晶体(10)具有与所述纳米晶体相关联的电子电流的叠加状态或基本状态;
所述纳米晶体(10)包括电荷对对称性,且所述电子电流在顺时针、逆时针或这两个方向上在分隔所述纳米晶体的顶面和底面的惯习面(37)中移动;
所述纳米晶体(10)中的电流可使用所述背电极(33)置于叠加状态,使得所述电子电流在其由所述电子电流感测构件测量之前是未知的;以及
可由所述电子电流感测构件感测所述纳米晶体(10)中所述电子电流的所述方向以产生对应于逻辑零或逻辑一的二元输出。
2.根据权利要求1所述的量子位装置,其中所述电子电流感测构件包括:
第一电极(31),其与所述纳米晶体(10)的顶面(11)上的第一位置接触或并置,以及
第二电极(36),其与所述纳米晶体(10)的顶面(11)上的第二位置接触或并置
其中:
所述第一和第二电极(31、36)被配置成感测所述电子电流的方向。
3.根据权利要求1所述的量子位装置,其中所述纳米晶体包括过渡金属二硫族化物(TMD)。
4.根据权利要求3所述的量子位,其进一步包括沿着所述纳米晶体(10)的中心外边缘(22)形成的金属掺杂剂纳米粒子(21),其中所述金属选自由以下组成的群组:铜、银、金及其组合。
5.根据权利要求1所述的量子位装置,其中所述叠加状态是在-80℃和25℃之间的温度下从所述基本状态生成。
6.根据权利要求1所述的量子位装置,其进一步包括两个或更多个额外电引线,所述两个或更多个额外电引线与所述纳米晶体接触或并置从而提供与控制器和/或感测元件的功能连接。
7.一种量子寄存器,其包括多个根据权利要求1所述的量子位装置,所述量子位装置经由所述量子位的电荷量子之间的耦合而成量子纠缠,其中所述量子位装置不直接物理连接。
8.一种用于监视包括手性纳米晶体(10)的量子位装置的状态的方法,所述方法包括:
测量所述量子位装置的电压、电流或磁场;
在测得的电压、电流或磁场小于叠加阈值的情况下,指派叠加状态;以及
在所述测得的电压大于基本状态阈值的情况下,指派基本状态值;
其中所述测得的电压、电流或磁场对应于电子围绕所述手性纳米晶体的顺时针或逆时针流动。
9.一种用于形成量子位装置的方法,所述方法包括:
在不导电衬底(40)上形成背栅电极(33);
在所述背栅(33)上方形成绝缘层(41);
将半导体纳米晶体(10)的底面(12)固定到所述绝缘层(41)上且与所述背栅电极(33)接触或并置;以及
将两个或更多个电极(31、36)放置在所述半导体纳米晶体(10)的顶面(11)上或放置成与所述半导体纳米晶体(10)的顶面(11)并置。
CN202080073147.7A 2019-10-21 2020-10-21 拓扑量子计算组件、系统和方法 Pending CN114788011A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962924150P 2019-10-21 2019-10-21
US62/924,150 2019-10-21
PCT/US2020/056725 WO2021158269A1 (en) 2019-10-21 2020-10-21 Topological quantum computing components, systems and methods

Publications (1)

Publication Number Publication Date
CN114788011A true CN114788011A (zh) 2022-07-22

Family

ID=77200244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080073147.7A Pending CN114788011A (zh) 2019-10-21 2020-10-21 拓扑量子计算组件、系统和方法

Country Status (7)

Country Link
US (2) US11580437B2 (zh)
EP (1) EP4048629A4 (zh)
JP (1) JP7440014B2 (zh)
KR (1) KR20230009351A (zh)
CN (1) CN114788011A (zh)
BR (1) BR112022007368A2 (zh)
WO (1) WO2021158269A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224659A2 (en) * 2021-12-08 2023-11-23 Quoherent Inc. Controllable topological qubit entanglement
CN115862788B (zh) * 2022-12-29 2023-08-29 中国科学院福建物质结构研究所 一种电子结构拓扑分析的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749922B2 (en) * 2005-05-05 2010-07-06 The Board Of Trustees Of The University Of Illinois Nanowire structures and electrical devices
WO2011036214A1 (en) * 2009-09-23 2011-03-31 Université Catholique de Louvain A memory device and a method of manufacturing the memory device
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US10657456B1 (en) * 2018-06-15 2020-05-19 Brookhaven Science Associates, Llc Quantum computing using chiral qubits
AU2019304104B2 (en) * 2018-07-20 2023-03-09 Silicon Quantum Computing Pty Limited A quantum processing system

Also Published As

Publication number Publication date
JP2022553014A (ja) 2022-12-21
US20220269969A1 (en) 2022-08-25
WO2021158269A1 (en) 2021-08-12
KR20230009351A (ko) 2023-01-17
EP4048629A4 (en) 2023-11-29
US11880744B2 (en) 2024-01-23
US11580437B2 (en) 2023-02-14
US20230206107A1 (en) 2023-06-29
JP7440014B2 (ja) 2024-02-28
BR112022007368A2 (pt) 2022-07-05
EP4048629A1 (en) 2022-08-31

Similar Documents

Publication Publication Date Title
US11880744B2 (en) Topological quantum computing components, systems, and methods
EP3662515B1 (en) Josephson junctions for improved qubits
US10734571B2 (en) Magnetic field sensor based on topological insulator and insulating coupler materials
US20020153584A1 (en) Nanomechanical switches and circuits
Park et al. Flexible resistive switching memory with a Ni/CuOx/Ni structure using an electrochemical deposition process
Han et al. Copper oxide resistive switching memory for e-textile
JP2001223411A (ja) 不均一ナローギャップ半導体の室温における極超巨大磁気抵抗
AU2020385351B2 (en) Majorana fermion quantum computing devices fabricated with ion implant methods
KR20220070240A (ko) 이온 주입 방법들로 제조되는 양면 마조라나 페르미온 양자 컴퓨팅 디바이스들
US8314475B2 (en) Nanoscale electronic device with anisotropic dielectric material
CN105932049A (zh) 一种纳米二极管器件及其制备方法
US11515460B2 (en) Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
Sawle et al. Accessing phase slip events in Nb meander wires
Zeng et al. Controllable high-performance memristors based on 2D Fe2GeTe3 oxide for biological synapse imitation
WO2024049496A2 (en) Topological quantum computing systems and methods
Wada Atom electronics: a proposal of atom/molecule switching devices
EP4445302A2 (en) Controllable topological qubit entanglement
CA3235442A1 (en) Topological qubits, registers, and methods
Reig et al. Spin-Valve-Based Magnetic Field Sensors with a Voltage Divider Topology
Peavler Design and fabrication of electrothermal measurement devices to probe coulomb heat transfer across two-dimensional heterostructures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination