CN105932049A - 一种纳米二极管器件及其制备方法 - Google Patents

一种纳米二极管器件及其制备方法 Download PDF

Info

Publication number
CN105932049A
CN105932049A CN201610343696.7A CN201610343696A CN105932049A CN 105932049 A CN105932049 A CN 105932049A CN 201610343696 A CN201610343696 A CN 201610343696A CN 105932049 A CN105932049 A CN 105932049A
Authority
CN
China
Prior art keywords
electrode
nano
floating boom
diode device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610343696.7A
Other languages
English (en)
Other versions
CN105932049B (zh
Inventor
张娜
杜晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hua Yuan Yuan Electronic Technology Co Ltd
Original Assignee
Beijing Hua Yuan Yuan Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hua Yuan Yuan Electronic Technology Co Ltd filed Critical Beijing Hua Yuan Yuan Electronic Technology Co Ltd
Priority to CN201610343696.7A priority Critical patent/CN105932049B/zh
Publication of CN105932049A publication Critical patent/CN105932049A/zh
Application granted granted Critical
Publication of CN105932049B publication Critical patent/CN105932049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种纳米二极管器件及其制备方法。纳米二极管器件包括纳米半导体结构、分别位于纳米半导体结构的两端并与纳米半导体结构形成肖特基接触的两个电极、以及浮栅式电极,该浮栅式电极位于两个电极之间且与两个电极以及纳米半导体结构均是电学绝缘,其中浮栅式电极被设置为靠近两个电极中的一个电极。通过本申请的实施方式,能够在无需掺杂的情况下制备纳米二极管器件,由此实现纳米量级的二极管器件。

Description

一种纳米二极管器件及其制备方法
技术领域
本申请涉及一种半导体器件及其制备方法,特别涉及基于纳米半导体材料的二极管器件及其制备方法。
背景技术
二极管器件是一种重要的电子器件,其最主要的特点是单向导电性,即在二极管器件的两个电极之间施加正偏压时,二极管器件是导通的;而施加反向偏压时,二极管器件不导通。基于二极管能够实现多种电路功能,包括各种逻辑门电路,以及整流、检波、开关、稳压等多种模拟电路,从而广泛应用于各类电路中。二极管主要分为真空二极管和半导体二极管,其中半导体二极管体积小、速度快、易于集成,而且制造工艺简单、成本低,因此应用范围更广。传统的半导体二极管主要是基于半导体pn结或者金属/半导体结来实现,其中最为关键的技术就是通过对半导体进行掺杂来调节其性能,从而实现半导体pn结或者金半结。未来电路应用越来越要求器件高密度和小型化,因此实现纳米半导体二极管是未来发展的需求。但是采用传统的掺杂方式很难实现纳米晶体管。原因有二,第一目前并没有方法能够对纳米材料进行可控、稳定掺杂;第二是纳米尺度下半导体中的杂质数目少,浓度涨落大,会导致器件性能具有巨大涨落。
发明内容
纳米材料的一个重要的优势就是尺寸优势,在某个或者某两个维度上尺度仅有纳米量级,对外电场的屏蔽弱,电势容易受到外电场的影响。因此,本申请通过利用外部作用改变器件内部电势分布,实现不对称的导电性,设计根据本申请的纳米半导体二极管。
根据本申请的一个方面,提供了一种纳米二极管器件,其包括:纳米半导体结构;两个电极,分别位于纳米半导体结构的两端并与纳米半导体结构形成肖特基接触;浮栅式电极,位于两个电极之间,且被设置为与两个电极以及纳米半导体结构均是电学绝缘的,其中,浮栅式电极被设置为靠近两个电极中的一个电极。
根据本申请的又一方面,提供了一种制备纳米二极管器件的方法,包括:将纳米半导体材料设置在绝缘基底上;在纳米半导体材料的两端分别设置电极,电极与纳米半导体材料形成肖特基接触;以及在设置的两个电极之间靠近两个电极中的一个设置浮栅式电极,使得浮栅式电极与两个电极以及纳米半导体结构均是电学绝缘的。
通过本申请的实施方式,能够在无需掺杂的情况下制备纳米二极管器件,由此实现纳米量级的二极管器件。
附图说明
图1是根据本申请的示例性实施方式的纳米二极管器件的结构示意图;
图2A是图1中的纳米二极管器件的侧视图;
图2B是沿图1的线I-I′截取的截面图;
图3是根据本申请的另一示例性实施方式的纳米二极管器件的结构示意图;
图4A和图4B是根据本申请的示例性实施方式的纳米二极管器件的变型的结构示意图;
图5是根据本申请的示例性实施方式的纳米二极管器件的能带图;
图6是根据本申请的示例性实施方式的纳米二极管器件的实测数据图;以及
图7A至图7D为依次示出了根据本申请的示例性实施方式的制备纳米二极管器件的方法的示意图。
具体实施方式
用于解释目的的下面的说明书中,记载了大量的具体细节以提供对于多种示例性实施方式的透彻理解。然而,应明确,多种示例性实施方式可以在没有这些具体细节或者具有一个或多个等同配置的情况下被实践。在其它情况下,以框图形式示出了公知的结构和装置以避免多种示例性实施方式之间不必要的混淆。
在附图中,为了清楚起见和描述性目的,层、膜、面板和区域等的尺寸和相对尺寸可以被夸大。并且,相同的附图标记表示相同的元件。当元件或层被称为在另一元件或层“上”、“连接至”另一元件或层、或者“接合至”另一元件或层时,其可以直接在其它元件或层上、直接连接至或直接接合至其它元件或层,或者可以存在有中间元件或层。然而,当元件或层被称为“直接”在另一元件或层“上”、“直接连接至”另一元件或层、或者“直接接合至”另一元件或层时,不存在中间元件或层。对于本公开的目的而言,“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的群中的至少一个”可以被理解成仅X、仅Y、仅Z、或者X、Y和Z中两个或更多的任何组合,例如XYZ、XYY、YZ和ZZ。贯穿全文,相同的附图标记指向相同的元件。如本文所用,用词“和/或”包括相关所列项目中一个或多个的任何组合和所有组合。
虽然用词“第一”、“第二”等可以在本文中用于描述多个元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受限于这些用词。这些用词被用于将一个元件、部件、区域、层和/或区域与另一个元件、部件、区域、层和/或部分区分开来。因此,在不背离本公开的教导的情况下下面所讨论的第一元件、部件、区域、层和/或部分可以被称为第二元件、部件、区域、层和/或部分。
空间相对用词如“下方”、“下”、“下部”、“上方”、“上部”等可以在本文中用于描述性目的,并因此用于描述如图所示的一个元件或特征相对于另一元件或特征的关系。空间相对用词旨在除了附图中描绘的取向以外还包含使用、操作和/或制造中的设备的不同取向。例如,如果附图中的设备被翻转,则被描述成在其它元件或特征“下”或“下方”的元件将被转向成在其它元件或特征“上方”。因此,示例性用词“下”可以包含上和下的两种取向。此外,设备可以被另外定向(如转动90度或者以其它取向),从而相应地解释本文中所使用的空间相对描述词。
本文中所使用的术语是描述特定实施方式的目的,并不旨在限制本发明。如本文所用,除非本文中另有明确指示,否则单数形式“一个”、“一种”及“此”亦旨在包括复数形式。此外,当用词“包括”、“包括有”、“包含”和/或“包含有”用于本说明书中时,是指所列特征、整数、步骤、操作、元件、部件和/或其群的存在,并不是排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其群的存在或附加。
本文中参照作为理想的示例性实施方式和/或中间结构的示意图的截面示意图描述了多种示例性实施方式。而由于例如制造技术和/或公差所导致的示意图的形状变化是可以被预期的。因此,附图中示出的区域在本质上是示意性的,并且其形状并不旨在示出装置的区域的实际形状,并且并不旨在限制本发明。除非另有限定,否则本文中所使用的所有用词具有与本公开所属技术领域的普通技术人员通常理解相同的含义。除非本文中明确地如此限定,否则如在常用字典中定义的那些用词应被解释成具有其在相关领域的内容中的含义一致的含义,并且不应被解释成理想化或过于正式的含义。
以下将参照附图对本申请的示例性实施方式进行详细描述。
图1示出了根据本申请的示例性实施方式的纳米二极管器件1000。参见图1,纳米二极管器件1000可包括纳米半导体结构101、两个电极102和103、以及浮栅式电极104,其中两个电极102和103分别位于纳米半导体结构101的两端,并且与纳米半导体结构101形成肖特基接触,浮栅式电极104与两个电极102和103以及纳米半导体结构101均是电学绝缘的。浮栅式电极104可被设置为靠近两个电极中的一个电极。
根据本申请的纳米二极管器件,在电极102和103之间的电场作用下,浮栅式电极104形成具有特定电势的等势体,该等势体的电势通过强电容耦合来改变纳米半导体结构101的电势分布,从而影响电学输运行为,这是一种自栅式效应,因此该二极管器件也可以称为自栅式二极管。根据本申请的二极管器件可以用于构建各种逻辑门电路,以及实现整流、检波、开关、稳压等多种模拟电路。
在图1中示出了纳米半导体结构101为纳米管的形式,但是本领域技术人员应该了解,本申请不限于此。图3示出了根据本申请的另一示例性实施方式的纳米二极管器件的结构示意图,其中纳米半导体结构101为二维半导体薄膜。纳米半导体结构101可以为直径小于10纳米的一维纳米管或者半导体纳米线、或厚度小于10纳米的二维半导体薄膜,例如碳纳米管,硅、锗、砷化镓或磷化铟纳米线,或者二硫化钼、黑磷、SOI(silicon on insulator)硅材料的半导体膜等。
两个电极102和103的材料可根据纳米半导体结构101的功函数来选择,例如可以是金属材料或其他导电材料,只要能够与纳米半导体材料形成肖特基接触即可。在一个实施方式中,纳米半导体结构101为碳纳米管,则选择钛来形成两个电极。
浮栅式电极104可以是金属材料或其他导电材料。在一个实施方式中,浮栅式电极104的材料可与电极102和103的材料相同。在另一实施方式中,浮栅式电极104的材料可与电极102和103的材料不同。
浮栅式电极104与电极102、电极103以及纳米半导体结构101之间可通过真空或介电材料而保证完全的电学绝缘。浮栅式电极104与纳米半导体结构101之间相隔的距离可不超过10纳米。在一个实施方式中,浮栅式电极104的长度小于两个电极102和103之间的间距的一半。浮栅式电极104在两个电极102和103之间靠近其中一个电极,即,浮栅式电极104不设置为处于两个电极102和103之间的中间位置处。在一个实施方式中,浮栅式电极104可靠近两个电极中的一个(例如电极103,参见图1)与纳米半导体材料101的接触处。
图1中示出了浮栅式电极104位于两个电极102和103之间且位于纳米半导体结构101的上方。但是,浮栅式电极104也可位于纳米半导体结构101的一侧,或者下方。参见图4A和图4B,其中分别示出了浮栅式电极104位于纳米半导体结构101的一侧,例如左侧和右侧。
在一个实施方式中,纳米二极管器件1000还可包括基底105。基底105可以是任何平坦的绝缘基底,例如覆盖有氧化硅的硅片、石英、云母等。
以下参照图5和图6来描述根据本申请的纳米二极管器件的工作原理。图5是根据本申请的示例性实施方式的纳米二极管器件的能带图;以及图6是根据本申请的示例性实施方式的纳米二极管器件的实测数据图。
当二极管器件1000工作时,电极103接地,在电极102上加偏置电压。如果没有浮栅式电极104,则如图5的能带图所示,由于纳米半导体结构101与电极102和103都形成肖特基接触,其两端各存在一个肖特基势垒,因此无论在电极103上加正电压还是负电压,总有一个势垒反偏,因此该二极管器件基本不导通,例如参见图6的虚线所示。
但是,在根据本申请的二极管器件中,具有浮栅式电极104并设置为靠近电极103,二极管器件的工作情况将发生变化。当在电极102上施加正偏压时,靠近电极103处的肖特基势垒反偏,成为阻碍沟道电子输运的主要障碍,但是浮栅式电极104在电极103产生的电场作用下,形成一个具有特定电势的等势体,从而影响纳米半导体结构101靠近浮栅式电极104部分的沟道的电势分布。具体来说,浮栅式电极104可减小靠近电极103的肖特基势垒的厚度,如图5所示,从而使得电子容易通过隧道效应穿过势垒,形成较大电流。
另一方面,如果在电极102上施加负偏压,那么靠近电极102的肖特基势垒反偏,就成为电子在二极管器件中输运的主要障碍。尽管浮栅式电极104的电势同样会影响靠近电极103附件的一部分纳米半导体结构101的电势,但是却无法影响到对输运其真正作用的靠近电极102的肖特基势垒,如图5所示,因此二极管基本不导通。
由此可见,根据本申请的二极管器件具有明显的单向电流导通性,即施加正向电压则导通,施加反向电压则不导通,如图6中的实线所示。
以上描述了根据本申请的示例性实施方式的纳米二极管器件以及其工作原理。下面,参照图7A至图7D来描述制备根据本申请的示例性实施方式的纳米二极管器件的方法。
如图7A所示,可将纳米半导体材料101设置在绝缘基底105上。将纳米半导体材料101设置在基底105上例如可通过直接生长的方式或者生长后转移的方式来进行。
然后,如图7B所示,例如通过基于光刻或者电子束曝光或者其他图形化加工方式,在纳米半导体材料101的两端分别设置电极102和103,电极102和103与纳米半导体材料101均形成肖特基接触。电极102和103的材料可以是任何稳定的金属材料,需要其与纳米半导体材料101能够形成肖特基接触,该金属材料例如可以通过电子束蒸发、热蒸发、磁控溅射等多种方式来制备。两个电极102和103的材料可根据纳米半导体结构101的功函数来选择。
在一个实施方式中,纳米半导体结构101可以为直径小于10纳米的一维纳米管或者半导体纳米线、或厚度小于10纳米的二维半导体薄膜,例如碳纳米管,硅、锗、砷化镓或磷化铟纳米线,或者二硫化钼、黑磷、SOI(silicon on insulator)硅材料的半导体膜等。
如图7C所示,可通过薄膜生长技术,例如原子层沉积、电子束蒸发、磁控溅射等方式在纳米半导体结构101上设置一层超薄(优选,小于10纳米)的绝缘层。
如图7D所示,例如通过基于光刻或者电子束曝光或者其他图形化加工方式,在设置的两个电极102和103之间且靠近其中一个电极103设置浮栅式电极104,使得浮栅式电极104与两个电极102和103以及纳米半导体结构101均是电学绝缘的。在本文中,浮栅式电极104的材料可以是任何稳定的金属材料或者石墨烯等纳米金属材料,该金属材料可以通过电子束蒸发、热蒸发、磁控溅射、化学气相沉积等多种方式制备。浮栅式电极104与纳米半导体结构101之间相隔的距离可不超过10纳米。在一个实施方式中,浮栅式电极104的长度小于两个电极102和103之间的间距的一半。
图7C中示出了在纳米半导体结构101的上方制备浮栅式电极104,但是本申请不限于此。在一个实施方式中,可在纳米半导体结构101的一侧(例如左侧或右侧)处设置浮栅式电极104。在一个实施方式中,也可在纳米半导体结构101的下方设置浮栅式电极104。
根据本申请的纳米二极管器件,在两个电极和之间的电场作用下,浮栅式电极形成具有特定电势的等势体,该等势体的电势通过强电容耦合来改变纳米半导体结构的电势分布,从而影响电学输运行为,这是一种自栅式效应,因此该二极管器件也可以称为自栅式二极管。根据本申请的二极管器件可以用于构建各种逻辑门电路,以及实现整流、检波、开关、稳压等多种模拟电路。
以上参照附图对本申请的示例性实施方式进行了描述,但是,上述的实施方式并不作为对本申请的限制。根据本申请公开的内容,本领域技术人员可在本申请的精神和范围内对上述实施方式进行各种修改和变形。

Claims (10)

1.一种纳米二极管器件,包括:
纳米半导体结构;
两个电极,分别位于所述纳米半导体结构的两端并与所述纳米半导体结构形成肖特基接触;
浮栅式电极,位于所述两个电极之间,且被设置为与所述两个电极以及所述纳米半导体结构均是电学绝缘的,
其中,所述浮栅式电极被设置为靠近所述两个电极中的一个电极。
2.根据权利要求1所述的纳米二极管器件,其中所述浮栅式电极与所述纳米半导体结构相隔的距离不超过10纳米,并且优选所述浮栅式电极的长度小于所述两个电极之间的间距的一半。
3.根据权利要求1所述的纳米二极管器件,其中所述两个电极中的任一个电极的材料是根据所述纳米半导体结构的功函数来选择的。
4.根据权利要求1所述的纳米二极管器件,其中所述纳米半导体结构为直径小于10纳米的纳米管或者纳米线、或厚度小于10纳米的半导体薄膜,例如碳纳米管、硅、锗、砷化镓或磷化铟纳米线,或者二硫化钼、黑磷、SOI硅材料的半导体膜。
5.根据权利要求1所述的纳米二极管器件,其中所述浮栅式电极位于所述纳米半导体材料的上方,并且靠近所述两个电极之一与所述纳米半导体材料的接触处。
6.根据权利要求1所述的纳米二极管器件,其中,所述浮栅式电极位于所述纳米半导体材料的一侧。
7.根据权利要求1所述纳米二极管器件,其中,所述浮栅式电极由导电材料制成。
8.一种制备纳米二极管器件的方法,包括:
将纳米半导体材料设置在绝缘基底上;
在所述纳米半导体材料的两端分别设置电极,所述电极与所述纳米半导体材料形成肖特基接触;以及
在设置的两个所述电极之间靠近两个所述电极中的一个设置浮栅式电极,使得所述浮栅式电极与两个所述电极以及所述纳米半导体结构均是电学绝缘的。
9.根据权利要求8所述的方法,其中,在设置的所述两个电极之间靠近两个所述电极中的一个设置浮栅式电极的步骤包括:
在所述纳米半导体材料上设置绝缘层;以及
将所述浮栅式电极布置在所述绝缘层上。
10.根据权利要求8所述的方法,其中,所述电极的材料是根据所述纳米半导体结构的功函数来选择的。
CN201610343696.7A 2016-05-23 2016-05-23 纳米二极管器件及其制备方法 Active CN105932049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610343696.7A CN105932049B (zh) 2016-05-23 2016-05-23 纳米二极管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610343696.7A CN105932049B (zh) 2016-05-23 2016-05-23 纳米二极管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105932049A true CN105932049A (zh) 2016-09-07
CN105932049B CN105932049B (zh) 2021-02-12

Family

ID=56841946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610343696.7A Active CN105932049B (zh) 2016-05-23 2016-05-23 纳米二极管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105932049B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336226A (zh) * 2017-01-20 2018-07-27 清华大学 薄膜晶体管
CN109411357A (zh) * 2018-10-26 2019-03-01 郑州大学 一种氧化镍纳米线和氧化锌构成的p-n异质结及其制备方法
CN110739604A (zh) * 2019-10-24 2020-01-31 厦门乾照半导体科技有限公司 基于柔性衬底的半导体外延结构、vcsel及制作方法
CN111180583A (zh) * 2019-10-15 2020-05-19 北京元芯碳基集成电路研究院 晶体管及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383213A (zh) * 2002-06-13 2002-12-04 上海交通大学 纳米金属氧化线单电子晶体管
WO2003107433A1 (fr) * 2002-06-17 2003-12-24 Victor Nikolaevich Mourachev Transistor a effet de champ
US20070056063A1 (en) * 2003-04-22 2007-03-08 Stephane Auvray Process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it
CN101132026A (zh) * 2007-09-27 2008-02-27 华东师范大学 一种肖特基二极管
CN101252145A (zh) * 2007-04-06 2008-08-27 北京大学 一种碳纳米管纳电子器件及其制备方法
CN101281933A (zh) * 2008-04-29 2008-10-08 北京大学 一种基于碳纳米管的光电器件、光电集成电路单元及电路
CN102201483A (zh) * 2011-05-13 2011-09-28 中国科学院半导体研究所 硅纳米线光栅谐振增强型光电探测器及其制作方法
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN104253163A (zh) * 2013-06-26 2014-12-31 联发科技股份有限公司 肖特基二极管结构
US9018734B2 (en) * 2011-04-15 2015-04-28 The United States Of America As Represented By The Secretary Of The Army Single wall carbon nanotube diodes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383213A (zh) * 2002-06-13 2002-12-04 上海交通大学 纳米金属氧化线单电子晶体管
WO2003107433A1 (fr) * 2002-06-17 2003-12-24 Victor Nikolaevich Mourachev Transistor a effet de champ
US20070056063A1 (en) * 2003-04-22 2007-03-08 Stephane Auvray Process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it
CN101252145A (zh) * 2007-04-06 2008-08-27 北京大学 一种碳纳米管纳电子器件及其制备方法
CN101132026A (zh) * 2007-09-27 2008-02-27 华东师范大学 一种肖特基二极管
CN101281933A (zh) * 2008-04-29 2008-10-08 北京大学 一种基于碳纳米管的光电器件、光电集成电路单元及电路
US9018734B2 (en) * 2011-04-15 2015-04-28 The United States Of America As Represented By The Secretary Of The Army Single wall carbon nanotube diodes
CN102201483A (zh) * 2011-05-13 2011-09-28 中国科学院半导体研究所 硅纳米线光栅谐振增强型光电探测器及其制作方法
CN104253163A (zh) * 2013-06-26 2014-12-31 联发科技股份有限公司 肖特基二极管结构
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336226A (zh) * 2017-01-20 2018-07-27 清华大学 薄膜晶体管
CN109411357A (zh) * 2018-10-26 2019-03-01 郑州大学 一种氧化镍纳米线和氧化锌构成的p-n异质结及其制备方法
CN109411357B (zh) * 2018-10-26 2020-08-07 郑州大学 一种氧化镍纳米线和氧化锌构成的p-n异质结及其制备方法
CN111180583A (zh) * 2019-10-15 2020-05-19 北京元芯碳基集成电路研究院 晶体管及其制造方法
CN110739604A (zh) * 2019-10-24 2020-01-31 厦门乾照半导体科技有限公司 基于柔性衬底的半导体外延结构、vcsel及制作方法

Also Published As

Publication number Publication date
CN105932049B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
TWI222742B (en) Fabrication and structure of carbon nanotube-gate transistor
Manipatruni et al. Energy-delay performance of giant spin Hall effect switching for dense magnetic memory
Balocco et al. Microwave detection at 110 GHz by nanowires with broken symmetry
CN105932049A (zh) 一种纳米二极管器件及其制备方法
US9773990B1 (en) Semiconductor device
CN109564892B (zh) 非晶态金属热电子晶体管
CN105679827A (zh) 包括堆叠的纳米片场效应晶体管的装置
CN110197820A (zh) 使用薄膜晶体管的可重配置的互连布置
CN105810746B (zh) N型薄膜晶体管
Song et al. Negative differential resistances in graphene double barrier resonant tunneling diodes
Xiang et al. Nanoelectromechanical torsion switch of low operation voltage for nonvolatile memory application
Fuhrer et al. Single electron pumping in InAs nanowire double quantum dots
Piltan et al. Optical rectification using geometrical field enhancement in gold nano-arrays
US10020190B2 (en) Nano-heterostructure
EP4102417A1 (en) Scalable gate control in quantum circuit assemblies
Fink et al. Ion track-based nanoelectronics
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
CN114788011A (zh) 拓扑量子计算组件、系统和方法
Lee et al. The characteristic of elongated Coulomb-blockade regions in a Si quantum-dot device coupled via asymmetric tunnel barriers
US10192930B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
US11758797B2 (en) Method of n-type doping carbon nanotube
US9640770B2 (en) N-type thin film transistor
US20180006251A1 (en) Method for making nano-heterostructure
JP6952148B2 (ja) 光検出器
Ouyang Electron transfer at the contact between Al electrode and gold nanoparticles of polymer: Nanoparticle resistive switching devices studied by alternating current impedance spectroscopy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant