CN106058036B - 一种量子干涉器件结构及其制备方法 - Google Patents

一种量子干涉器件结构及其制备方法 Download PDF

Info

Publication number
CN106058036B
CN106058036B CN201610404295.8A CN201610404295A CN106058036B CN 106058036 B CN106058036 B CN 106058036B CN 201610404295 A CN201610404295 A CN 201610404295A CN 106058036 B CN106058036 B CN 106058036B
Authority
CN
China
Prior art keywords
layer
superconducting
graphene
interference device
quantum interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610404295.8A
Other languages
English (en)
Other versions
CN106058036A (zh
Inventor
王浩敏
谢红
李蕾
王慧山
杨鹏
谢晓明
江绵恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610404295.8A priority Critical patent/CN106058036B/zh
Publication of CN106058036A publication Critical patent/CN106058036A/zh
Application granted granted Critical
Publication of CN106058036B publication Critical patent/CN106058036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/30—Devices switchable between superconducting and normal states

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种量子干涉器件结构及其制备方法，该结构包括：第一超导层；位于所述第一超导层之上的第一介电层；位于所述第一介电层之上的石墨烯或二维半导体薄膜层；位于所述石墨烯或二维半导体薄膜层之上的第二介电层；位于所述第二介电层之上的第二超导层；与所述石墨烯或二维半导体薄膜层接触的金属层。本发明的量子干涉器件结构以石墨烯或MoS2等半导体材料作为器件有效层，利用超导薄膜作为磁场屏蔽，可用于研究石墨烯、半导体等材料的各种量子霍尔效应特性，并可应用于利用该种特性的量子干涉器件及传感器等器件中。

Description

一种量子干涉器件结构及其制备方法
技术领域
本发明涉及微电子技术领域，特别是涉及一种量子干涉器件结构及其制备方法。
背景技术
石墨烯及MoS2等半导体由于具有一系列优良的理化性能，开启了二维材料的研究及其微纳电子器件应用的热潮。随着半导体芯片朝着高速、超高频、高集成度、低功耗和高特征温度的趋势不断的发展。对微电子器件的集成度要求越来越高，半导体加工工艺尺寸越来越小，已经逼近摩尔定律的极限。当器件尺寸达到亚微米级别时，电子的量子波动行为就会表现出来，产生各种量子效应如量子尺寸效应、量子隧道效应和量子干涉效应等。因此发展了以量子效应为基础的各种量子器件，如隧穿二极管，超导量子器件及单电子器件等。
专利申请号为200710047623.4的专利文献公开了一种用于微弱光探测的量子点共振隧穿二极管及探测方法，该量子点共振隧穿二极管包括：响应可见光的GAAS或响应红外的INGAAS光子吸收区、自组装量子点、薄的ALAS双势垒层、GAAS势阱层。该探测方法利用在入射光探测前先对量子点进行载流子填充形成亚稳态以增强器件的光响应能力。专利申请号为201410035658.6的专利文献公开了一种纳米超导量子干涉器件及其制作方法，通过制备中间被植入至少一条绝缘夹层的平面超导结构以及至少一条与所述绝缘夹层垂直的纳米线，得到纳米超导量子干涉器件。
这些基于二维材料结合微电子加工工艺，以各种量子效应为基础的量子器件的设计、研究和应用对于二维材料的新型器件的应用发展具有重要意义。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种量子干涉器件结构及其制备方法，用于研究并利用石墨烯、二维半导体等薄膜材料的量子霍尔效应特性并发展具有新性能的二维半导体量子器件的应用。
为实现上述目的及其他相关目的，本发明提供一种量子干涉器件结构，包括：
第一超导层；
位于所述第一超导层之上的第一介电层；
位于所述第一介电层之上的石墨烯或二维半导体薄膜层；
位于所述石墨烯或二维半导体薄膜层之上的第二介电层；
位于所述第二介电层之上的第二超导层；
与所述石墨烯或二维半导体薄膜层接触的金属层；
其中，所述石墨烯或二维半导体薄膜层与所述第一超导层和所述第二超导层之间分别由所述第一介电层和所述第二介电层隔离；所述金属层不与所述第一超导层和所述第二超导层接触。
优选地，所述第一超导层包括第一超导图形阵列，所述第二超导层包括第二超导图形阵列。
优选地，所述第一超导图形阵列与所述第二超导图形阵列具有相同的图形结构且外部轮廓垂直对齐。
优选地，所述第一超导图形阵列和所述第二超导图形阵列是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形为圆形、多边形、条形中的一种或多种。
优选地，所述石墨烯或二维半导体薄膜层具有霍尔结构。
优选地，所述第一超导层和所述第二超导层的材料为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。
优选地，所述第一超导层和所述第二超导层的厚度均大于300nm。
优选地，所述第一介电层和所述第二介电层的材料为h-BN、Al2O3、HfO2中的一种或多种。
优选地，所述第一介电层和所述第二介电层的的厚度均为10nm～100nm。
优选地，所述石墨烯或二维半导体薄膜层的材料为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe2、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。
优选地，所述石墨烯或二维半导体薄膜层的厚度为所用材料的1个或多个原子层的厚度。
优选地，所述第一超导层或所述第二超导层还包括作为背栅电极使用的部分。
为实现上述目的及其他相关目的，本发明还提供一种量子干涉器件结构的制备方法，包括如下步骤：
提供衬底；
在所述衬底上形成第一超导层；
在所述第一超导层上形成第一介电层；
在所述第一介电层上形成石墨烯或二维半导体薄膜层；
在所述石墨烯或二维半导体薄膜层上形成第二介电层；
在所述第二介电层上形成第二超导层；
形成与所述石墨烯或二维半导体薄膜层接触的金属层；
其中，所述石墨烯或二维半导体薄膜层与所述第一超导层和所述第二超导层之间分别由所述第一介电层和所述第二介电层隔离；所述金属层不与所述第一超导层和所述第二超导层接触。
优选地，通过机械剥离后干法转移或者直接沉积薄膜的方法形成所述第一超导层、所述第二超导层、所述第一介电层、所述第二介电层和所述石墨烯或二维半导体薄膜层。
优选地，通过刻蚀的方法图形化所述第一超导层，形成第一超导图形阵列；通过刻蚀的方法图形化所述第二超导层，形成第二超导图形阵列。
优选地，所述第一超导图形阵列与所述第二超导图形阵列具有相同的图形结构且外部轮廓垂直对齐。
优选地，所述第一超导图形阵列和所述第二超导图形阵列是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形为圆形、多边形、条形中的一种或多种。
优选地，通过刻蚀的方法图形化所述石墨烯或二维半导体薄膜层，形成霍尔结构。
优选地，所述第一超导层和所述第二超导层的材料为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。
优选地，所述第一超导层和所述第二超导层的厚度均大于300nm。
优选地，所述第一介电层和所述第二介电层的材料为h-BN、Al2O3、HfO2中的一种或多种。
优选地，所述第一介电层和所述第二介电层的的厚度均为10nm～100nm。
优选地，所述石墨烯或二维半导体薄膜层的材料为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。
优选地，所述石墨烯或二维半导体薄膜层的厚度为所用材料的1个或多个原子层的厚度。
优选地，所述衬底为SiO2、MgO、Al2O3中的一种或多种。
优选地，通过刻蚀的方法图形化所述第一超导层或所述第二超导层，可以作为背栅电极使用。
如上所述，本发明的量子干涉器件结构及其制备方法，具有以下有益效果：
本发明的量子干涉器件结构以石墨烯或MoS2、黑磷、硅烯、锗烯等半导体材料作为器件有效层，利用超导薄膜作为磁场屏蔽层，可用于研究石墨烯、半导体等材料的量子霍尔效应特性，并可应用于利用该种特性的高速开关器件及存储器、传感器等器件中。采用刻蚀超导薄膜形成微型的结构阵列，可产生空间上周期性分布的可控磁场，对研究磁场对石墨烯器件的作用机制以及进一步减小器件尺寸，探索器件的应用，拓展石墨烯及半导体材料的应用领域具有重要的意义。
附图说明
图1显示为本发明提供的量子干涉器件结构示意图。
图2显示为本发明提供的量子干涉器件结构的制备方法示意图。
图3a-3g显示为本发明实施例提供的量子干涉器件结构的制备流程示意图。
元件标号说明
101 衬底
201 第一超导层
202 第二超导层
301 第一介电层
302 第二介电层
401 石墨烯或二维半导体薄膜层
501 金属层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种量子干涉器件结构，包括：第一超导层201；位于第一超导层201之上的第一介电层301；位于第一介电层301之上的石墨烯或二维半导体薄膜层401；位于石墨烯或二维半导体薄膜层401之上的第二介电层302；位于第二介电层302之上的第二超导层202；与石墨烯或二维半导体薄膜层401接触的金属层501；其中，石墨烯或二维半导体薄膜层401与第一超导层201和第二超导层202之间分别由第一介电层301和第二介电层302隔离；金属层501不与第一超导层201和第二超导层202接触。该器件结构以石墨烯或二维半导体薄膜层401作为器件有效层，利用第一超导层201和第二超导层202作为磁场屏蔽，可用于研究石墨烯、半导体等材料的各种量子霍尔效应特性，并可应用于利用该种特性的量子干涉器件、传感器等器件中。
作为本发明的优选方案，第一超导层201包括第一超导图形阵列，第二超导层202包括第二超导图形阵列。进一步优选地，第一超导图形阵列与第二超导图形阵列具有相同的图形结构且外部轮廓垂直对齐。当器件处于磁场中时，磁场被垂直对齐的超导图形阵列屏蔽，可产生空间上周期性分布的磁场，作用于该器件结构的电子输运、控制器件等工作。其中，对第一超导图形阵列和第二超导图形阵列的形状没有特殊限制，可以是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形可以为圆形、条形、或多边形，如三角形、正方形、五边形、六边形等中的一种或多种。
作为本发明的优选方案，石墨烯或二维半导体薄膜层401具有霍尔结构。所述霍尔结构是指两个或者多个十字结构串联起来的图形结构。
具体地，第一超导层201和第二超导层202的材料可以为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。第一超导层201和第二超导层202的厚度，优选地，均大于300nm。第一介电层301和第二介电层302的材料可以为h-BN、Al2O3、HfO2中的一种或多种。第一介电层301和第二介电层302的厚度，优选地，均为10nm～100nm。石墨烯或二维半导体薄膜层401的材料可以为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe2、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。石墨烯或二维半导体薄膜层401的厚度，优选地，为所用材料的1个或多个原子层的厚度。
此外，作为本发明的优选方案，第一超导层201或第二超导层202还可以作为背栅电极使用。
请参阅图2，本发明还提供一种量子干涉器件结构的制备方法，包括如下步骤：
S1提供衬底101；
S2在衬底101上形成第一超导层201；
S3在第一超导层201上形成第一介电层301；
S4在第一介电层301上形成石墨烯或二维半导体薄膜层401；
S5在石墨烯或二维半导体薄膜层401上形成第二介电层302；
S6在第二介电层302上形成第二超导层202；
S7形成与石墨烯或二维半导体薄膜层401接触的金属层501。
其中，石墨烯或二维半导体薄膜层401与第一超导层201和第二超导层201之间分别由第一介电层301和第二介电层302隔离；金属层501不与第一超导层201和第二超导层202接触。
具体地，可以通过机械剥离后干法转移或者直接沉积薄膜的方法形成第一超导层201、第二超导层202、第一介电层301、第二介电层302和石墨烯或二维半导体薄膜层401。
作为本发明的优选方案，可以通过刻蚀的方法图形化第一超导层201，形成第一超导图形阵列；通过刻蚀的方法图形化第二超导层202，形成第二超导图形阵列。所述第一超导图形阵列与所述第二超导图形阵列可以具有相同的图形结构且外部轮廓垂直对齐。即刻蚀图形化第一超导层201和第二超导层202时，上下两层超导层的图形阵列需要对准，使磁场穿过。所述第一超导图形阵列和所述第二超导图形阵列可以是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形可以为圆形、条形、或多边形，如三角形、正方形、五边形、六边形等中的一种或多种。优选地，可以通过刻蚀的方法图形化石墨烯或二维半导体薄膜层401，形成霍尔结构。为了避免金属层501接触到第一超导层201和第二超导层202，因此图形化后，第一超导层201和第二超导层202的边缘应该被第一介电层301或第二介电层302隔离而不与石墨烯或二维半导体薄膜401接触，且最后的金属电极只与边缘露出来的石墨烯或二维半导体薄膜层401或者石墨烯或二维半导体薄膜层401和第一介电层301、第二介电层302接触，而不与第一超导层201和第二超导层202接触。
具体地，第一超导层201和第二超导层202的材料可以为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。第一超导层201和第二超导层202的厚度，优选地，均大于300nm。第一介电层301和第二介电层302的材料可以为h-BN、Al2O3、HfO2中的一种或多种。第一介电层301和第二介电层302的厚度，优选地，均为10nm～100nm。石墨烯或二维半导体薄膜层401的材料可以为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。石墨烯或二维半导体薄膜层401的厚度，优选地，为所用材料的1个或多个原子层的厚度。衬底101可以为SiO2、MgO、Al2O3中的一种或多种。
此外，作为本发明的优选方案，还可以通过刻蚀的方法图形化第一超导层201或第二超导层202得到需要的图形作为背栅电极使用。
下面通过具体的实例来详细说明本发明的技术方案。
实施例一
请参阅图3a-3g，本实施提供一种NbSe2/h-BN/Gr/h-BN/NbSe2/SiO2堆叠的量子干涉器件结构及其制备方法，包括如下步骤：
首先提供材料为SiO2的衬底101，如图3a所示。
然后在衬底101上形成一层超导薄膜NbSe2并刻蚀形成图形阵列，作为第一超导层201，如图3b所示。具体的，所述超导薄膜NbSe2可采用机械剥离或物理沉积法得到，本实施例采用机械剥离的方法直接获得，其厚度大于300nm。刻蚀NbSe2形成圆孔图形阵列，其中圆孔的直径为10nm～100nm，间距大于10nm。根据实际需要，刻蚀NbSe2形成的图形阵列还可以为其它形状如三角形、条形、正方形等任意自定义形状。
接着，如图3c所示，在NbSe2/SiO2结构上形成一层介电薄膜h-BN并刻蚀，作为第一介电层301。具体的，所述介电薄膜h-BN可采用机械剥离或化学气相沉积法得到。本实施例优先采用机械剥离的方法获得，随后将h-BN采用干法转移的方法转移到NbSe2/SiO2结构上形成h-BN/NbSe2/SiO2的结构。具体的，刻蚀后的h-BN薄膜需要覆盖之前制备的超导薄膜NbSe2即第一超导层201，避免超导薄膜与后续形成的石墨烯或者半导体薄膜接触。
然后，在所述h-BN/NbSe2/SiO2结构上形成一层石墨烯，刻蚀图形化形成霍尔结构，作为石墨烯或二维半导体薄膜层401，如图3d所示。具体的，所述石墨烯为机械剥离法或化学气相沉积法得到，随后采用干法转移方法转移到h-BN/NbSe2/SiO2结构上形成Gr/h-BN/NbSe2/SiO2的结构，优选的采用机械剥离的石墨烯，其厚度为单个原子层。具体的，刻蚀后的石墨烯边缘可以与金属电极接触。
接下来，如图3e所示，在所述Gr/h-BN/NbSe2/SiO2结构上形成一层介电薄膜h-BN，并刻蚀，作为第二介电层302。具体的，所述介电薄膜h-BN可采用机械剥离或化学气相沉积法得到。本实施例优先采用机械剥离的方法获得，随后将h-BN采用干法转移的方法转移到Gr/h-BN/NbSe2/SiO2结构上形成h-BN/Gr/h-BN/NbSe2/SiO2结构。具体的，刻蚀形成的h-BN边缘不超过石墨烯结构的边缘。
随后，如图3f所示，在所述h-BN/Gr/h-BN/NbSe2/SiO2结构上形成一层超导薄NbSe2并刻蚀形成需要的结构，作为第二超导层202。具体的，所述超导薄膜NbSe2可采用机械剥离或物理沉积法得到，本发明采用机械剥离的方法直接获得，其厚度为大于300nm。在采用干法转移将NbSe2转移到h-BN/Gr/h-BN/NbSe2/SiO2结构上形成NbSe2/h-BN/Gr/h-BN/NbSe2/SiO2结构。具体的，刻蚀NbSe2形成与第一超导层201相同结构的图形阵列，刻蚀的图形结构保持与第一超导层201的刻蚀图形结构对准，且NbSe2的边缘不超过h-BN第二介电层302的边缘。
最后，如图3g所示，采用光刻或者电子束曝光对上述获得的NbSe2/h-BN/Gr/h-BN/NbSe2/SiO2结构进行图形化曝光，沉积金属，得到金属层501，作为接触电极。具体的，NbSe2/h-BN/Gr/h-BN/NbSe2/SiO2堆叠结构中，两层超导薄膜不与金属电极接触。具体的，以上所述的超导薄膜不限定为NbSe2，可以为YBCO、Nb等其它超导薄膜。在上下两层超导薄膜上刻蚀形成细微结构的图形阵列，当器件处于磁场中时，部分磁场被未刻蚀的超导薄膜屏蔽，部分磁力线穿过刻蚀的图形结构，从而可以形成周期性的磁场作用于器件的电子输运，控制器件的工作。
本实施例的NbSe2/h-BN/Gr/h-BN/NbSe2/SiO2堆叠结构的器件能够产生周期性的磁场，有利于石墨器件的微型化及相关的研究应用。采用刻蚀超导薄膜形成微型的结构阵列，可产生空间上周期性分布的可控磁场，对研究磁场对石墨烯器件的作用机制以及进一步减小器件尺寸，探索器件的应用具有重要的意义。
实施例二
本实施例提供一种MoS2量子干涉器件结构及其制备方法，其制备过程如下：
首先提供MgO衬底，在衬底上形成一层超导薄膜YBCO，随后图形化刻蚀形成条形阵列。具体的，所述超导薄膜YBCO可采用物理沉积法得到，本发明采用溅射的方法直接获得，其厚度为大于300nm。所述图形阵列也可以为其他形状，如圆形、方形、三角形等图形阵列。
然后在YBCO/MgO结构上形成一层介电薄膜Al2O3，随后刻蚀。具体的，所述介电薄膜Al2O3采用原子层沉积(ALD)的方法获得，所述刻蚀得到的Al2O3边缘需完全覆盖上述YBCO薄膜。
接着，在获得的结构Al2O3/YBCO/MgO上形成一层MoS2薄膜，所述MoS2薄膜为机械剥离后干法转移得到，厚度为一个或者几个原子层。MoS2具有与石墨烯类似的层状结构，是一种低维度宽带隙的半导体材料。单层的MoS2具有直接带隙结构，禁带宽度为1.8ev，适用于制备晶体管、光电子器件等。
然后，在MoS2上形成一层介电薄膜Al2O3，得到Al2O3/MoS2/Al2O3/YBCO/MgO结构，介电薄膜Al2O3直接采用ALD沉积获得，随后刻蚀Al2O3露出MoS2边缘，便于后续MoS2与金属电极间的接触。
接下来，在Al2O3/MoS2/Al2O3/YBCO/MgO结构上形成YBCO超导薄膜，随后刻蚀形成与前述超导薄膜YBCO相同的图形阵列，并保证YBCO边缘不与MoS2接触。
最后，沉积金属形成金属层，作为金属电极接触，所述金属电极不与上下两层超导薄膜接触。
本实施例中采用二维MoS2薄膜作为器件有效层，YBCO超导薄膜能有效屏蔽外磁场对MoS2器件的作用。
需要说明的是，本发明采用超导薄膜/介电薄膜/石墨烯(半导体)/介电薄膜/超导薄膜的结构，各层材料的选择不局限于实施例一和二所列举的，可以根据需要及材料特性，选择衬底、工艺以及各层合适的材料应用于器件制备。同时超导薄膜的刻蚀形状阵列也不局限于实施例中所列举的，可以为其他任意的图形阵列，并保持上下层超导薄膜图形对准。
综上所述，本发明的量子干涉器件结构的制备方法，适用于石墨烯及MoS2等微电子器件的制备，采用超导薄膜/介电薄膜/石墨烯(二维半导体薄膜)/介电薄膜/超导薄膜的结构，通过将超导薄膜刻蚀成阵列化的图形微结构。当器件在磁场下工作时，微型的阵列结构允许部分磁力线穿过，从而产生周期性的磁场。因此，可以利用其量子效应应用于一系列的量子干涉器件、传感器等器件的研究制备，拓展石墨烯及半导体材料的应用领域。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (22)

1.一种量子干涉器件结构，其特征在于，包括：
第一超导层，其中，所述第一超导层包括第一超导图形阵列；
位于所述第一超导层之上的第一介电层；
位于所述第一介电层之上的石墨烯或二维半导体薄膜层，其中，所述石墨烯或二维半导体薄膜层具有霍尔结构；
位于所述石墨烯或二维半导体薄膜层之上的第二介电层；
位于所述第二介电层之上的第二超导层，其中，所述第二超导层包括第二超导图形阵列；
与所述石墨烯或二维半导体薄膜层接触的金属层；
其中，所述石墨烯或二维半导体薄膜层与所述第一超导层和所述第二超导层之间分别由所述第一介电层和所述第二介电层隔离；所述金属层不与所述第一超导层和所述第二超导层接触。
2.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一超导图形阵列与所述第二超导图形阵列具有相同的图形结构且外部轮廓垂直对齐。
3.根据权利要求2所述的量子干涉器件结构，其特征在于：所述第一超导图形阵列和所述第二超导图形阵列是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形为圆形、多边形、条形中的一种或多种。
4.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一超导层和所述第二超导层的材料为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。
5.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一超导层和所述第二超导层的厚度均大于300nm。
6.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一介电层和所述第二介电层的材料为h-BN、Al2O3、HfO2中的一种或多种。
7.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一介电层和所述第二介电层的的厚度均为10nm～100nm。
8.根据权利要求1所述的量子干涉器件结构，其特征在于：所述石墨烯或二维半导体薄膜层的材料为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。
9.根据权利要求1所述的量子干涉器件结构，其特征在于：所述石墨烯或二维半导体薄膜层的厚度为所用材料的1个或多个原子层的厚度。
10.根据权利要求1所述的量子干涉器件结构，其特征在于：所述第一超导层或所述第二超导层还包括作为背栅电极使用的部分。
11.一种量子干涉器件结构的制备方法，其特征在于，所述方法包括以下步骤：
提供衬底；
在所述衬底上形成第一超导层，并通过刻蚀的方法图形化所述第一超导层，形成第一超导图形阵列；
在所述第一超导层上形成第一介电层；
在所述第一介电层上形成石墨烯或二维半导体薄膜层，并通过刻蚀的方法图形化所述石墨烯或二维半导体薄膜层，形成霍尔结构；
在所述石墨烯或二维半导体薄膜层上形成第二介电层；
在所述第二介电层上形成第二超导层，并通过刻蚀的方法图形化所述第二超导层，形成第二超导图形阵列；
形成与所述石墨烯或二维半导体薄膜层接触的金属层；
其中，所述石墨烯或二维半导体薄膜层与所述第一超导层和所述第二超导层之间分别由所述第一介电层和所述第二介电层隔离；所述金属层不与所述第一超导层和所述第二超导层接触。
12.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：通过机械剥离后干法转移或者直接沉积薄膜的方法形成所述第一超导层、所述第二超导层、所述第一介电层、所述第二介电层和所述石墨烯或二维半导体薄膜层。
13.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述第一超导图形阵列与所述第二超导图形阵列具有相同的图形结构且外部轮廓垂直对齐。
14.根据权利要求13所述的量子干涉器件结构的制备方法，其特征在于：所述第一超导图形阵列和所述第二超导图形阵列是微结构或微孔周期性排列的图形阵列，所述微结构或微孔的投影图形为圆形、多边形、条形中的一种或多种。
15.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述第一超导层和所述第二超导层的材料为YBCO、Nb、NbSe2、NbTi、NbN、NbTiN中的一种或多种。
16.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述第一超导层和所述第二超导层的厚度均大于300nm。
17.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述第一介电层和所述第二介电层的材料为h-BN、Al2O3、HfO2中的一种或多种。
18.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述第一介电层和所述第二介电层的的厚度均为10nm～100nm。
19.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述石墨烯或二维半导体薄膜层的材料为石墨烯或MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种或多种。
20.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述石墨烯或二维半导体薄膜层的厚度为所用材料的1个或多个原子层的厚度。
21.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：所述衬底为SiO2、MgO、Al2O3中的一种或多种。
22.根据权利要求11所述的量子干涉器件结构的制备方法，其特征在于：通过刻蚀的方法图形化所述第一超导层或所述第二超导层，得到作为背栅电极使用的图形。
CN201610404295.8A 2016-06-08 2016-06-08 一种量子干涉器件结构及其制备方法 Active CN106058036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610404295.8A CN106058036B (zh) 2016-06-08 2016-06-08 一种量子干涉器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610404295.8A CN106058036B (zh) 2016-06-08 2016-06-08 一种量子干涉器件结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106058036A CN106058036A (zh) 2016-10-26
CN106058036B true CN106058036B (zh) 2018-09-28

Family

ID=57170756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610404295.8A Active CN106058036B (zh) 2016-06-08 2016-06-08 一种量子干涉器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106058036B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025061B (zh) * 2016-07-14 2018-07-31 中国科学院上海微系统与信息技术研究所 一种新型量子霍尔器件及其制备方法
CN109461789B (zh) * 2018-11-12 2020-09-11 郑州大学 基于二维二硒化钯纳米薄膜与锗的自驱动异质结型红外光电探测器及其制备方法
CN115287627A (zh) * 2022-03-29 2022-11-04 电子科技大学 一种有效保护超薄钇钡铜氧薄膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN204707023U (zh) * 2015-06-26 2015-10-14 肖平 一种发电装置
CN105405965A (zh) * 2015-12-09 2016-03-16 中国科学院上海微系统与信息技术研究所 一种高灵敏度石墨烯磁场传感器及其制备方法
CN106024760A (zh) * 2016-06-02 2016-10-12 中国科学院上海微系统与信息技术研究所 一种用于磁场屏蔽的半导体器件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2010221A (en) * 1934-04-02 1935-08-06 Cooper Joseph Extension table
JPS6414823A (en) * 1987-07-09 1989-01-19 Mitsubishi Electric Corp Formation of superconductor thin film on ferrite
DE102013008794A1 (de) * 2013-05-24 2014-11-27 Micronas Gmbh Magnetfeldsensorvorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN204707023U (zh) * 2015-06-26 2015-10-14 肖平 一种发电装置
CN105405965A (zh) * 2015-12-09 2016-03-16 中国科学院上海微系统与信息技术研究所 一种高灵敏度石墨烯磁场传感器及其制备方法
CN106024760A (zh) * 2016-06-02 2016-10-12 中国科学院上海微系统与信息技术研究所 一种用于磁场屏蔽的半导体器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Quantum Hall Effect in Graphene with Superconducting Electrodes;Peter Rickhaus等;《Nano Letters》;20120314;第12卷;全文 *

Also Published As

Publication number Publication date
CN106058036A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US11707000B2 (en) Side-gating in selective-area-grown topological qubits
CN109791629B (zh) 量子点器件
EP3121840B1 (en) Thin-film transistor and preparation method therefor, array substrate, and display panel
CN105679827A (zh) 包括堆叠的纳米片场效应晶体管的装置
WO2018182571A1 (en) Controlled current flux bias lines in qubit devices
CN105470303A (zh) 半导体器件及其沟道结构
CN110400803A (zh) 半导体器件
KR20120100630A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
CN104272461B (zh) 用于增加金属氧化物半导体层的电导率的方法
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
WO2019125348A1 (en) Quantum dot devices with vertical quantum dot arrays
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
JP2012516053A (ja) 電界効果トランジスタの性能を強化する方法およびそれによって作られる電界効果トランジスタ
CN105493256B (zh) 一种薄膜晶体管及其制备方法、显示装置
CN105428517B (zh) 一种双通道超导连接及其制备方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
EP2908348B1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN105932049B (zh) 纳米二极管器件及其制备方法
CN106024760B (zh) 一种用于磁场屏蔽的半导体器件及其制作方法
KR102404491B1 (ko) 저차원 재료 및 방법을 사용한 핀 전계 효과 트랜지스터 디바이스
CN105633268A (zh) 一种超导电路结构及其制备方法
JP5841013B2 (ja) 半導体装置
WO2015134092A1 (en) Vtft including overlapping electrodes
CN107275171B (zh) 集成真空微电子结构及其制造方法
US20230136676A1 (en) Superconductive qubit device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant