CN105428517B - 一种双通道超导连接及其制备方法 - Google Patents

一种双通道超导连接及其制备方法 Download PDF

Info

Publication number
CN105428517B
CN105428517B CN201510750190.3A CN201510750190A CN105428517B CN 105428517 B CN105428517 B CN 105428517B CN 201510750190 A CN201510750190 A CN 201510750190A CN 105428517 B CN105428517 B CN 105428517B
Authority
CN
China
Prior art keywords
superconduction
material layer
binary channels
insulation material
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510750190.3A
Other languages
English (en)
Other versions
CN105428517A (zh
Inventor
应利良
熊伟
王会武
张国峰
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201510750190.3A priority Critical patent/CN105428517B/zh
Publication of CN105428517A publication Critical patent/CN105428517A/zh
Application granted granted Critical
Publication of CN105428517B publication Critical patent/CN105428517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Abstract

本发明提供一种双通道超导连接及其制备方法，包括：于衬底上依次制备第一超导材料层、第一绝缘材料层、第二超导材料层；刻蚀第二超导材料层和第一绝缘材料层，露出第一超导材料层；刻蚀第一、第二超导材料层，形成双通道超导连接和约瑟夫森结；于第一绝缘材料层和衬底上形成第二绝缘材料层；形成旁路电阻；沉积第三超导材料层，并形成配线。双通道超导连接包括：并联的第一、第二通道，第一通道包括依次层叠的衬底、底电极、绝缘材料层及对电极；所述第二通道为衬底上的纯超导通道。本发明通过改进超导电路版图，在制备层间超导通道时，并联一个纯的超导连接通道，克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性。

Description

一种双通道超导连接及其制备方法
技术领域
本发明涉及超导电路设计技术领域，特别是涉及一种双通道超导连接及其制备方法。
背景技术
超导电路包括超导量子干涉器(SQUID)，单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路。超导量子干涉器件(superconducting quantum interference device，SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID是目前已知的最灵敏的磁通探测传感器，典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0＝2.07×10-15Wb)，其磁场噪声在fT/Hz1/2量级(1fT＝1×10-15T)，由于其具有极高的灵敏度，可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面，用其制备的磁通显微镜可从事基础研究。
单磁通量子器件(Single Flux Quantum，SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz，可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点，目前美国和日本均投入巨资进行战略研究。
在量子力学的概念里，当两块金属被一层薄的绝缘体分开时，金属之间可以有电流通过，通常把这种“金属—绝缘体—金属”的叠层称为隧道结，它们之间流动的电流称为隧道电流。假如，在这种叠层三明治结构中，一个或者两个金属是超导体，则称为超导隧道结。根据Josephson效应，在超导隧道结中，绝缘层具有超导体的一些性质，但与常规超导体相比具有较弱的超导电性，被称为“弱连接超导体”。
如图1所示为约瑟夫森结(Josephson Junction)1的结构示意图，包括超导材料层11、13以及介于两层超导材料层11、13之间的绝缘材料层12，其中所述绝缘材料层12的厚度很薄，通常在几到十几纳米的厚度。如图2所示为典型的约瑟夫森隧道结的电流-电压(I-V)特性曲线，当约瑟夫森结中的电流小于理想状态下结的临界电流I0时，约瑟夫森结两端电压始终为零，根据直流约瑟夫森效应，此时的电流是由于库珀(Cooper)对隧穿造成的超流；一旦电流超过理想状态下结的临界电流I0，正常电子会参与到隧道效应中，约瑟夫森结从零电阻状态直接突变至正常电阻态，表现为结区电压的突变为2Δ/e；反之，随着电流减小，电压的返回路径跟随另一条曲线，因此I-V曲线出现回滞。
超导电路一般由约瑟夫森结1和一些电阻、电感等相互搭配组成，有三层或以上超导层和两层以上的绝缘层。如图3所示为超导电路的局部俯视图，其中，约瑟夫森结1通过配线和导通通道2与电感等器件连接。因为融合超导物理和微电子技术，超导电路的设计较为复杂，需要考虑微小的变量造成的影响，包括电感大小匹配、电阻尺寸大小和阻值、每层薄膜的厚度、由金属绝缘金属造成的电容等。其中导通通道部分因为其层数较多，会寄生一定的电阻、电感和电容等，所以在超导电路设计过程中尤其需要仔细考量。
典型的超导器件的制备方法如下：首先在衬底上制备超导体-绝缘层-超导体结构的三层薄膜；然后，在三层膜上刻蚀出底电极；接着，在约瑟夫森结的设计位置制备出约瑟夫森结；然后在器件表面上沉积SiO或SiO2绝缘层并在绝缘层上制备出孔洞以备下一步超导薄膜的沉积，或用lift-off方法在约瑟夫森结上面制备出孔洞；再沉积SQUID器件中的约瑟夫森结的旁路电阻；最后，沉积配线层并进行刻蚀工艺，以引出约瑟夫森结的顶电极。在应用剥离工艺(lift-off)制备约瑟夫森结或者应用打孔工艺时，先做底电极再定义结区，通常以较大的约瑟夫森结来做层间通道连接，因为较大的结拥有较大的临界电流。如图4及图5所示分别为上述方法制备的单通道超导连接结构的俯视图及剖视图，所述单通道超导连接3包括衬底31上的第一超导材料层，作为底电极32；位于第一超导材料层上的第一绝缘材料层，作为第一绝缘层33；位于第一绝缘材料层上的第二超导材料层，作为对电极34；位于第二超导材料层上的第三超导材料层，作为配线层35；以及包围于所述单通道超导连接3四周的第二绝缘材料层，作为第二绝缘层36。其中底电极32、对电极34以及配线层35均采用同一超导材料制成。如图4及图5所示，绝缘层33覆盖导通通道的整个孔径，因此，电流依次流过底电极32、绝缘层33、对电极34和配线层35，由绝缘层33隔开的底电极32和对电极34就形成了约瑟夫森结，电流在穿过该层是会产生约瑟夫森效应，对整体电路信号产生影响。
因此，如何克服超导连接中的约瑟夫森效应，提高超导电路器件的性能及其稳定性已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双通道超导连接及其制备方法，用于解决现有技术中单通道超导连接存在约瑟夫森效应，对电路信号产生影响，进而导致超导器件性能及其稳定性差等的问题。
为实现上述目的及其他相关目的，本发明提供一种双通道超导连接的制备方法，所述双通道超导连接的制备方法至少包括：
步骤S1：提供一衬底，于所述衬底上依次制备第一超导材料层、第一绝缘材料层、第二超导材料层的三层薄膜结构；
步骤S2：刻蚀所述第二超导材料层和所述第一绝缘材料层，以露出部分所述第一超导材料层；
步骤S3：旋涂光刻胶，刻蚀所述第一超导材料层及所述第二超导材料层，露出部分所述衬底及部分所述第一绝缘材料层，以于需要制备所述双通道超导连接的位置形成所述双通道超导连接的图形，同时于需要制备约瑟夫森结的位置形成所述约瑟夫森结；
步骤S4：于露出的所述第一绝缘材料层和所述衬底上形成第二绝缘材料层；
步骤S5：沉积器件中的旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的图形；
步骤S6：沉积第三超导材料层，并刻蚀形成配线图形。
优选地，步骤S4进一步包括：于需要制备所述约瑟夫森结及所述双通道超导连接的位置上保留光刻胶，于所述第一绝缘材料层、所述光刻胶和所述衬底表面沉积第二绝缘材料层，去除所述光刻胶以露出所述约瑟夫森结及所述双通道超导连接。
优选地，步骤S4进一步包括：去除所述光刻胶，于所述衬底、所述第一超导材料层、所述绝缘材料层、所述第二超导材料层表面沉积第二绝缘材料层，并刻蚀所述第二绝缘材料层，以露出所述约瑟夫森结及所述双通道超导连接。
优选地，步骤S5中，沉积所述旁路电阻材料层后再沉积第三绝缘材料层，然后再通过刻蚀形成所述旁路电阻的图形。
更优选地，步骤S5于步骤S6前执行或步骤S5于步骤S6后执行。
为实现上述目的及其他相关目的，本发明提供一种双通道超导连接，所述双通道超导连接包括：
并联的第一通道及第二通道，其中，
所述第一通道包括位于衬底上的底电极，位于所述底电极上的绝缘材料层，位于所述绝缘材料层上的对电极；
所述第二通道为位于所述衬底上的纯超导通道。
优选地，还包括位于所述第一通道及所述第二通道上的配线层。
优选地，所述底电极、所述对电极以及所述纯超导通道的材质为超导材料。
更优选地，所述超导材料为铌或氮化铌。
优选地，所述绝缘材料层的材质为氧化铝或氮化铝。
如上所述，本发明的双通道超导连接及其制备方法，具有以下有益效果：
本发明的双通道超导连接及其制备方法通过改进超导电路版图，在制备层间超导通道时，并联一个纯的超导连接通道，这种层间超导连接通道克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性。
附图说明
图1显示为约瑟夫森结的结构示意图。
图2显示为典型的约瑟夫森隧道结的电流-电压(I-V)特性曲线。
图3显示为超导电路的局部俯视示意图。
图4显示为单通道超导连接结构的俯视示意图。
图5显示为单通道超导连接结构的剖视示意图。
图6显示为本发明的双通道超导连接的制备流程示意图。
图7～图15显示为本发明的双通道超导连接的制备方法各步骤所呈现的横截面示意图。
图16显示为本发明的双通道超导连接的剖视示意图。
图17显示为本发明的双通道超导连接的俯视示意图。
元件标号说明
1 约瑟夫森结
11、13 超导材料层
12 绝缘材料层
2 导通通道
3 单通道超导连接
31 衬底
32 底电极(第一超导材料层)
33 第一绝缘层(第一绝缘材料层)
34 对电极(第二超导材料层)
35 配线层(第三超导材料层)
36 第二绝缘层(第二绝缘材料层)
41 衬底
42 第一超导材料层
43 第一绝缘材料层
44 第二超导材料层
45 光刻胶
46 第二绝缘材料层
47 第三超导材料层
5 双通道超导连接
51 第一通道
52 第二通道
53 衬底
54 底电极(第一超导材料层)
55 绝缘材料层(第一绝缘材料层)
56 对电极(第二超导材料层)
57 配线层(第三超导材料层)
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图6～图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
超导电路包括超导量子干涉器(SQUID)，单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路。通常的打孔工艺并不适合制备较小的约瑟夫森结电路，较小的结需要用到lift-off工艺，在此工艺下，通常是以大的结来做层间通道连接，但是，大结本身也有约瑟夫森效应，对整体电路信号有一定的影响。本发明是通过改进超导电路版图，在制备层间超导通道时，并联一个纯的超导连接通道，这种层间超导连接通道克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性，既适用于lift-off工艺，又适用于超导电路中层间打孔工艺先做底电极再定义结区的工艺中。
实施例一
如图6～图13所示，本发明提供一种双通道超导连接的制备方法，所述双通道超导连接的制备方法至少包括：
步骤S1：提供一衬底41，于所述衬底41上依次制备第一超导材料层42、第一绝缘材料层43、第二超导材料层44的三层薄膜结构。
具体地，如图7所示，提供一衬底41，其厚度设定为0.2mm～0.8mm，在本实施例中，所述衬底41为单晶硅上的二氧化硅，其中单晶硅片厚度为0.625mm，上面的二氧化硅厚度300nm。所述衬底41的材质不限于本实施例所列举的材料，还包括但不限于单晶硅、蓝宝石、碳化硅、氧化镁及氟化镁等。在所述衬底41上依次制备所述第一超导材料层42、所述第一绝缘材料层43、所述第二超导材料层44的三层薄膜结构，其中，所述第一超导材料层42作为底电极，所述第二超导材料层44作为对电极，与所述第一绝缘材料层43构成超导隧道结，所述第一超导材料层42的厚度设定为50nm～200nm，所述第一绝缘材料层43的厚度设定为1nm～15nm，所述第二超导材料层44的厚度设定为50nm～200nm，所述第一超导材料层42和所述第二超导材料层44的材质包括但不限于铌或氮化铌，所述第一绝缘材料层43的材质包括但不限于氧化铝或氮化铝。在本实施例中，所述第一超导材料层42和所述第二超导材料层44的厚度为150nm，材质为铌(niobium，Nb)；所述第一绝缘材料层43的厚度为10nm，材质为氧化铝。三层薄膜结构依次通过磁控溅射的方法制备。
步骤S2：刻蚀所述第二超导材料层44和所述第一绝缘材料层43，以露出部分所述第一超导材料层42。
具体地，如图8所示，通过反应离子刻蚀或离子束刻蚀技术来完成所述第二超导材料层44和所述第一绝缘材料层43的部分刻蚀，刻蚀至露出所述第一超导材料层42为止。
步骤S3：刻蚀所述第一超导材料层42及所述第二超导材料层44，露出部分所述衬底41及部分所述第一绝缘材料层43，以于需要制备所述双通道超导连接的位置形成所述双通道超导连接的图形，同时于需要制备约瑟夫森结的位置形成所述约瑟夫森结1。
具体地，如图9～图10所示，进一步包括以下步骤：
步骤S31：如图9所示，旋涂光刻胶45，通过光刻保留需要制备所述约瑟夫森结1及所述双通道超导连接的位置上的光刻胶，所述双通道超导连接的位置包括部分露出的所述第一超导材料层42以及部分由所述第一超导材料层42、所述第一绝缘材料层43、所述第二超导材料层44构成的三层薄膜结构。
步骤S32：如图10所示，通过反应离子刻蚀去除未被光刻胶45覆盖部分的所述第二超导材料层44和所述第一超导材料层42，以形成所述约瑟夫森结1，并确定所述双通道超导连接的图形。
步骤S4：于露出的所述第一绝缘材料层43和所述衬底41上形成第二绝缘材料层46。
具体地，如图11～图12所示，进一步包括以下步骤：
步骤S41：如图11所示，在所述第一绝缘材料层43、所述光刻胶45和所述衬底41上通过等离子体增强化学气相沉积法PECVD、化学气相沉积或电阻蒸发等方法制备所述第二绝缘材料层46。所述第二绝缘材料层46的厚度设定为200nm～400nm，在本实施例中，所述第二绝缘材料层46为氧化硅，厚度为300nm。
步骤S42：如图12所示，去除所述光刻胶45以露出所述约瑟夫森结1及所述双通道超导连接。
步骤S5：沉积器件中的旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的图形，图中未显示。
具体地，在本实施例中，沉积所述旁路电阻材料层后再沉积第三绝缘材料层，然后再通过刻蚀形成所述旁路电阻的图形。
步骤S6：沉积第三超导材料层47，并刻蚀形成配线图形。
具体地，如图13所示，所述第三超导材料层47的厚度设定为300～500nm，在本实施例中，所述第三超导材料层47的材质为铌，其厚度为400nm。所述第三超导材料层47作为配线，通过刻蚀形成配线图形，同时还可形成电感等器件的图形。
在上述步骤中，步骤S5和步骤S6的执行顺序可互换，不影响制备结果。
实施例二
实施例一采用lift-off工艺制备双通道超导连接，本实施例在超导电路中层间打孔工艺先做底电极再定义结区的情况下制备双通道超导连接，其制备过程基本相同，不同之处在于步骤S4的具体步骤。
具体地，如图6、图12、图14及图15所示，步骤S4进一步包括以下步骤：
步骤S41’：如图14～图15所示，去除所述光刻胶45，于所述衬底41、所述第一超导材料层42、所述绝缘材料层43、所述第二超导材料层44表面形成所述第二绝缘材料层46。所述第二绝缘材料层46通过等离子体增强化学气相沉积法PECVD、化学气相沉积或电阻蒸发等方法制备。所述第二绝缘材料层46的厚度设定为200nm～400nm，在本实施例中，所述第二绝缘材料层46为氧化硅，厚度为300nm。
步骤S42’：如图12所示，通过刻蚀液去除所述约瑟夫森结1及所述双通道超导连接区域上的所述第二绝缘材料层46，以露出所述约瑟夫森结1及所述双通道超导连接。
实施例三
如图16～图17所示为上述两种方法制备的双通道超导连接5，所述双通道超导连接6包括：并联的第一通道51及第二通道52，其中，
所述第一通道51包括位于衬底53上的底电极54，位于所述底电极54上的绝缘材料层55，位于所述绝缘材料层55上的对电极56；
所述第二通道52为位于所述衬底53上的纯超导通道。
具体地，所述衬底53的材质包括但不限于二氧化硅、单晶硅、蓝宝石、碳化硅、氧化镁和氟化镁等，其厚度设定为0.2mm～0.8mm。在本实施例中，所述衬底53为单晶硅上热氧化的二氧化硅，单晶硅厚度为0.625mm，二氧化硅的厚度为300nm。
具体地，所述底电极54为第一超导材料层，其材质为超导材料，包括但不限于铌或氮化铌，厚度设定为50nm～200nm。在本实施例中，所述底电极54的材质为铌，厚度为150nm。
具体地，所述绝缘材料层55为第一绝缘材料层，其材质包括但不限于氧化铝或氮化铝，厚度设定为1nm～15nm，在本实施例中，所述绝缘材料层55的材质为氧化铝，厚度为10nm。
具体地，所述对电极56为第二超导材料层，其材质为超导材料，包括但不限于铌或氮化铌，厚度设定为50nm～200nm。在本实施例中，所述对电极56的材质为铌，厚度为150nm。
具体地，所述纯超导通道的材质包括但不限于铌，其厚度与所述第一通道51的厚度一致。
具体地，还包括位于所述第一通道51及所述第二通道52上的配线层57，所述配线层57为第三超导材料层，其材质包括但不限于铌或氮化铌，在本实施例中，所述配线层57的材质优选为铌。
如图16及图17所示，所述绝缘材料层55仅覆盖所述第一通道51，所述第二通道52为纯超导通道，相当于一个约瑟夫森结和一个超导线并联，电流优先通过所述第二通道52，最终经所述配线层57输出，克服了电流流过约瑟夫森结产生的约瑟夫森效应，提高了超导电路器件的性能及其稳定性，从而有效地解决超导电路中的导通通道问题。
综上所述，本发明提供一种双通道超导连接的制备方法，至少包括：提供一衬底，于所述衬底上依次制备第一超导材料层、第一绝缘材料层、第二超导材料层的三层薄膜结构；刻蚀所述第二超导材料层和所述第一绝缘材料层，以露出部分所述第一超导材料层；旋涂光刻胶，刻蚀所述第一超导材料层及所述第二超导材料层，露出部分所述衬底及部分所述第一绝缘材料层，以于需要制备所述双通道超导连接的位置形成所述双通道超导连接的图形，同时于需要制备约瑟夫森结的位置形成所述约瑟夫森结；于露出的所述第一绝缘材料层和所述衬底上形成第二绝缘材料层；沉积器件中的旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的图形；沉积第三超导材料层，并刻蚀形成配线图形。所述双通道超导连接包括：并联的第一通道及第二通道，其中，所述第一通道包括位于衬底上的底电极，位于所述底电极上的绝缘材料层，位于所述绝缘材料层上的对电极；所述第二通道为位于所述衬底上的纯超导通道。本发明的双通道超导连接及其制备方法通过改进超导电路版图，在制备层间超导通道时，并联一个纯的超导连接通道，克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种双通道超导连接的制备方法，其特征在于，所述双通道超导连接的制备方法至少包括：
步骤S1：提供一衬底，于所述衬底上依次制备第一超导材料层、第一绝缘材料层、第二超导材料层的三层薄膜结构；
步骤S2：刻蚀所述第二超导材料层和所述第一绝缘材料层，以露出部分所述第一超导材料层；
步骤S3：旋涂光刻胶，刻蚀所述第一超导材料层及所述第二超导材料层，露出部分所述衬底及部分所述第一绝缘材料层，以于需要制备所述双通道超导连接的位置形成所述双通道超导连接的图形，同时于需要制备约瑟夫森结的位置形成所述约瑟夫森结；
步骤S4：于露出的所述绝缘材料层和所述衬底上形成第二绝缘材料层；
步骤S5：沉积器件中的旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻的图形；
步骤S6：沉积第三超导材料层，并刻蚀形成配线图形。
2.根据权利要求1所述的双通道超导连接的制备方法，其特征在于：步骤S4进一步包括：
于需要制备所述约瑟夫森结及所述双通道超导连接的位置上保留光刻胶，于所述第一绝缘材料层、所述光刻胶和所述衬底表面沉积第二绝缘材料层，去除所述光刻胶以露出所述约瑟夫森结及所述双通道超导连接。
3.根据权利要求1所述的双通道超导连接的制备方法，其特征在于：步骤S4进一步包括：
去除所述光刻胶，于所述衬底、所述第一超导材料层、所述绝缘材料层、所述第二超导材料层表面沉积第二绝缘材料层，并刻蚀所述第二绝缘材料层，以露出所述约瑟夫森结及所述双通道超导连接。
4.根据权利要求1所述的双通道超导连接的制备方法，其特征在于：步骤S5中，沉积所述旁路电阻材料层后再沉积第三绝缘材料层，然后再通过刻蚀形成所述旁路电阻的图形。
5.根据权利要求1～4任意一项所述的双通道超导连接的制备方法，其特征在于：步骤S5于步骤S6前执行或步骤S5于步骤S6后执行。
6.一种双通道超导连接，其特征在于，所述双通道超导连接包括：
并联的第一通道及第二通道，其中，
所述第一通道包括位于衬底上的底电极，位于所述底电极上的绝缘材料层，位于所述绝缘材料层上的对电极；
所述第二通道为位于所述衬底上的纯超导通道；
其中，所述底电极、所述对电极以及所述纯超导通道的材质为超导材料。
7.根据权利要求6所述的双通道超导连接，其特征在于：还包括位于所述第一通道及所述第二通道上的配线层。
8.根据权利要求6所述的双通道超导连接，其特征在于：所述超导材料为铌或氮化铌。
9.根据权利要求6所述的双通道超导连接，其特征在于：所述绝缘材料层的材质为氧化铝或氮化铝。
CN201510750190.3A 2015-11-06 2015-11-06 一种双通道超导连接及其制备方法 Active CN105428517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510750190.3A CN105428517B (zh) 2015-11-06 2015-11-06 一种双通道超导连接及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510750190.3A CN105428517B (zh) 2015-11-06 2015-11-06 一种双通道超导连接及其制备方法

Publications (2)

Publication Number Publication Date
CN105428517A CN105428517A (zh) 2016-03-23
CN105428517B true CN105428517B (zh) 2018-05-25

Family

ID=55506567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510750190.3A Active CN105428517B (zh) 2015-11-06 2015-11-06 一种双通道超导连接及其制备方法

Country Status (1)

Country Link
CN (1) CN105428517B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364951B (zh) * 2018-01-23 2019-06-18 中国科学院上海微系统与信息技术研究所 约瑟夫森结结构、存储单元、存储单元阵列及制备方法
CN109597004A (zh) * 2018-12-27 2019-04-09 中国科学院上海微系统与信息技术研究所 超导量子干涉器件及制备方法
CN112394214B (zh) * 2019-08-12 2022-11-25 芯恩（青岛）集成电路有限公司 时域高解析度的超导示波器及示波方法
CN111244259B (zh) * 2020-01-20 2023-07-25 中国科学院上海微系统与信息技术研究所 一种约瑟夫森结及超导量子干涉器件的制备方法
CN113517386B (zh) 2020-08-06 2022-05-31 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852795A (en) * 1973-01-03 1974-12-03 Ibm Josephson tunneling circuits with superconducting contacts
US4157555A (en) * 1977-11-07 1979-06-05 The United States Of America As Represented By The United States Department Of Energy Superconducting transistor
US4224630A (en) * 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US4366494A (en) * 1980-05-20 1982-12-28 Rikagaku Kenkyusho Josephson junction and a method of making the same
US4494131A (en) * 1980-10-31 1985-01-15 Rikagaku Kenkyusho Josephson junction element and method of making the same
US5582877A (en) * 1994-02-24 1996-12-10 Shimadzu Corporation Process for making josephson junctions
CN1488174A (zh) * 2001-08-22 2004-04-07 ���ŷ��˹��ʳ��絼��ҵ�����о����� 高温超导约瑟夫逊结及其形成方法、配备该结的超导电子器件
JP3696158B2 (ja) * 2001-12-20 2005-09-14 株式会社東芝 超電導素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852795A (en) * 1973-01-03 1974-12-03 Ibm Josephson tunneling circuits with superconducting contacts
US4157555A (en) * 1977-11-07 1979-06-05 The United States Of America As Represented By The United States Department Of Energy Superconducting transistor
US4224630A (en) * 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US4366494A (en) * 1980-05-20 1982-12-28 Rikagaku Kenkyusho Josephson junction and a method of making the same
US4494131A (en) * 1980-10-31 1985-01-15 Rikagaku Kenkyusho Josephson junction element and method of making the same
US5582877A (en) * 1994-02-24 1996-12-10 Shimadzu Corporation Process for making josephson junctions
CN1488174A (zh) * 2001-08-22 2004-04-07 ���ŷ��˹��ʳ��絼��ҵ�����о����� 高温超导约瑟夫逊结及其形成方法、配备该结的超导电子器件
JP3696158B2 (ja) * 2001-12-20 2005-09-14 株式会社東芝 超電導素子およびその製造方法

Also Published As

Publication number Publication date
CN105428517A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN105428517B (zh) 一种双通道超导连接及其制备方法
US11133450B2 (en) Superconducting bump bonds
US10833243B1 (en) System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
US20230004847A1 (en) Integrating circuit elements in a stacked quantum computing device
CN103762302B (zh) 一种纳米超导量子干涉器件及其制作方法
CN106816525B (zh) 氮化铌squid器件、制备方法及参数后处理方法
KR102208348B1 (ko) 이온 밀 손상을 줄이기 위한 캐핑층
US20060264069A1 (en) Method of forming quantum-mechanical memory and computational devices
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
CN106953000B (zh) 集成于约瑟夫森结的超导磁场线圈及其制备方法
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
CN109597004A (zh) 超导量子干涉器件及制备方法
CN105633268B (zh) 一种超导电路结构及其制备方法
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
WO2021113513A1 (en) Systems and methods for fabricating superconducting integrated circuits
RU2554612C2 (ru) Высокочастотный сверхпроводящий элемент памяти
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
RU2439749C1 (ru) Сверхпроводящий прибор с джозефсоновским переходом
CN208078023U (zh) 亚微米约瑟夫森隧道结
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
US20230101616A1 (en) Systems and methods for fabricating superconducting integrated circuits
Staley Effects of geometric constraints and sample topology on superconductivity
Hasuo Josephson microprocessors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant